專利名稱：芯片封裝體的制作方法
技術領域：
本發(fā)明是有關于一種芯片封裝體，且特別是有關于一種較薄的芯片封裝體。
背景技術：
在半導體產業(yè)中，集成電路(integrated circuits, IC)的制程主要分為三個 階段集成電路設計、集成電路的制作及集成電路的封裝。
在集成電路的制程中，芯片是經(jīng)由晶片(wafer)制作、電路設計以及切割晶 片等步驟而完成。晶片具有一有源面，其為有多個有源元件形成于其上的表面。
于形成晶片內的集成電路之后，在晶片的有源面上形成多個接墊，以使由切割 晶片所形成的芯片可透過接墊電性連接至承載器。承載器可為一導線架或一線 路板。芯片經(jīng)由打線接合(wire bonding)或倒裝焊(flip chip bonding)等方式電性 連接至承載器(carder)，其中芯片的接墊電性連接至承載器的接墊，以形成一芯 片封裝體。
一般而言，現(xiàn)有的線路板制程都必需用到核心介電層，而圖案化線路層與 圖案化介電層以全加成法(fully additive process)、半加成法(semi-additive process)、減成法(subtractive process)或是其他適合的方法交替地堆疊于核 心介電層上。由前述可知，核心介電層的厚度為線路板的總厚度的主要部分。 因此，若無法有效地降低核心介電層的厚度，勢必不利于降低芯片封裝體的總 厚度。

發(fā)明內容
本發(fā)明提供一種芯片封裝體，其厚度較薄。
本發(fā)明提出一種芯片封裝體包括一圖案化導電層、 一第一防焊層、 一第二 防焊層、 一芯片、多條導線以及一封裝膠體。圖案化導電層具有相對的一第一
4表面與一第二表面。第一防焊層配置于第一表面上。第二防焊層配置于第二表 面上，其中第二防焊層暴露出部分第二表面。芯片配置于第一防焊層上，其中 第一防焊層配置于圖案化導電層與芯片之間。導線電性連接至芯片與圖案化導 電層的暴露于第二防焊層外的部分。封裝膠體包覆圖案化導電層、第一防焊層、 第二防焊層、芯片與導線。
在本發(fā)明的一實施例中，圖案化導電層包括多個引腳。
在本發(fā)明的一實施例中，第一防焊層具有一第一開口，芯片具有一有源面、 一相對于有源面的背面以及多個配置于有源面上的接墊，且第一開口暴露出接 墊。
在本發(fā)明的一實施例中，第二防焊層具有多個第二開口。
在本發(fā)明的一實施例中，芯片封裝體更包括多個外部電極，這些外部電極 配置于第二開口中并電性連接至圖案化導電層。
在本發(fā)明的一實施例中，外部電極包括多個焊球。
在本發(fā)明的一實施例中，芯片封裝體更包括一粘著層，其配置于第一防焊 層與芯片之間。
在本發(fā)明的一實施例中，粘著層包括一B階粘著層。
在本發(fā)明的一實施例中，封裝膠體包覆部分芯片。 在本發(fā)明的一實施例中，封裝膠體完全包覆芯片。 基于上述，由于本發(fā)明的芯片封裝體不具有核心介電層，故本發(fā)明的芯片 封裝體的厚度小于現(xiàn)有的芯片封裝體的厚度。


為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，以下結合附圖對本發(fā)
明的具體實施方式
作詳細說明，其中
圖1A至圖1H為本發(fā)明一實施例的芯片封裝體剖面圖。
主要元件符號說明-100:芯片封裝體 110:導電層
5112:第一表面
114:第二表面
120:第一防焊層
122:第一開口
130:圖案化導電層
132:引腳
134:第一接墊
140:第二防焊層
142:第二開口
150:心片
152:有源面
154:背面
156:第二接墊
160:導線
170:粘著層
180:封裝膠體
190:外部電極
W:側壁
具體實施例方式
本發(fā)明的實施例可參照對應的圖示，且于圖示或描述中標號相同之處為彼此相同或相似。
圖1A至圖1H為本發(fā)明一實施例的芯片封裝體的制程剖面圖。請參照圖1A，提供一導電層110與一第一防焊層120，其中導電層110具有相對的一第一表面112與一第二表面114，第一防焊層120具有多個第一開口 122。此外，第一防焊層120配置于導電層110的第一表面112上。在一較佳的實施例中，可對導電層IIO施加一棕化(brown oxidation)制程或一黑化(black oxidation)制程，以增加導電層110的表面粗糙度。如此，可提升導電層110與第一防焊層120的接合度。
6在本實施例中，形成第一防焊層120的方法為貼附一固態(tài)狀的防焊層于導
電層110的第一表面112上，且此固態(tài)狀的防焊層于貼附至導電層110之前或之后可被圖案化而形成第一防焊層120。在一實施例中，第一防焊層120的形成方式包括先于導電層110的第一表面112上涂布一液態(tài)防焊材料(例如B階液態(tài)防焊材料)，然后，固化與圖案化此液態(tài)防焊材料，以形成第一防焊層120，固化方式可借由加熱或是照射紫外光。
接著，請參照圖1B，以曝光顯影以及蝕刻的方式圖案化導電層110，以形成一圖案化導電層130，其中圖案化導電層130具有多個引腳132。值得注意的是，前述形成圖案化導電層130與第一防焊層120的圖案化制程的順序并非用以限定本發(fā)明。
然后，請參照圖1C，于圖案化導電層130的第二表面114上形成一第二防焊層140，其中部分第二表面114暴露于第二防焊層140之外。換言之，形成于部分第二表面114上的第二防焊層140定義出多個第一接墊134。第二防焊層140的形成方法包括封膠、印刷或薄膜貼附。在一較佳的實施例中，可進行一電鍍制程(plating process)，以于第一接墊134上形成一 電鍍導電層(未繪示)。前述電鍍導電層可為一鎳/金疊層或是其他適合的金屬層。
之后，請參照圖1D，將多個芯片150粘著至第一防焊層120，并形成多條導線160，以連接第一接墊134與芯片150。各芯片150具有一有源面152、 一相對于有源面152的背面154、多個配置于有源面152上的第二接墊156，且一第一開口 122暴露出這些第二接墊156。各芯片150借由一配置于芯片150與第一防焊層120之間的粘著層170粘著至第一防焊層120，其中第一防焊層120位于圖案化導電層130與各芯片150之間。在本實施例中，導線160是以打線接合的方式形成，且各導線160電性連接一第一接墊134與一第二接墊156。導線160例如為金導線。
在本實施例中，粘著層170例如為一 B階粘著層。B階粘著層可為ABLESTIK的8008或8008TH。此外，B階粘著層亦可為ABLESTIK的6200、6201或6202或HITACHI Chemical CO" Ltd.提供的SA-200-6、 SA-200-10。在本發(fā)明的一實施例中，B階粘著層170形成在晶片的有源面。當晶片被切割時，可形成多個芯片150，且芯片150具有位于其有源面152上的粘著層170。因
7此，B階粘著層170有利于量產。此外，B階粘著層170的形成方式包括旋轉
涂布、印刷或是其他適合的制程。更明確而言，粘著層no是形成在芯片150
的有源面152上。具體而言，可先提供一晶片，其具有多個成陣列排列的芯片150。然后，于芯片150的有源面152上形成一二階粘著層，并借由加熱或是照射紫外光的方式使此二階粘著層部分固化，以形成B階粘著層170。另外，在芯片150粘著至第一防焊層120之前，B階粘著層170可預先形成在第一防焊層120上。
本實施例中，在芯片150粘著至第一防焊層120之后或在之后的后固化制程中，或者是在一封裝膠體包覆芯片150之后，B階粘著層170才完全固化。
接著，請參照圖1E， 一封裝膠體180包覆圖案化導電層130、第一防焊層120、第二防焊層140、芯片150與導線160。封裝膠體180的材質例如為環(huán)氧樹月旨(epoxyresin)。
然后，請參照圖1F，形成多個第二開口 142于第二防焊層140中，以暴露出圖案化導電層130的部分第二表面114，之后，分別于這些第二開口 142中形成多個外部電極190，以電性連接圖案化導電層130。外部電極190例如為焊球。值得注意的是，在第二防焊層140形成于圖案化導電層130的第二表面114上的同時，可形成第二防焊層140的第二開口 142。
請參照圖1G，圖1F中的結構經(jīng)單顆化(singularize)之后可形成多個芯片封裝體100。值得注意的是，圖案化導電層130未延伸至芯片封裝體100的側壁W，故圖案化導電層130未暴露于芯片封裝體100的側壁W的外。在本實施例中，封裝膠體180是部分包覆芯片150且暴露出芯片150的背面154，在其他實施例中，封裝膠體180亦可完全包覆芯片150 (如圖1H所示)。
如圖1G所示，本實施例的芯片封裝體IOO主要包括一圖案化導電層130、一第一防焊層120、 一第二防焊層140、 一芯片150、多條導線160與一封裝膠體180。圖案化導電層130具有相對的一第一表面112與一第二表面114。第一防焊層120配置于第一表面112。第二防焊層140配置于第二表面114，其中第二防焊層140暴露出部分的第二表面U4。芯片150配置于第一防焊層120上，其中第一防焊層120配置于圖案化導電層130與芯片150之間。導線160電性連接芯片150以及由第二防焊層140所暴露出的圖案化導電層130。封裝
8膠體180包覆圖案化導電層130、第一防焊層120、第二防焊層140、芯片150 以及導線160。
綜上所述，相較于現(xiàn)有的芯片封裝體具有線路板，本發(fā)明的芯片封裝體無 核心介電層且厚度較小。因此，本發(fā)明可降低制作成本并提升生產效率。
雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何本 領域技術人員，在不脫離本發(fā)明的精神和范圍內，當可作些許的修改和完善， 因此本發(fā)明的保護范圍當以權利要求書所界定的為準。
權利要求
1.一種芯片封裝體，包括一圖案化導電層，具有相對的一第一表面與一第二表面；一第一防焊層，配置于該第一表面上；一第二防焊層，配置于該第二表面上，其中該第二防焊層暴露出部分該第二表面；一芯片，配置于該第一防焊層上，其中該第一防焊層配置于該圖案化導電層與該芯片之間；多條導線，電性連接至該芯片與該圖案化導電層的暴露于該第二防焊層外的部分；以及一封裝膠體，包覆該圖案化導電層、該第一防焊層、該第二防焊層、該芯片與該些導線。
2. 如權利要求1所述的芯片封裝體，其特征在于，該圖案化導電層包括 多個引腳。
3. 如權利要求1所述的芯片封裝體，其特征在于，該第一防焊層具有一 第一開口，該芯片具有一有源面、 一相對于該有源面的背面以及多個配置于 該有源面上的接墊，且該第一開口暴露出該些接墊。
4. 如權利要求1所述的芯片封裝體，其特征在于，該第二防焊層具有多 個第二開口。
5. 如權利要求4所述的芯片封裝體，其特征在于，更包括 多個外部電極，配置于該些第二開口中，其中該些外部電極電性連接至該圖案化導電層。
6. 如權利要求5所述的芯片封裝體，其特征在于，該些外部電極包括多 個焊球。
7. 如權利要求1所述的芯片封裝體，其特征在于，更包括 一粘著層，配置于該第一防焊層與該芯片之間。
8. 如權利要求7所述的芯片封裝體，其特征在于，該粘著層包括一 B 階粘著層。
9. 如權利要求1所述的芯片封裝體，其特征在于，該封裝膠體包覆部分 該芯片。
10. 如權利要求1所述的芯片封裝體，其特征在于，該封裝膠體完全包覆 該芯片。
全文摘要
本發(fā)明提出一種芯片封裝體，包括一圖案化導電層、一第一防焊層、一第二防焊層、一芯片、多條導線以及一封裝膠體。圖案化導電層具有相對的一第一表面與一第二表面。第一防焊層配置于第一表面上。第二防焊層配置于第二表面上，其中第二防焊層暴露出部分第二表面。芯片配置于第一防焊層上，其中第一防焊層配置于圖案化導電層與芯片之間。導線電性連接至芯片與圖案化導電層的暴露于第二防焊層外的部分。封裝膠體包覆圖案化導電層、第一防焊層、第二防焊層、芯片與導線。
文檔編號H01L25/00GK101661928SQ20091000408
公開日2010年3月3日 申請日期2009年2月9日 優(yōu)先權日2008年8月29日
發(fā)明者周世文, 林峻瑩, 沈更新 申請人:南茂科技股份有限公司;百慕達南茂科技股份有限公司