專利名稱：覆晶封裝結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種封裝結(jié)構(gòu)的制造方法，詳言之，是關(guān)于一種覆晶封裝結(jié)構(gòu)的制 造方法。
背景技術(shù)：
已知技術(shù)應用于低腳數(shù)且須微小化或薄形化的封裝結(jié)構(gòu)，一般是采用覆晶封裝方 法制造。然而，在已知覆晶封裝方法中，用于電性連接基板及芯片的錫鉛凸塊成本較高，故 金凸塊(gold stud bump)的應用則成為低成本覆晶封裝較佳的選擇。其中，已知覆晶封裝 方法在凸塊間距小于60微米時，對于凸塊的連結(jié)就會有一定的限制及困難。已知技術(shù)較常應用的金凸塊接合方法為下列幾種栓柱凸點接合(SBB)、共晶合 金連結(jié)(Eutectic Solder Bonding, ESC)、非導電顆粒膜(NCF)/非導電顆粒膏(NCP)、 各向異性導電膜(ACF)/各向異性導電膏(ACP)及超音波金對金連結(jié)(Gold toGold Interconnect, GGI)工藝，其又以SBB工藝及ESC工藝為最常應用的技術(shù)。其中，SBB工藝中金凸塊須沾附導電銀膠，以結(jié)合基板及芯片，但其結(jié)合強度較弱， 僅適用于陶瓷基板或低熱膨脹系數(shù)(CTE)基板；ESC工藝以直接熱壓合方式結(jié)合基板及芯 片，但須先于基板上的接墊上設(shè)置預焊料(錫膏)，且目前技術(shù)僅可應用于凸塊間距大于60 微米的工藝，且基板的價格也較為昂貴，故生產(chǎn)成本較高，再者，一般預焊料為一錫膏層，由 于其重量過重，因此不易以沾附方式(dipping)形成于金凸塊上。綜上所述，已知的覆晶封裝方法制造具有凸塊結(jié)合強度較弱、無法應用于凸塊間 距小于60微米的工藝及生產(chǎn)成本較高等問題。因此，有必要提供一種創(chuàng)新且具進步性的覆晶封裝結(jié)構(gòu)的制造方法，以解決上述 問題。
發(fā)明內(nèi)容
本發(fā)明提供一種覆晶封裝結(jié)構(gòu)的制造方法，該制造方法包括以下步驟(a)提供 一基板，該基板具有一第一表面，該第一表面數(shù)個第一接墊；(b)提供一芯片，該芯片具有 數(shù)個金凸塊，這些金凸塊是相對于這些第一接墊；(c)沾附一液態(tài)錫于每一該金凸塊；(d) 結(jié)合相對應的這些第一接墊及這些金凸塊；及(e)形成一保護膠層于該基板與該芯片之間 且覆蓋這些金凸塊。本發(fā)明覆晶封裝結(jié)構(gòu)的制造方法，其是以沾附方式沾附該液態(tài)錫于每一該金凸 塊，不需要先于該基板上的這些第一接墊上設(shè)置預焊料，可直接與基板上鍍有鎳金層的接 墊接合，故可應用于晶片級封裝時，其制作流程不變，因此生產(chǎn)成本較低。另外，以沾附方式 沾附該液態(tài)錫于每一該金凸塊，使得本發(fā)明的覆晶封裝結(jié)構(gòu)制造方法可應用于凸塊間距小 于60微米的工藝，并且這些金凸塊與這些第一接墊之間具有較強的結(jié)合強度。再者，本發(fā) 明的覆晶封裝結(jié)構(gòu)制造方法可應用于多種工藝，故應用更為廣泛。
圖1顯示本發(fā)明覆晶封裝結(jié)構(gòu)制造方法的流程圖；圖2顯示本發(fā)明一基板的示意圖；圖3A至圖4顯示本發(fā)明該基板與一芯片結(jié)合的示意圖；其中圖3B及圖3C顯示本發(fā)明另外二種態(tài)樣的金凸塊的示意圖；圖3D顯示本發(fā)明沾附一助焊劑于每一該金凸塊的示意圖；圖3E顯示本發(fā)明沾附一液態(tài)錫于每一該金凸塊的示意圖；及圖5顯示本發(fā)明覆晶封裝結(jié)構(gòu)的示意圖。主要組件符號說明1 基板2 芯片3液態(tài)錫4助焊劑5保護膠層6 焊球11第一表面12第一接墊13第二表面14 電路15第二接墊21金凸塊100本發(fā)明的覆晶封裝結(jié)構(gòu)211 基部212前端部
具體實施例方式圖1顯示本發(fā)明覆晶封裝結(jié)構(gòu)制造方法的流程圖。圖2至圖5是形成本發(fā)明的覆 晶封裝結(jié)構(gòu)的示意圖。其中，本發(fā)明的覆晶封裝結(jié)構(gòu)制造方法是可取代已知栓柱凸點接合 (SBB)、共晶合金連結(jié)(Eutectic Solder Bonding，ESC)、非導電顆粒膜(NCF)/非導電顆粒 膏(NCP)、各向異性導電膜(ACF)/各向異性導電膏(ACP)及超音波金對金連結(jié)(Gold to Gold Interconnect, GGI)工藝。配合參考圖1及圖2至圖5，參考步驟S11及圖2，首先，提供一基板1，該基板1具 有一第一表面11，該第一表面11具有數(shù)個第一接墊12。在本實施例中，該基板1另包括一 第二表面13、數(shù)個電路14及數(shù)個第二接墊15，該第二表面13相對于該第一表面11。其中， 這些第二接墊15是設(shè)置于該第二表面13，且這些電路14電性連接這些第二接墊15及這些 第一接墊12。參考步驟S12及圖3A，提供一芯片2，該芯片2具有數(shù)個金凸塊21，這些金凸塊21 相對于這些第一接墊12。在本實施例中，每一金凸塊21具有一基部211及一前端部212， 其中，該基部211的寬度大于該前端部212的寬度。較佳地，該前端部212的厚度為該金凸塊21整體厚度的三分之二。在本實施例中，該前端部212與該基部211形成一階梯狀，在其它應用中，該前端 部212與該基部211亦可形成一梯形(如圖3B所示)，或者，由該基部211至該前端部212 的徑長漸縮，使該金凸塊21的徑向側(cè)邊呈一拋物曲線(如圖3C所示)。參考步驟S13，沾附一液態(tài)錫3于每一該金凸塊21。在本實施例中，步驟S13包括 以下步驟參考圖3D，沾附一助焊劑4于每一該金凸塊21，該助焊劑4至少覆蓋部分該前端 部212。參考圖3E，沾附該液態(tài)錫3于該金凸塊21且至少覆蓋部分該前端部212，并移除該 助焊劑4。其中，該助焊劑4及該液態(tài)錫3以浸入(Dipping)方式使沾附于這些金凸塊21， 以控制沾附高度。并且，因該基部211的寬度大于該前端部212的寬度，且該前端部212的 厚度為該金凸塊21整體厚度的三分之二，使得該助焊劑4及該液態(tài)錫3僅會沾附于這些金 凸塊21的這些前端部212，故可確保覆晶結(jié)合時，這些金凸塊21不會發(fā)生該液態(tài)錫3因擠 壓朝側(cè)向延伸而電性連接，因此，覆晶結(jié)構(gòu)的尺寸可更加微小。該助焊劑4于一第一溫度條件下沾附于這些金凸塊21，在本實施例中，該第一溫 度為25°C。該液態(tài)錫3于一第二溫度條件下沾附于這些金凸塊21，且于該第二溫度條件下 該助焊劑4揮發(fā)而移除。其中，在本實施例中先提供一工作平臺(圖未示出)，該工作平臺 內(nèi)包含有一焊料，再持續(xù)加熱該焊料至該第二溫度(230°C )，使該焊料成為該液態(tài)錫3，再 沾附該液態(tài)錫3于這些金凸塊21。參考步驟S14，結(jié)合相對應的這些第一接墊12及這些金凸塊21。較佳地，在步驟 S14中可以熱壓合(Thermal bond)方式結(jié)合相對應的這些第一接墊12及這些金凸塊21。參考步驟S15，形成一保護膠層5于該基板1與該芯片2之間且至少覆蓋這些 金凸塊21，以完成本發(fā)明的覆晶封裝結(jié)構(gòu)100，其中，該保護膠層5可為封膠(molding compound)或底膠(underfill)。另外，在形成該保護膠層5的步驟后，另可包括一配置焊 球的步驟，用以于每一第二接墊15上形成一焊球6，以使該覆晶封裝結(jié)構(gòu)100可與一外部組 件或裝置(圖未示出)電性連接。本發(fā)明覆晶封裝結(jié)構(gòu)的制造方法，其以沾附方式沾附該液態(tài)錫于每一該金凸塊， 不需要先于該基板上的這些第一接墊上設(shè)置預焊料，可直接與基板上鍍有鎳金層的接墊接 合，故可應用于晶片級封裝(ChipScale Package，CSP，例如混合式(覆晶及打線封裝)晶 片級封裝)時，其制作流程不變，因此生產(chǎn)成本較低。另外，以沾附方式沾附該液態(tài)錫于每 一該金凸塊，使得本發(fā)明的覆晶封裝結(jié)構(gòu)制造方法可應用于凸塊間距小于60微米的工藝， 并且這些金凸塊與這些第一接墊之間具有較強的結(jié)合強度。再者，本發(fā)明的覆晶封裝結(jié)構(gòu) 制造方法可應用于多種工藝，故應用更為廣泛。惟上述實施例僅為說明本發(fā)明的原理及其功效，而非用以限制本發(fā)明。因此，習于 此技術(shù)的人士對上述實施例進行修改及變化仍不脫本發(fā)明的精神。本發(fā)明的權(quán)利范圍應如 后述的權(quán)利要求書所列。
權(quán)利要求
一種覆晶封裝結(jié)構(gòu)的制造方法，包括以下步驟(a)提供一基板，該基板具有一第一表面，該第一表面數(shù)個第一接墊；(b)提供一芯片，該芯片具有數(shù)個金凸塊，這些金凸塊是相對于這些第一接墊；(c)沾附一液態(tài)錫于每一該金凸塊；(d)結(jié)合相對應的這些第一接墊及這些金凸塊；(e)形成一保護膠層于該基板與該芯片之間且至少覆蓋這些金凸塊。
2.如權(quán)利要求1的制造方法，其中在步驟(b)中，每一金凸塊具有一基部及一前端部， 該基部的寬度大于該前端部的寬度。
3.如權(quán)利要求2的制造方法，其中該前端部的厚度為該金凸塊整體厚度的三分之二。
4.如權(quán)利要求2的制造方法，其中在步驟(b)中，該前端部與該基部形成一階梯狀。
5.如權(quán)利要求2的制造方法，其中在步驟(b)中，該前端部與該基部形成一梯形。
6.如權(quán)利要求2的制造方法，其中在步驟(b)中，由該基部至該前端部的徑長漸縮，使 該金凸塊的徑向側(cè)邊呈一拋物曲線。
7.如權(quán)利要求2的制造方法，其中步驟(c)包括以下步驟(cl)沾附一助焊劑于每一該金凸塊，該助焊劑至少覆蓋部分該前端部；及(c2)沾附該液態(tài)錫于該金凸塊且至少覆蓋部分該前端部，并移除該助焊劑。
8.如權(quán)利要求7的制造方法，其中在步驟(cl)及(c2)中是以浸入(Dipping)方式使 該助焊劑及該液態(tài)錫沾附于這些金凸塊，以控制沾附高度。
9.如權(quán)利要求7的制造方法，其中在步驟(cl)中，該助焊劑是于一第一溫度條件下沾 附于該金凸塊。
10.如權(quán)利要求9的制造方法，其中該第一溫度為25°C。
11.如權(quán)利要求7的制造方法，其中在步驟(c2)中，該液態(tài)錫是于一第二溫度條件下沾 附于該金凸塊，且于該第二溫度條件下該助焊劑揮發(fā)而移除。
12.如權(quán)利要求11的制造方法，其中該第二溫度為230°C。
13.如權(quán)利要求1的制造方法，其中在步驟(d)中，是以熱壓合(Therma1 bond)方式 結(jié)合相對應的這些第一接墊及這些金凸塊。
全文摘要
本發(fā)明覆晶封裝結(jié)構(gòu)的制造方法是以沾附方式沾附一液態(tài)錫于一芯片的數(shù)個金凸塊，接著結(jié)合這些金凸塊及相對應的一基板的數(shù)個第一接墊，以結(jié)合該芯片及該基板，最后形成一保護膠層于該基板與該芯片之間且覆蓋這些金凸塊。藉此，本發(fā)明的制造方法可降低生產(chǎn)成本，且可應用于凸塊間距小于60微米的工藝。另外，本發(fā)明的制造方法使得這些金凸塊與這些第一接墊之間具有較強的結(jié)合強度。再者，本發(fā)明的制造方法可應用于多種工藝，故應用更為廣泛。
文檔編號H01L21/50GK101800181SQ20091000408
公開日2010年8月11日 申請日期2009年2月9日 優(yōu)先權(quán)日2009年2月9日
發(fā)明者胡嘉杰 申請人:日月光半導體制造股份有限公司