設計半導體集成電路器件的方法、裝置以及該器件的制作方法

文檔序號：6926388閱讀：251來源：國知局

專利名稱：設計半導體集成電路器件的方法、裝置以及該器件的制作方法
技術領域：
本發(fā)明涉及設計半導體集成電路器件的方法、設計裝置以及半導體集成
電^各器件。更具體地，本發(fā)明針對具有倒裝芯片(flip chip)結構的半導體集
成電路器件的設計。
背景技術：
關于用于近來的半導體器件的極精細制造技術，組成半導體集成電路
(LSI)的晶體管的數(shù)量穩(wěn)定增長。關于LSI的結構元件(element)的增長，存在這些LSI的芯片面積增長的一些風險。因此，考慮到成本問題，抑制芯片的面積可提供最重要的解決思想。
在系統(tǒng)LSI中，在硅片上形成多個功能塊之后，形成用于互相并電連接這些功能塊的電路布線線路(wiring line)。在上述的形成方法中，大量電路布線層和大量絕緣層互相堆疊。結果，下述問題可發(fā)生即，將應力(stress) 外部施加到這些堆疊的電路布線/絕緣層上，并且應力遷移可能發(fā)生，使得減小物理強度，降低電連接特性等。
為了解決上述問題，專利出版物1已公開了這樣的技術思想，即當分別準備其中已形成用于實現(xiàn)功能的功能塊的系統(tǒng)LSI部分、以及用來連接此功能塊的布線層部分時，這些系統(tǒng)LSI部分和布線層部分互相粘附以組成 LSI。
然而，根據(jù)在專利出版物1中公開的解決方法，需要關于功能塊部分和布線層部分而獨立地形成掩模(mask)。結果，存在關于成本問題的這樣的風險。
另一方面，一般而言，作為用于連接半導體集成電路(LSI)與封裝的方法，引線接合方法已得到利用。在采用此引線接合連接方法的情況下，以將輸入/輸出單元(I/O單元)布置在IC芯片周圍的這樣的方式構成LSI的結構。作為當采用此LSI結構時的問題，LSI芯片的面積取決于這些I/O單元的數(shù)量。此外，在采用上面說明的引線接合方法的這樣的情況下，關于這些I/0單元，必須通過對其施加壓力而粘附引線。為了不會由施加粘附的壓力損壞I/O單元，必須使得I/O單元的尺寸大于預定的尺寸，這可具有另一種含義，即這
些1/0單元的強度維持在期望的強度。此外，由于需要預選的壓力施加面積，所以，存在這樣的限制，即不能在物理上使得I/O單元較小。在這樣的情況下，如果在極精細的工藝中增加在LSI芯片中采用的I/O單元的總數(shù)量，那么，基于這些I/O單元的數(shù)量而確定LSI芯片的面積。因而，即使當試圖通過采用安排(placement)合成方法而執(zhí)行內部邏輯的面積減小過程時，也存在這樣的問題，即，上述的面積減小過程不能對芯片面積的減小給予任何貢獻。
作為上述問題的解決思想，倒裝芯片結構已被采用。圖2和圖3描繪了一般的倒裝芯片結構。將由區(qū)域焊盤(area pad) 12a和連接至區(qū)域焊盤12a 的凸點(bump) 12b構成的焊盤12布置在倒裝芯片的整個平面上，并且通過采用布線線路13,將此焊盤12連接至1/0單元11。此外，圖2示出了用于關于封裝的倒裝芯片結構的連接方法。以面朝下的方式將LSI 10連接至封裝板(packageboard) 20的布線層21。由于關于I/0單元11、不再需要引線接合過程，所以，可使得I/0單元11的尺寸小于傳統(tǒng)的1/0單元的尺寸。同樣，由于不需要將I/0單元U自身布置在LSI10的周圍，所以，此倒裝芯片結構可解決關于引線接合方式的這樣的問題，即，I/O單元的總數(shù)確定LSI的面積。更具體地，在下述描述中，通過使用倒裝芯片系統(tǒng)而布置在半導體集成電路芯片的整個平面上的焊盤12將被描述為區(qū)域焊盤12a和凸點12b。
作為當采用倒裝芯片系統(tǒng)時應當解決的問題，存在由從布置在LSI的前平面上的區(qū)域焊盤向LSI內部元件施加的應力所引起的不利影響。由于從區(qū) 域焊盤施加外部應力，所以，被施加應力的LSI的一部分、與未被施加應力的其另一部分以混合的方式存在于LSI上。作為由施加應力引起的不利影響，存在這樣的風險，即改變了剛好位于區(qū)域焊盤下的晶體管的特性。由于該不利影響，包含在LSI中的晶體管的響應速度變得彼此不同，于是，如果不考慮上述不利影響，那么在LSI的定時可靠性中存在嚴重的問題。同樣，如果布線線路和通路剛好存在于區(qū)域焊盤下，則破壞了電連接。結果，不僅存在電連接可靠性降低的一些可能性，而且可對LSI的定時可靠性引起不利影響，這是由布線線路電阻的增加和電容的變化引起的，這是由特定的電阻率的增加引起的。
9作為能夠解決上述問題的方法，專利出版物2已提出能夠以這樣的方式
減小應力的這樣的方法，該方式即當LSI被安裝在布線板上時，從LSI的外沿大規(guī)^莫地布置至少一列凸點。
專利出版物l: JP-A-2001-024089
專利出版物2: JP-A-2001-118946
然而，在專利出版物2中，由于在LSI的外沿形成焊盤，所以，可以想到的是，LSI的面積增加，且封裝的面積增加，這會引起成本問題，因此這不能解決實質問題。當執(zhí)行引線接合時、由施加到區(qū)域焊盤的外部應力引起的晶體管特性、布線電阻、以及布線電容的改變可構成LSI的特性的變化的這樣的原因。
結果，由于存在上述的LSI的特性變化，所以，即使當設計LSI時也必須產(chǎn)生較大的余量(margin),這會構成多種原因，即，降低設計質量，并且由于過大的余量而增加面積。

發(fā)明內容
已作出本發(fā)明來解決上述問題，因此，本發(fā)明具有這樣的目的提供不會受應力不利地影響的半導體集成電路器件，這是因為，在設計LSI時的階段執(zhí)行了解決應力問題的過程。
更具體地，本發(fā)明的目的是，能夠通過考慮由倒裝芯片接合方法引起的應力的不利影響而分析半導體集成電路器件，并且基于分析結果，來優(yōu)化半導體集成電路器件。
為了解決上述問題，本發(fā)明的特征在于通過考慮由應力引起的不利影響而設計LSI (大規(guī)模集成)。執(zhí)行此具有所述特征的方法如下即，當先前已作為數(shù)據(jù)獲得了由應力給出的大小程度和范圍時，當設計LSI時，在延遲計算和定時驗證中利用所獲得的數(shù)據(jù)，以便分析LSI。
于是，由于基于此LSI的分析結果而優(yōu)化LSI,所以，即使當給出由應力引起的不利影響時，也可設計LSI而沒有任何故障。
另外，以這樣的方式提出了這樣的LSI結構在LSI中形成的晶體管、布線線路、以及通路能夠抑制由倒裝芯片型LSI結構中的區(qū)域焊盤引起的應力的不利影響。
在本說明書中，假設可通過將組成布線層的導電膜填充至已在層間絕緣膜中形成的通孔(viahole)中而形成通路，并且，上述通路指定通過將通孔與填充至此通孔中的導電膜(布線層)相結合而形成的物體(article )。
也就是說，根據(jù)本發(fā)明的一個方面的用于設計半導體集成電路器件的方法的特征在于用于設計半導體集成電路器件的方法，所述半導體集成電路器件包括多個輸入/輸出單元、區(qū)域焊盤、以及用于將區(qū)域焊盤的至少一部分連接至輸入/輸出單元的重新布線線路，其中，通過區(qū)域焊盤將半導體集成電路器件連接至在封裝板上形成的布線線路；其中，該設計方法包括延遲變化值計算步驟，用于在考慮通過將區(qū)域焊盤連接至封裝板上的布線線路而受到的應力的不利影響的同時，計算施加到目標對象(target object)的延遲變化值。
根據(jù)該設計方法的處理步驟，能夠通過考慮應力的不利影響而設計LSI。結果，有可能抑制由應力引起的關于LSI芯片的故障的發(fā)生。
并且，根據(jù)本發(fā)明的另一個方面的半導體集成電路器件的設計裝置的特征在于這樣的半導體集成電路器件的設計裝置，該半導體集成電路器件配備有多個輸入/輸出單元；區(qū)域焊盤；以及用于將區(qū)域焊盤的至少一部分連接至輸入/輸出單元的重新布線線路，其中，通過區(qū)域焊盤將半導體集成電路器件連接至在封裝板上形成的布線線路；其中，該設計裝置包括用于輸入布局信息的輸入部分；以及延遲變化值計算部分，用于在考慮通過將區(qū)域焊盤連接至封裝板上的布線線路而受到的應力的不利影響的同時，計算施加到目標對象的延遲變化值。
根據(jù)設計裝置的安排，能夠通過考慮應力的不利影響而設計LSI。結果，有可能抑制由應力引起的關于LSI芯片的故障的發(fā)生。
此外，才艮據(jù)本發(fā)明的另一方面的半導體集成電路的特征在于位于區(qū)域焊盤區(qū)域下的預選區(qū)域內的通路的狀態(tài)同于外圍區(qū)域的通路的狀態(tài)。
采用上述結構，以這樣的方式調節(jié)通路調節(jié)應力的不利影響。因而，提供具有更高的可靠性的半導體集成電路器件是可能的。
根據(jù)本發(fā)明，能夠通過考慮倒裝芯片結構中的應力的不利影響而設計LSI 芯片。結果，可防止由應力引起的LSI芯片的故障。

圖1是指示本發(fā)明的概念的說明圖。
圖2是示出具有倒裝芯片(BGA)結構的半導體集成電路器件的圖。圖3是描繪具有倒裝芯片(BGA)結構的半導體集成電路器件的端子面
一側(terminal plane side )的圖。
圖4是示出根據(jù)本發(fā)明的實施方式1的半導體集成電路設計裝置的圖。圖5是描繪本發(fā)明的實施方式1的半導體集成電路設計方法中的延遲變
化計算方法的流程圖。
圖6是指示使用圖5的延遲變化計算方法的延遲變化計算示例的圖。圖7是指示使用圖5的延遲變化計算方法的延遲變化計算示例的圖。圖8是描繪圖6的延遲變化計算方法的流程圖。
圖9是指示區(qū)域焊盤的外圍區(qū)域的圖，其用于解釋才艮據(jù)本發(fā)明的實施方式2的半導體集成電路設計方法中的延遲變化計算方法。
圖10是用于解釋根據(jù)本發(fā)明的實施方式2的半導體集成電路設計方法中的延遲變化計算方法的等效電路圖。
圖11是示出在根據(jù)本發(fā)明的實施方式2的半導體集成電路設計方法中的延遲變化計算方法中采用的庫的一個示例的說明圖。
圖12是描繪根據(jù)本發(fā)明的實施方式3的半導體集成電路設計方法中的延遲變化計算方法的流程圖。
圖13是指示根據(jù)本發(fā)明的實施方式3的半導體集成電路設計方法中的另一延遲變化計算方法的流程圖。
圖14是描繪根據(jù)本發(fā)明的實施方式4的半導體集成電路設計方法中的延遲變化計算方法的流程圖。
圖15是指示根據(jù)本發(fā)明的實施方式4的半導體集成電路設計方法中的另一延遲變化計算方法的流程圖。
圖16是描繪根據(jù)本發(fā)明的實施方式5的半導體集成電路設計方法中的延遲變化計算方法的流程圖。
圖17是指示根據(jù)本發(fā)明的實施方式5的半導體集成電贈4殳計方法中的另一延遲變化計算方法的流程圖。
圖18是描繪根據(jù)本發(fā)明的實施方式7的半導體集成電路設計方式中采用的庫的圖。
圖19是描繪根據(jù)本發(fā)明的實施方式8的半導體集成電贈4殳計方法中的延遲變化計算方法的流程圖。
圖20是示出在通過采用根據(jù)本發(fā)明的實施方式8的半導體集成電路-沒計
12方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之前的布局示例的圖。
圖21是描繪在通過采用根據(jù)本發(fā)明的實施方式8的半導體集成電路設計
方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖。
圖22是描繪通過采用根據(jù)本發(fā)明的實施方式9的半導體集成電路設計方法中的延遲變化計算方法的優(yōu)化過程的流程圖。
圖23是描繪在通過采用根據(jù)本發(fā)明的實施方式9的半導體集成電路設計方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖。
圖24是描繪通過采用根據(jù)本發(fā)明的實施方式10的半導體集成電路設計方法中的延遲變化計算方法的優(yōu)化過程的流程圖。
圖25是示出在通過采用根據(jù)本發(fā)明的實施方式10的半導體集成電路設計方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖。
圖26是描繪通過采用根據(jù)本發(fā)明的實施方式11的半導體集成電路設計方法中的延遲變化計算方法的優(yōu)化過程的流程圖。
圖27是描繪通過采用根據(jù)本發(fā)明的實施方式12的半導體集成電路設計方法中的延遲變化計算方法的優(yōu)化過程的流程圖。
圖28是描繪通過采用根據(jù)本發(fā)明的實施方式13的半導體集成電路設計方法中的延遲變化計算方法的優(yōu)化過程的流程圖。圖29是描繪在通過采用根據(jù)本發(fā)明的實施方式14的半導體集成電路設計方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖。
圖30是描繪在通過采用根據(jù)本發(fā)明的實施方式15的半導體集成電路設計方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖。
圖31是描繪在通過采用根據(jù)本發(fā)明的實施方式15的半導體集成電路設計方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖(通過總線布線線路來緩和(relax)區(qū)域焊盤的應力的不利影響)。
圖32是示出在通過采用根據(jù)本發(fā)明的實施方式16的半導體集成電路設計方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖(采用具有比區(qū)域焊盤的寬度更寬的寬度的虛設(dummy)布線線路)。
圖33是示出在通過采用根據(jù)本發(fā)明的實施方式16的半導體集成電路設計方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖(通過電源(power)布線線路來緩和區(qū)域焊盤的應力的不利影響)。
圖34是示出在通過采用根據(jù)本發(fā)明的實施方式17的半導體集成電路設計方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖(改變區(qū)
域焊盤的虛設布線線路的構造密度(construction density))。
圖35是示出在通過釆用根據(jù)本發(fā)明的實施方式18的半導體集成電路設計方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖(圖35(a) 示出了由通路和布線層組成的加強部分，圖35 (b)指示了通過從最高層至最低層縱向堆疊由通路和布線層組成的加強部分而獲得的結果)。
圖36是指示在通過采用根據(jù)本發(fā)明的實施方式18的半導體集成電路設計方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖(用于示出通過禁止布置標準單元而獲得的結果、以及通過將由通路和布線層組成的縱向堆疊的加強部分連接至襯底(substrate)而獲得的另一結果的圖)。
圖37是指示在通過釆用根據(jù)本發(fā)明的實施方式18的半導體集成電路設計方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖(示出通過布置標準單元而獲得的結果的圖，其中已將由通路和布線層組成的縱向堆疊的加強部分嵌入到所述標準單元中)。
圖38是指示在通過采用根據(jù)本發(fā)明的實施方式18的半導體集成電路設計方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖(用于示出通過使得由通路和布線層組成的已縱向堆疊的加強部分的一部分較小、以及使得由通路和布線層組成的已縱向堆疊的加強部分的中間部分較小而獲得的結果的圖)。
圖39是指示在通過采用根據(jù)本發(fā)明的實施方式18的半導體集成電路設計方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖(用于描繪通過采用硬度比由通路和布線層組成的已縱向堆疊的加強部分的硬度更高的材料而獲得的結果的圖)。
圖40是指示在通過采用根據(jù)本發(fā)明的實施方式19的半導體集成電路設計方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖(用于指示半導體集成電路的左上角的筒化圖)。
圖41是指示在通過采用根據(jù)本發(fā)明的實施方式19的半導體集成電路設計方法中的延遲變化計算方法而執(zhí)行優(yōu)化過程之后的布局示例的圖(用于在驗證變化之后安排由通路和布線層組成的縱向堆疊的加強部分的流程圖)。
圖42是描繪通過釆用根據(jù)本發(fā)明的實施方式19的半導體集成電路設計方法中的延遲變化計算方法的優(yōu)化過程的流程圖(在搜索相鄰部分之后安排布線線^各的伸出(projection)部分的流程圖)。
圖43是描繪通過采用根據(jù)本發(fā)明的實施方式19的半導體集成電鴻4殳計方法中的延遲變化計算方法的優(yōu)化過程的流程圖(執(zhí)行定時驗證和優(yōu)化過程的流程圖)。
具體實施例方式
現(xiàn)在參考附圖，對本發(fā)明的多種實施方式進行詳細說明。 (實施方式1 )
在本發(fā)明的實施方式l中，在倒裝芯片型半導體集成電路器件中，通過考慮當安裝時從區(qū)域焊盤受到的應力而設計上述半導體集成電路器件(即 LSI)。在此情況下，實施方式1的特征如下也就是說，如圖1的概述的說明圖中描繪的，當定義任意區(qū)域焊盤為基點時，響應于從基點直至目標對象的距離而計算施加到所述目標對象的延遲變化值，以便當目標對象考慮上述延遲變化值時執(zhí)行定時分析(步驟S001 )?；诖擞嬎憬Y果，優(yōu)化LSI(半導體集成電路器件)(步驟S002 )。
如圖2和圖3中所示，基于所謂的"BGA (板柵陣列)"系統(tǒng)而安裝實施方式1的半導體集成電路器件。也就是說，通過連接至區(qū)域焊盤12a的凸點 12b，將配備有多個輸入/輸出(1/0)單元11、區(qū)域焊盤12a以及將區(qū)域焊盤 12a的至少一部分連4fe至上述輸入/輸出單元11的重新布線線路(RDL) 13 的半導體集成芯片10連接至在封裝板20上形成的布線線路21。
當圖3中示出區(qū)域焊盤12a的平面圖時，在半導體集成電路芯片10的全部區(qū)域(area)上已形成了區(qū)域焊盤12a。通過以下部件，將封裝板20連接至印刷電路板30，所述部件為具有已形成布線線路21的多層結構的樹脂板22;在相應樹脂板中形成的連接布線線路21的穿孔23;以及在組成最外層的樹脂板的背面一側上形成的焊球24。
如圖4中所示，用于設計上述半導體集成電路器件的設計裝置被提供有輸入部分50、距離測量部分51、延遲變化值計算部分52、布線線路電容/電阻值計算部分53以及延遲值計算部分54。輸入部分50輸入布局信息。當將目標對象的區(qū)域焊盤定義為基點時，距離測量部分51才艮據(jù)布局信息測量距離。由于區(qū)域焊盤連接至在封裝板上形成的布線線路，所以，通過考慮由區(qū) 域焊盤受到的應力的影響，延遲變化值計算部分52計算施加到上述目標對象的延遲變化值。通過采用由延遲變化值計算部分52獲得的延遲變化值，布線線路電容/電阻值計算部分53計算布線線路的電容值和電阻值。通過采用在延遲變化值計算部分52中計算的延遲變化值，延遲值計算部分54執(zhí)行延遲計算。
在此情況下，當使用半導體集成電路器件的區(qū)域焊盤作為基點時，延遲變化值計算部分52計算對應從基點直至目標對象測量的距離的延遲變化值。同樣，作為選擇，當延遲變化值計算部分52可配備有每個單元定義的庫時，此延遲變化值計算部分52可計算延遲變化值。此外，在延遲變化值計算部分 52中，當數(shù)據(jù)庫可作為選擇地配備有已附加存儲了目標對象的安排信息和布線信息的上述庫時，延遲變化值計算部分52可作為選擇地計算上述延遲變化值。
接下來，在說明采用上述設計裝置的設計方法之前，首先對計算延遲變化值的方法進行描述。圖5是描述延遲變化值計算方法的流程圖。如圖4中指示的，在用于計算延遲變化值104的設計裝置中，輸入部分50輸入包含任意區(qū)域焊盤12a和目標對象的安排/布線坐標信息100 (步驟101)。
然后，距離測量部分51測量任意區(qū)域焊盤12a和目標對象之間的距離(步驟102)。
并且，基于由距離測量部分51獲得的測量結果(測量的距離)(步驟 S103),延遲變化值計算部分52計算延遲變化值，并且然后，將計算的延遲變化值施加到目標對象(步驟104 )。
接下來，參考圖6，對由上述延遲變化值計算部分52執(zhí)行的延遲變化值計算方法進行描述。圖6是示出組成基點的任意區(qū)域焊盤(對象)、目標對象以及對其施加的變化量。
當關注任意區(qū)域焊盤位置110時，假設作為其變化值被考慮、且位于任意區(qū)域焊盤位置110周圍的目標對象111、 112、 113、 114、 115、 116、 117 和118，一般而言，存在單元、布線線路等，即，這些目標對象指示在LSI 上存在的這樣的目標對象。在此示例中，任意邊界119表示芯片邊界、塊邊界、不同的電源電壓邊界、不同的電源邊界、或除了這些邊界之外的任意邊界。
為了計算延遲變化值104,在用于測量任意區(qū)域焊盤和目標對象之間的距離的距離測量步驟102中，可基于通過采用任意計算公式而計算的距離來計算延遲變化值104如下也就是說，在考慮直線距離、或當按照沿著水平和垂直方向的最短路徑、布線線路擁塞情形、布線禁止區(qū)域等來對這些目標對象111至118布線時的距離的同時，基于包含任意區(qū)域焊盤12a和目標對象的安排/布線坐標信息100,通過采用任意計算公式，計算從任意區(qū)域焊盤位置110直至其變化值被考慮的目標對象111、 112、 113、 114、 115、 116、 117和118所定義的距離。假設基于任意區(qū)域焊盤位置110與關于其變化值被考慮的目標對象111至118的重心之間的距離，或基于引腳(pin)之間的距離，來測量測量所述距離的起點和終點。在將延遲變化值104施加到其變化值被考慮的目標對象111至118的同時，在延遲變化值計算步驟103中，基于用于任意區(qū)域焊盤12a和這些目標對象111至118的距離測量步驟102的測量結果，計算延遲變化值(信息)104。現(xiàn)在參考圖7 (a)，對這樣的情況進行描述基于直線距離，測量施加到其變化值被考慮的目標對象111的延遲變化值104。
假設從任意區(qū)域焊盤位置110直至其變化值被考慮的目標對象111的直線距離等于距離130。還假設當距離是IO pm時，響應于該距離，要施加的變化值比由其變化值被考慮的目標對象保持的延遲值大0.9倍；當距離是20 時，響應于該距離，要施加的變化值比由其變化值被考慮的目標對象保持的延遲值大0.8倍；當距離是30nm時，響應于該距離，要施加的變化值比由其變化值被考慮的目標對象保持的延遲值大1.1倍；以及當距離是40 pm 時，響應于該距離，要施加的變化值比由其變化值被考慮的目標對象保持的延遲值大2倍。在距離130是20 nm的情況下，要施加到其變化值被考慮的目標對象111的變化值變?yōu)楸壬鲜鲅舆t值大1.8倍，其是在延遲變化值計算步驟103中計算的。
并且，在距離130是15iim的情況下，假設通過采用當距離130是10)im 和20pm時基于在距離130之前/之后已經(jīng)計算的每個距離的變化量、來執(zhí)行線性插值的方法，或通過采用其它的任意計算公式，來計算要施加到目標對象lll的變化值。
例如，在線性插值方法中，計算的變化值變?yōu)?.85。在距離130是2pm、 100pm等(即，大幅偏離在計算的每個距離的變化量的范圍)的情況下，可通過采用下述方法中的任何一個，來計算施加到目標對象111的變化值，所述方法即采用這樣的值的方法，該值是考慮到距離的、關于所計算的每個距離的變化值的最短值；采用作為所計算的每個距離的變化值中的最大值或最小值的值的另一方法；采用單獨定義的值的另一方法；以及采用其它計算 />式的又一方法。
作為另一示例，在這樣的情況下，參考圖7 (b)對下述方法進行描述，所述情況即基于當通過沿著水平方向和垂直方向的最短路徑將目標對象111 布線至任意區(qū)域焊盤位置110時的距離，而測量要施加到其變化值被考慮的目標對象111的延遲變化值104。假設當將目標對象111布線至任意區(qū)域焊盤位置110時的布線距離是距離131和另一距離132。雖然這些距離131和132 彼此相等，但是通過不同的路徑來測量這些距離131和132。距離131對應于這樣的示例，即優(yōu)先利用沿著Y方向的布線線路，而距離132對應于這樣的示例，即優(yōu)先利用沿著X方向的布線線路。在延遲變化值計算步驟103中，采用用于以成批方式考慮延遲變化值、而不考慮沿著X方向的距離和沿著Y 方向的距離的方法、以及通過考慮X方向和Y方向而處理延遲變化值的另一方法中的任一個。
用于以成批方式考慮沿著X方向和Y方向的距離的情況的變化值計算方法與參考圖7 (a)而描述的方法類似。在此情況下，對通過考慮X方向和Y 方向而處理延遲變化值的方法進行描述?，F(xiàn)在假設給出距離131的測量結果為X方向-2^im以及Y方向二3pm，對給出距離132的測量結果為X方向=3 ^mi以及Y方向=2 pm的情況進行描述。
在關于其變化值響應于距離而被考慮的目標對象所保持的延遲值的情況下，當X方向的距離二l ]Lim時，要施加的變化值是0.8倍；當X方向的距離 =5 pm時，要施加的變化值是0.85倍；當X方向的距離-IO pm時，要施加的變化值是l倍；當Y方向的距離-3 pm時，要施加的變化值是0.2倍；當Y 方向的距離=5 pm時，要施加的變化值是0.8倍；以及當Y方向的距離=13 pm 時，要施加的變化值是1倍；在X方向的距離=2 pm且Y方向的距離=3 |jm 的條件下，不存在按照每個所計算的距離的變化值。結果，現(xiàn)在假設執(zhí)行線性插值，沿著X方向的變化值變?yōu)?.83,并且沿著Y方向的變化值變?yōu)?.2。如果對這兩個變化值取平均，那么施加到其變化值被考慮的目標對象111的延遲變化值104變?yōu)?.515。應注意，作為計算延遲值104的方法，除了對沿著X方向的變化值和沿著Y方向的變化值取平均的方法之外，采用均方計算方法和其它任意計算方法中的任何一個。作為另一示例，參考圖7 (c)和圖7 (d),對計算要施加到其變化值被考慮的目標對象lll的延遲變化值104的方法進行描述。此示例情況不同于圖7 (a)和圖7 (b)。也就是說，將任意區(qū)域焊盤位置110與其變化被考慮的目標對象lll之間的距離保持為坐標值，而不使用例如'Vm"的直接單位。關于坐標，存在兩種模式，即除了采用圖7 (c)中所示的任意區(qū)域焊盤作為基點的相對坐標之外，存在采用圖7 (d)中所指示的任意邊界119處的絕對坐標作為基礎的另一種模式。
即使還當使用坐標值時，與圖7 (a)和圖7 (b)相類似，通過輸入步驟 101，執(zhí)行測量任意區(qū)域焊盤與目標對象之間的距離的距離測量步驟102。在圖7(c)的情況下，在測量任意區(qū)域焊盤與目標對象之間的距離的距離測量方法中，作為此目標對象111與任意區(qū)域焊盤位置110之間的相對坐標值來計算其變化值被考慮的目標對象111的坐標值。基于任意區(qū)域焊盤位置110 與其變化值被考慮的目標對象lll的重心之間的距離、或者引腳之間的距離，來計算相對坐標值。在圖7(d)的情況下，當被定義為包含任意區(qū)域焊盤和目標對象的安排/布線坐標信息100的坐標對應于基于任意邊界119而計算的坐標時，可省略測量任意區(qū)域焊盤與目標對象之間的距離的步驟102。
然而，在包含任意區(qū)域焊盤和目標對象的安排/布線坐標信息100中描述的坐標是在不同于任意邊界119的基礎上描述的坐標的情況下，以與圖7(c) 中的方式相似的方式執(zhí)行測量任意區(qū)域焊盤與目標對象之間的距離的距離測量步驟102。并且，在圖7 (d)的情況下的、任意區(qū)域焊盤與目標對象之間的距離測量步驟102中，當未獲得采用任意區(qū)域焊盤位置110作為基點的坐標時，計算與任意邊界119內的任意基點135的絕對距離。在此情況下，在任意基點135與其變化值被考慮的目標對象111的重心之間，計算絕對距離。
接下來，在延遲變化值計算步驟103中，基于已獲得的作為其變化被考慮的目標對象111的坐標的坐標134和坐標135，計算施加到其變化值被考慮的此目標對象111的延遲變化值104。在此情況下，不同于圖7 (a)和圖7 (b)中所示的上述情況，不是基于距離、而是基于坐標位置，來確定應施加到目標對象111的延遲變化值104。結果，在延遲變化值計算步驟103中，基于先前已通過公式計算的每個坐標的變化值，從坐標134和坐標135計算要施加到其變化值被考慮的目標對象111的變化值，所述坐標134和坐標135 對應于其變化值被考慮的目標對象ill的坐標信息。如先前描述的，根據(jù)上述實施方式1,可將從區(qū)域焊盤給出的應力的影響施加到特定對象。結果，當考慮應力的影響時，可執(zhí)行延遲計算、定時分析等。于是，當布局涵蓋結構、安排和通路的形狀、以及單元的安排(隨后
將討論)時，基于此定時分析結果來優(yōu)化LSI的布局設計。因而，防止由應力的延遲變化引起的LSI的故障是可能的。
同樣，由于不再需要余量，可使得半導體集成電路器件緊湊。 (實施方式2)
在上述實施方式1中，已通過采用用于測量任意區(qū)域焊盤與目標對象之間的距離的距離測量步驟，而計算延遲變化值。在本發(fā)明的實施方式2中，對這樣的方法進行描述，即當已在先準備了變化值定義庫時，通過采用此定義庫獲得延遲變化值。
才艮據(jù)延遲變化值計算步驟101中的任意計算公式，計算變化信息，其構成上述實施方式1中描述的在延遲變化值計算步驟103中計算的延遲變化值的基礎。除了此計算方法之外，還存在另一方法即，如圖8中的描述延遲變化值計算方法的流程圖中描繪的，當安裝變化值定義庫120時，從此變化值定義庫120輸入變化延遲值。當與上述實施方式1中說明的圖5的流程圖比較時，此方法僅具有這樣的不同處理步驟，即除了在輸入步驟101中的、包含任意區(qū)域焊盤和目標對象的布線/安排坐標信息100之外，從變化定義庫 120輸入變化延遲值，并且，所述方法的其它處理步驟與實施方式1的處理步驟相似。
假設在變化值定義庫120中存在用于定義變化量的3種方法即，一種方法是定義沿著X方向和Y方向的距離、以及變化量，或定義不考慮X方向和Y方向的總距離、以及對應該總距離的變化量；以及另一種方法是定義關于坐標的變化量。
此外，可替換地，通過采用任意計算公式和庫而獲得的變化信息可對應于下述項目而具有不同的值其變化值被考慮的目標對象111的種類(單元名稱、單元的最終級的晶體管可導性、例如時鐘專用單元的單元的使用領域、單元邏輯屬性、布線線路、電容、電阻等)；在與其變化值被考慮的目標對象 111分開來設置的范圍內的單元和布線線路的粗糙/精細程度；電壓下降量、由串擾引起的延遲變化量、以及當關于其變化值被考慮的目標對象111而執(zhí) 行定時分析時的設置/保持；其變化值被考慮的目標對象111存在于發(fā)送端上、定時路徑內的接收端上、以及時鐘數(shù)據(jù)中的何處；以及驗證角(comer)(溫度、過程、電壓、Vth)。
圖9至圖11是說明變化值定義庫的說明圖。當關注如圖11中所示的區(qū) 域焊盤外圍區(qū)域時，假設當區(qū)域焊盤的位置坐標被定義為(5, 5)時，用于構造第一觸發(fā)器"FF1"的一個晶體管電路、以及用于構成第二觸發(fā)器"FF2" 的另一晶體管電路分別對應于(3， 2)和(7， 7)。并且，如圖10中所示，當設想這樣的LSI，即第二觸發(fā)器"FF2"位于相對于構成第一觸發(fā)器"FF1" 的晶體管電路的后級時，假設系數(shù)分別為1.2和1.3，從而，圖11中描繪了變化值定義庫的一個示例。
如先前描述的，根據(jù)實施方式2，由于采用已在先定義的變化值定義庫，所以，在可縮短處理時間的同時，可計算關于任意區(qū)域焊盤的延遲變化值。
(實施方式3 )
在本發(fā)明的實施方式3中，對通過采用要施加到其延遲變化值一皮考慮的目標對象的延遲變化值104而執(zhí)行定時分析的方法進行描述，并且，當定義任意區(qū)域焊盤為基點時，響應于從基點直至其延遲變化值104被考慮的目標對象的距離，獲得上述延遲變化值104。
圖12是示出基于延遲變化值而執(zhí)行的定時分析方法的流程圖。可通過將定時分析部分添加至圖4中所示的裝置而獲得此設計裝置，并且，所述設計裝置配備有輸入部分101,用于輸入包含任意區(qū)域焊盤和目標對象的安排/ 布線坐標信息100;距離測量部分102,用于測量任意區(qū)域焊盤與目標對象之間的距離；延遲變化值計算部分103，用于計算要施加到目標對象的延遲變化值；以及定時分析部分(未示出)。
如圖12中描繪的，從輸入步驟101起、經(jīng)由用于測量任意焊盤和目標對象之間的距離的距離測量步驟102、直到用于將延遲變化值施加到目標對象的延遲變化值計算部分103而定義的實施方式3的定時分析方法的內容與在實施方式1中說明的定時分析方法的內容相類似。在此實施方式3中，如圖 12中指示的，將在用于將延遲變化值施加到目標對象的延遲變化值計算步驟 103中獲得的延遲變化值104施加到目標對象111、 112、 113、 114、 115、 116、 117和118,其中將所迷目標對象lll、 112、 113、 114、 115、 116、 117和118 的變化值視為系數(shù)，以執(zhí)行定時分析(步驟140)。作為選擇，在延遲變化值計算步驟103中獲得的被施加到目標對象的延遲變化值104可響應于"保持"驗證、"設置"驗證、其變化值被考慮的目標對象111、 112、 113、 114、 115、 116、 117和118存在于傳送端的情況、其變化值被考慮的目標對象111至118 存在于接收端的情況、以及驗證角等，而具有不同的值。在定時驗證步驟140 中，下述定時驗證的特征在于根據(jù)執(zhí)行定時驗證的條件，使用在延遲變化值計算步驟103中獲得的被施加到目標對象的延遲變化值104作為系數(shù)。
如先前描述的，根據(jù)實施方式3,可通過采用計算的延遲變化值而執(zhí)行定時分析。
應當理解的是，雖然如圖13中所指示的，上述實施方式已例示了計算延遲變化值的示例，但是，即使在如圖13中所描繪的、采用延遲變化值庫的情況下，也可類似地實現(xiàn)此實施方式3的定時分析方法。在此可選情況下，雖然省略了詳細的說明，但是僅有這樣的不同處理操作，即將從延遲變化值庫120讀取相應的延遲變化值的步驟添加至輸入步驟101,并且，其它處理操作與圖12中所示的流程圖的處理操作相類似。 (實施方式4)
在本發(fā)明的實施方式4中，對如下方法進行描述當定義任意區(qū)域焊盤為基點時，通過采用響應于從基點直至其延遲變化值被考慮的目標對象的距離的、要施加到其延遲變化值被考慮的目標對象的延遲變化值，來計算布線線路的電阻值和電容值。
實施方式4的計算方法的特征在于，布線線路的電阻值和電容值基于要施加到目標對象的延遲變化值104,其中，在實施方式1中已計算出所述延遲變化值104。
圖14是示出基于延遲變化值104而計算布線線路的電阻值和電容值的方法的流程圖。如圖4中所指示的，此設計裝置配備有布線線路電阻/電容計算部分53,同時，布線線路電阻/電容計算部分53基于在延遲變化值計算部分 52中計算的延遲變化值104而計算布線線路的電阻值和電容值。為了通過采用上述設計裝置而計算電阻值和電容值，布線線路電阻/電容值計算方法被提供有輸入步驟101，用于輸入包含任意區(qū)域焊盤和目標對象的安排/布線坐標信息100;距離測量步驟102,用于測量任意區(qū)域焊盤和目標對象之間的距離；延遲變化值計算步驟103,用于計算要施加到目標對象的延遲變化值；以及布線電阻/電容計算步驟150，用于計算布線電阻值和布線電容值。
上述輸入步驟101和用于測量任意區(qū)域焊盤和目標對象之間的距離的距
22離測量步驟102與實施方式1中描述的方法完全相同。接下來，在布線電阻/
電容計算步驟150中，將在用于將延遲變化值104施加到目標對象的延遲變化值計算步驟103中計算的延遲變化值104作為布線電阻/電容值而施加到其變化值被考慮的目標對象111、 112、 113、 114、 115、 116、 117、 118,以便形成布線電阻/電容信息151。
如先前描述的，根據(jù)實施方式4,可通過考慮從區(qū)域焊盤給出的應力而計算布線電阻/電容值。因而，可以更加正確的方式執(zhí)行延遲計算和定時計算。
應當理解的是，雖然如圖15中所指示的，上述實施方式已示例出計算延遲變化值的這樣的示例，但是即使在如圖14中所描繪的采用延遲變化值庫的情況下，也可類似地實現(xiàn)此實施方式4的定時分析方法。在此可選的情況下，雖然省略了詳細的說明，但是僅有這樣的不同處理操作，即將從延遲變化值庫120讀取相應的延遲變化值的步驟添加至輸入步驟101,并且，其它處理操作與圖14中所示的流程圖的處理操作相類似。 (實施方式5 )
在本發(fā)明的實施方式5中，對這樣的方法進行描述當定義任意區(qū)域焊盤為基點時，通過采用響應于從基點直至其延遲變化值被考慮的目標對象的距離的、要施加到其延遲變化值被考慮的目標對象的延遲變化值，而執(zhí)行延遲計算。
實施方式5的延遲計算方法的特征在于，基于已在實施方式1中計算出的、要施加到其延遲變化值被考慮的目標對象的延遲變化值104，來執(zhí)行延遲計算。
圖16是示出基于延遲變化值104的延遲計算方法的流程圖。如圖4中所指示的，此設計裝置配備有布線線路電阻/電容計算部分53,同時，布線線路電阻/電容計算部分53基于在延遲變化值計算部分52中計算的延遲變化值 104而計算布線線路的電阻值和電容值，此設計裝置還配備有延遲值計算部分54。如圖4中所指示的，為了通過采用上述設計裝置而執(zhí)行延遲計算，延遲計算方法被提供有輸入步驟101,用于輸入包含任意區(qū)域焊盤和目標對象的安排/布線坐標信息100;距離測量步驟102，用于測量任意區(qū)域焊盤和目標對象之間的距離；延遲變化值計算步驟103,用于計算要施加到目標對象的延遲變化值；延遲計算步驟160;以及布線電阻/電容計算步驟162。
上述輸入步驟101和測量任意區(qū)域焊盤和目標對象之間的距離的距離測量步驟102與實施方式1中描述的方法完全相同。接下來，基于包含任意區(qū) 域焊盤和目標對象的安排/布線坐標信息100而執(zhí)行布線電阻/電容計算步驟 162，以便獲得布線線路電阻/電容信息163。通過采用布線線路電阻/電容信息163和延遲變化值104而執(zhí)行延遲計算步驟160，以便產(chǎn)生延遲計算結果 161。
在延遲計算步驟160.中，在延遲計算期間使用延遲變化值104作為系數(shù)，以便執(zhí)行延遲計算。
如先前描述的，根據(jù)實施方式5,可通過考慮從區(qū)域焊盤給出的應力而執(zhí)行延遲計算，因而，這可避免由應力引起的LSI的錯誤的操作。
應當理解的是，雖然如圖17中所指示的，上述實施方式已示例出了計算延遲變化值的這樣的示例，但是即使在如圖17中所描繪的、采用延遲變化值庫的這樣的情況下，也可類似地實現(xiàn)此實施方式5的延遲計算方法。在此可選的情況下，雖然省略了詳細的說明，但是僅有這樣的不同處理操作，即將從延遲變化值庫120讀取相應的延遲變化值的步驟添加至輸入步驟101，并且，其它處理操作與圖16中所示的流程圖的處理才乘作相類似。 (實施方式6)
在本發(fā)明的實施方式6中，對下述方法進行描述即，為了計算延遲變化值，當定義任意區(qū)域焊盤為基點時，由于基于對象的狀況或其延遲變化值被考慮的目標對象與基點的距離，來計算施加到其延遲變化值被考慮的目標對象的延遲變化值，所以，先前已按照每個單元形成庫或計算公式。于是，通過采用針對每個單元而定義的庫或計算公式，來計算上述延遲變化值。
實施方式6的上述計算方法的特征如下即，除了如上述實施方式l中已描述的、響應于其延遲變化值被考慮的目標對象的上述距離而計算要施加到其延遲變化值被考慮的目標對象的延遲變化值的這樣的計算之外，延遲變化值104響應于位于任意區(qū)域焊盤位置110的區(qū)域焊盤的狀況而變化。
假設在此實施方式6中獲得的延遲變化值104也可在上述實施方式3、 4 和5的方法中使用。
任意區(qū)域焊盤的狀況暗示下列狀況也就是說，任意區(qū)域焊盤也可獲得延遲變化值104,其響應于如下條目而彼此不同區(qū)域焊盤的連接線路是否存在；在已連接了區(qū)域焊盤的情況下連接的布線線^"的種類(電源用途的布線線路、連接I/O元件的布線線路等)；在從任意區(qū)域焊盤位置110起的預定范圍(單獨定義的范圍)內存在的單元的種類；單元的總數(shù)；單元的安排位置；布線線路的種類(時鐘、數(shù)據(jù)、頻率、電源)；布線線路的總數(shù)；布線線路的寬度；單元的密度；以及布線線路的密度的條件。
如先前描述的，根據(jù)本實施方式6，可關于每個單元而計算延遲變化值，以便以更高的精度執(zhí)行延遲計算。 (實施方式7)
在本發(fā)明的實施方式7中，對庫中采用的數(shù)據(jù)庫進行描述，已在所述庫中存儲了任意區(qū)域焊盤的安排信息、或布線線路信息；或者，上述安排信息和布線線路信息兩者；或者，實施方式2的信息或實施方式6的信息中的任一個。
換句話說，如圖18中所示的，實施方式7的特征在于，采用延遲變化值計算用途數(shù)據(jù)庫171作為庫，其中，除了如在實施方式2中先前所iJL明的、包含任意區(qū)域焊盤和目標對象的安排/布線坐標信息100之外，還向所述延遲變化值計算用途數(shù)據(jù)庫171提供延遲變化值計算基礎信息170。
在此情況下，延遲變化值計算用途數(shù)據(jù)庫171對應于這樣的數(shù)據(jù)庫，其中已存儲了包含任意區(qū)域焊盤和目標對象的安排/布線坐標信息100、以及延遲變化值計算基礎信息170。當提及上述數(shù)據(jù)庫171時，在延遲變化值計算步驟103中利用延遲變化值計算用途數(shù)據(jù)庫171,以便將延遲變化值施加到上述實施方式l、 3、 4和5中的目標對象。
如先前描述的，才艮據(jù)實施方式7，基于目標對象的安排/布線坐標信息以及每個單元的延遲變化值計算信息，可計算施加到上述單元的延遲變化值，以便以更高的精度執(zhí)行延遲計算。
隨后，基于在上述方法中獲得的分析結果，可響應于延遲變化值而設計上述半導體集成電路的布局。
例如，在已獲得具有大的延遲值的分析結果這樣的區(qū)域中，為了減小由應力引起的延遲，執(zhí)行下述設計方法即，使得區(qū)域焊盤下的預選區(qū)域布線線路的寬度較寬；增加通路的尺寸；并且增加通路的總數(shù)，以便減小延遲值。
同樣，除了此方法，作為選擇，采用這樣的方法是可能的由于改變了區(qū)域焊盤區(qū)域下的預選區(qū)域的布局設計，可減小由應力引起的不利影響。
在下述實施方式中，對減小區(qū)域焊盤區(qū)域下的預選區(qū)域中的應力的不利影響的方法進行描述。(實施方式8)
在本發(fā)明的實施方式8中，對這樣的方法進行描述關于位于區(qū)域焊盤區(qū)域下的預選區(qū)域中的多個通^",基于先前確定的"&計規(guī)則而增加和/或減少這些通路的總數(shù)，以便避免由于由應力引起的不利影響而損壞通路。
此實施方式8的方法的特征在于，才艮據(jù)上述實施方式1,通過考慮由區(qū) 域焊盤引起的應力的不利影響而執(zhí)行定時分析，并且隨后，通過考慮此分析結果而緩和應力的不利影響。
圖19是指示根據(jù)實施方式8的、設計半導體器件的方法的示例的流程圖。
現(xiàn)在將描述圖19中指示的處理才乘作的流程如下
首先，當在布線操作之后輸入布局數(shù)據(jù)2001時，在區(qū)域焊盤區(qū)域下的通路檢測步驟2002中，從輸入的布局數(shù)據(jù)2001檢測在區(qū)域焊盤區(qū)域下的預選區(qū)域內存在的通路。當采用先前確定的設計規(guī)則2003作為確定關于區(qū)域焊盤區(qū)域下的預選區(qū)域的所需通路數(shù)的判斷根據(jù)時，在通路數(shù)增加/減少步驟2004 中，以可滿足上述設計規(guī)則2003的這樣的方式，增加和/或減少在區(qū)域焊盤區(qū)域下的通路檢測步驟2002中檢測的通路總數(shù)，以便產(chǎn)生應用了解決方案的布局數(shù)據(jù)2005。
圖20示出了在執(zhí)行圖19中指示的設計方法之前的布局數(shù)據(jù)的布線線路結構示例，即，圖20描繪了位于區(qū)域焊盤2101下的布線線路2102、另一布線線路2103、以及通^各2104。通路2104將布線線路2102連4妄至布線線^各 2103。由于如圖21中描繪的，根據(jù)圖19中所示的流程圖中定義的處理操作而處理上述布線線路結構，因此可將通路2104增加至多個通3各2105，其中所述通路2104將布線線路2102連接至存在于區(qū)域焊盤區(qū)域下的布線線路 2103。
如先前描述的，根據(jù)本實施方式8，由于可增加存在于區(qū)域焊盤區(qū)域下的通路數(shù)，所以，避免由應力引起的、損壞位于區(qū)域焊盤下的通路(即，損壞電連接)是可能的。
可通過將組成布線線路層的導電膜填充至已在層間絕緣膜中形成的通孔中而形成通路。當比較存在通路的區(qū)域與不存在通路的區(qū)域時，存在通路的區(qū)域是導電膜，而不存在通路的區(qū)域是由層間絕緣膜構成的。一般而言，由于導電膜是由比層間絕緣膜更緊密的(closer)膜構成的，所以導電膜具有更高的機械強度。從而，增加通路總數(shù)以增加機械強度，以便可減小應力的不利影響。同樣，在將相同的層互相連接的這樣的通路的情況下，由于增加這些通路的總數(shù)，所以增加了電流路徑，以便可減小布線電阻值。 (實施方式9)
在本發(fā)明的實施方式9中，對如下方法進行描述使得通路不位于區(qū)域焊盤下的預選區(qū)域中，以便不對通路引起區(qū)域焊盤區(qū)域下的應力的不利影響。
實施方式9的特征在于，通過考慮根據(jù)上述實施方式1等的、由區(qū)域焊盤引起的應力的不利影響而執(zhí)行定時分析，并且隨后，通過考慮此定時分析的結果而緩和應力的不利影響。
圖22是描述根據(jù)實施方式9的、設計半導體器件的方法的流程圖。
隨后，對圖22中指示的處理操:作的流程進行描述。
首先，在輸入布線操作之后的布局數(shù)據(jù)2001時，在區(qū)域焊盤區(qū)域下的通路檢測步驟2201中，從輸入的布局數(shù)據(jù)2001檢測存在于區(qū)域焊盤區(qū)域下的預選區(qū)域內的通路。接下來，關于在區(qū)域焊盤區(qū)域下的通路^r測步驟2201中檢測的通路，在通路修正步驟2202中，以任何通路不存在于區(qū)域焊盤區(qū)域下的預選區(qū)域中的方式執(zhí)行布線線路修正，以便產(chǎn)生應用了解決方案的布局數(shù) 據(jù)2203。
圖23示出了在執(zhí)行圖22中指示的設計方法之前的布局數(shù)據(jù)的布線線路結構示例，即，圖23描繪了位于區(qū)域焊盤2101下的布線線路2102、另一布線線路2103以及通路2301。由于如圖23中描繪的，根據(jù)圖22中所示的流程圖中定義的處理操作而處理上述布線線路結構，因此可產(chǎn)生這樣的情形通路2301不存在于區(qū)域焊盤區(qū)域下的預選區(qū)域中，其中所述通路2301將布線線路2102連接至存在于區(qū)域焊盤區(qū)域下的布線線路2103。確定形成通路 2301的位置，作為檢測由區(qū)域焊盤區(qū)域下的應力引起的不利影響的區(qū)域，并且隨后，由應力引起的不利影響變得小于、或等于預定值。
如先前描述的，才艮據(jù)實施方式9，可形成布局作為數(shù)據(jù)，在所述布局中，通路存在于區(qū)域焊盤區(qū)域下的預選區(qū)域中。結果，避免通過受到區(qū)域焊盤的應力而損壞通路是可能的。 (實施方式10)
在本發(fā)明的實施方式10中，對這樣的方法進行描述改變連接至存在于區(qū)域焊盤區(qū)域下的預選區(qū)域中的通路的布線線路的形狀，以便防止由應力的不利影響引起的通路的破壞。實施方式10的特征在于，通過考慮根據(jù)上述實施方式1等的、由區(qū)域焊盤引起的應力的不利影響而執(zhí)行定時分析，并且隨后，通過考慮此定時分析的結果而緩和應力的不利影響。
圖24是才艮據(jù)實施方式10的、描述設計半導體器件的方法的流程圖。
隨后，對圖24中所指示的處理操作的流程進行描述。
首先，當l俞入布線過程之后的布局數(shù)據(jù)2001時，在區(qū)域焊盤區(qū)域下的通路檢測步驟2201中，從輸入的布局數(shù)據(jù)2001檢測存在于區(qū)域焊盤區(qū)域下的預選區(qū)域內的通路。接下來，關于在區(qū)域焊盤區(qū)域中檢測的通路，在通路形狀改變步驟2402中，基于先前確定的形狀設計規(guī)則2401而改變位于通路之上/下的布線線路的形狀。結果，產(chǎn)生在已改變通路形狀之后的應用了解決方案的布局數(shù)據(jù)2403。
使得圖20中所示的布局數(shù)據(jù)作為在執(zhí)行圖24中所示的設計方法之前的布局數(shù)據(jù)的布線線路結構示例。根據(jù)此布局數(shù)據(jù)，描繪了通路2104,其將上級布線層2102連接至位于區(qū)域焊盤2101下的下級布線層2103。由于如圖25 中指示的，通過圖24中描繪的流程圖的處理操作而處理此布線線路結構，所以，以布線層的寬度在通孔的外圍部分變寬的方式，使得要連接至位于區(qū)域焊盤區(qū)域下的通路2503的布線層為焊盤形狀，以便改變布線層的形狀以成為布線線路2501和另一布線線;洛2502。
如先前描述的，根據(jù)實施方式IO,將存在于區(qū)域焊盤區(qū)域下的通路的上面的和下面的布線線路的形狀變?yōu)槟軌蚰褪軕Φ倪@樣的形狀。因此，防止通路破壞是可能的。 (實施方式ll)
在本發(fā)明的實施方式11中，對這樣的方法進行描述關于連接至特定布線層的、且位于區(qū)域焊盤區(qū)域下的預選區(qū)域中的多個通路，基于先前確定的規(guī)則而增加和/或減少這些通路的總數(shù)，以便避免由于由應力引起的不利影響而損壞通3各。
此實施方式11的方法的特4正在于，通過考慮才艮據(jù)上述實施方式1的、由區(qū)域焊盤引起的應力的不利影響而執(zhí)行定時分析，并且隨后，通過考慮此定時分析的結果而緩和應力的不利影響。
一般而言，當多層布線方法已在當前的LSI設計中普及時，存在采用6 層或更多層的布線層的一些情況。在這樣的LSI設計中采用區(qū)域焊盤的情況下，多層的布線線路存在于區(qū)域焊盤的區(qū)域下，而且，多個通路位于此區(qū)域下。實施方式8已描述了改變存在于區(qū)域焊盤區(qū)域下所有通路的總數(shù)的方法。然而，在多布線層的情況下，存在通過僅僅改變僅在位于多布線層中的上面的布線層中存在的通路的總數(shù)而避免由應力的不利影響引起的通路的損壞的一些可能性。因此，在本實施方式ll中，對改變已經(jīng)連接至特定布線層的通路的總量的方法進行描述。
圖26是指示根據(jù)實施方式11的、設計半導體器件的方法的示例的流程圖。
現(xiàn)在將描述圖26中指示的處理操:作的流程如下
首先，當輸入布線過程之后的布局數(shù)據(jù)2001時，在區(qū)域焊盤區(qū)域下的通路檢測步驟2602中，對在先前確定的層設計規(guī)則2601中確定的特定通路層是否存在于區(qū)域焊盤區(qū)域下的預選區(qū)域內進行檢測。接下來，當采用設計規(guī) 則2603作為已在先確定了區(qū)域焊盤區(qū)域下的預選區(qū)域所需的通路總數(shù)的判斷根據(jù)時，在通路數(shù)量增加/減少步驟2604中，增加和/或減少在區(qū)域焊盤區(qū) 域下的特定層通路檢測步驟2602中檢測的通路數(shù)，以便產(chǎn)生應用了解決方案的布局數(shù)據(jù)2605。產(chǎn)生在圖26中所示的、根據(jù)實施方式11的流程圖中產(chǎn)生的布線結構示例如下即，使得在上述實施方式8中說明的、圖21中所示的布線結構與區(qū)域焊盤下的最高層相類似，并且使得此布線結構示例的較低層作為常^見結構。
如先前描述的，根據(jù)本實施方式ll,由于改變連^t妄在區(qū)域焊盤區(qū)域下存在的特定布線層的通路數(shù)，避免損壞位于區(qū)域焊盤下的通路是可能的。
在上述實施方式11中，僅僅處理了連接最高層的兩層的通路。作為選擇，基于布局的限制，可處理用于連接除了最高層之外的層的通路。結果，可改善區(qū)域焊盤下的區(qū)域的強度，以便可避免區(qū)域焊盤區(qū)域下的形狀的改變。
同樣，此可選方法不僅可應用于形狀改變，還可應用于僅對如實施方式 8中增加通路總數(shù)的示例中說明的部分層執(zhí)行處理操作的另一方法。結果，可改善區(qū)域焊盤區(qū)域下的區(qū)域的強度。顯然，此可選方法還可應用于具有多層布線結構的半導體集成電路器件。
同樣，如實施方式9中描述的，關于避免通路形成的結構，不是在區(qū)域焊盤區(qū)域下的所有區(qū)域中都形成通路。然而，由于通過考慮應力而執(zhí)行上述通路。
(實施方式12)
在本發(fā)明的實施方式12中，對這樣的方法進行描述由于在區(qū)域焊盤區(qū) 域下的預選區(qū)域內的先前指定的層中沒有通路，所以可防止由應力引起的通路的破壞。例如，當信號線路層對應于由于延遲而對LSI的操作很大程度地施加不利影響的層時，指定組成信號線路的層。
此實施方式12的方法的特征在于，通過考慮#>據(jù)上述實施方式1的、由區(qū)域焊盤引起的應力的不利影響而執(zhí)行定時分析，并且隨后，通過考慮此分析結果而緩和應力的不利影響。
圖27是指示根據(jù)實施方式12的、設計半導體器件的方法的示例的流程圖。
現(xiàn)在將描述圖27中指示的處理操:作的流程如下
首先，當輸入布線過程之后的布局數(shù)據(jù)2001時，在特定層通路檢測步驟 2702中，在基于先前確定的層設計身見則2701而確定的特定通路層位于區(qū)域焊盤區(qū)域下的預選區(qū)域內的這樣的情況下，檢測此特定通路層。接下來，在特定層通路修正步驟2703中，關于在特定層通路檢測步驟2702中檢測的通路，以特定層的通路不存在于區(qū)域焊盤區(qū)域下的預選區(qū)域中的這樣的方式，執(zhí)行布線線路修正，以便產(chǎn)生應用了解決方案的布局^據(jù)2704。圖27的上述流程圖中提供的布線線路結構示例與圖23中所示的上述實施方式9中說明的布線線路結構示例相類似。
如先前描述的，根據(jù)實施方式12，不存在位于區(qū)域焊盤區(qū)域下的特定層的通路，防止通路損壞是可能的。雖然不發(fā)生通路的損壞，但是在形成信號線路的這樣的情況下，避免增加延遲是可能的。此外，不僅通過避免在區(qū)域焊盤區(qū)域下的預選區(qū)域中而形成通路，而且通過避免在區(qū)域焊盤區(qū)域下的預選區(qū)域中而形成信號線路。因此，防止延遲是可能的。 (實施方式13)
在本發(fā)明的實施方式13中，對這樣的方法進行描述改變關于連接存在于區(qū)域焊盤區(qū)域下的預選區(qū)域內的特定層的通路的布線線路的形狀，以便避免由于由應力引起的不利影響而損壞通路。
此實施方式13的方法的特征在于，通過考慮根據(jù)上述實施方式1的、由區(qū)域焊盤引起的應力的不利影響而執(zhí)行定時分析，并且隨后，通過考慮此分
30析結果而緩和應力的不利影響。
圖28是指示根據(jù)實施方式.13的、設計半導體集成器件的方法的示例的流程圖。
現(xiàn)在將描述圖29中指示的處理揭:作的流程如下
首先，當輸入布線過程之后的布局數(shù)據(jù)2001時，在特定層通路檢測步驟 2802中，在先前確定的層設計規(guī)則2801中確定的特定通路層位于區(qū)域焊盤區(qū)域下的預選區(qū)域內的這樣的情況下，才全測此特定通if各層。在通^"形狀改變步驟2804中，關于檢測的通路，基于先前確定的形狀設計規(guī)則2803而改變位于通路之上和之下的布線層的形狀。結果，產(chǎn)生改變通路的形狀之后的應用了解決方案的布局數(shù)據(jù)2805。
根據(jù)實施方式13中的圖28的流程圖而形成的布線線路結構示例與上述實施方式10中說明的圖25的布線線路結構相類似，即，使得位于通路之上和之下的布線層的寬度在通路周圍較寬，并且從而構成焊盤形狀。
如先前描述的，根據(jù)本實施方式13,改變位于存在于區(qū)域焊盤區(qū)域下的特定層的通路之上和之下的布線線路的形狀為能夠耐受應力的形狀。結果，防止通路損壞是可能的(實施方式14) ,
在本發(fā)明的實施方式14中，對這樣的方法進行描述在出現(xiàn)虛設的區(qū)域焊盤(即，未通過重新布線線路連接至I/O單元的焊盤)的情況下，重新布線線路與虛設焊盤合并，以便被連接，以便可解決重新布線線路的擁塞度。
此實施方式14的方法的特征在于，通過考慮根據(jù)上述實施方式1的、由區(qū)域焊盤引起的應力的不利影響而執(zhí)行定時分析，并且隨后，通過考慮此分析結果而緩和應力的不利影響。
作為能夠減小從區(qū)域焊盤施加的應力的方法之一，下述方法是可想到的也就是說，增加布置在LSI上的區(qū)域焊盤的總數(shù)，以便關于單個區(qū)域焊盤減小應力。然而，如果采用此應力減小方法，那么，區(qū)域焊盤間的間隔(interval) 變短。結果，減小了用于重新布線線路的區(qū)域。另一方面，如果增加區(qū)域焊盤的總數(shù)，那么存在出現(xiàn)不需要連接至I/O單元的區(qū)域焊盤(即，出現(xiàn)虛設區(qū)域焊盤)的一些可能性。在本實施方式14中，對能夠通過使用虛設區(qū)域焊盤而解決重新布線線路的擁塞度的方法進行描述。
圖29是說明本實施方式14的說明圖。圖29(a)說明了這樣的結構已提取(extract)通過采用倒裝芯片系統(tǒng)而形成的LSI的一部分;已將I/O單元 2901布置在LSI的外圍部分，并且，焊盤2902至2917已存在于LSI上。此時，例如，假設上述焊盤2912和2917對應于虛設區(qū)域焊盤。虛設區(qū)域焊盤意味著這樣的焊盤，即雖然將虛設區(qū)域焊盤連接至封裝板，但是此虛設-區(qū) 域焊盤未連接至LSI內的元件區(qū)域。換句話說，此虛設區(qū)域焊盤是在電子方面而不具意義的焊盤。在存在這樣的虛設焊盤的這樣的情況下，如圖29(b) 的布線線路2918中所示的，即使當布線線路具有與焊盤合并的形狀時，也沒有問題。
如先前描述的，根據(jù)實施方式14,重新布線線^^的布線長度可減小到最小，并且此外,可政善布線線路的擁塞度。 (實施方式15)
在本發(fā)明的實施方式15中，對為了緩和由區(qū)域焊盤引起的應力的不利影響而產(chǎn)生虛設布線線路的方法進行描述。
實施方式15的特征在于，通過考慮根據(jù)上述實施方式1等的、由區(qū)域焊盤引起的應力的不利影響而執(zhí)行定時分析，并且隨后，通過考慮此定時分析的結果而緩和應力的不利影響。
在執(zhí)行本發(fā)明的發(fā)明思想的情況下，對于通用布局設計，以相似的方式產(chǎn)生各種布線線^各。
在此情況下，為了緩和由區(qū)域焊盤引起的應力的不利影響，產(chǎn)生如圖30 中所示的虛設布線線路。圖30指示了本發(fā)明中通過緩和由區(qū)域焊盤引起的應力的不利影響而獲得的結果。圖30中附圖標號3001表示區(qū)域焊盤，以及標號3002表示虛設布線線路。
與通用布局設計相類似，剛好在區(qū)域焊盤3001之下、或在被區(qū)域焊盤 3001的應力不利地影響的區(qū)域中，通過采用在過程中確定的設計規(guī)則，以例如網(wǎng)格形狀的形狀產(chǎn)生虛設布線線路3002。由于產(chǎn)生了虛設布線線路3002，可通過虛設布線線路3002而分散從區(qū)域焊盤3001受到的應力的不利影響，以便可以緩和應力的不利影響。
應當注意，雖然在此實施方式15中已采用虛設布線線路，但可替換地，可通過采用如圖31中所示的總線布線線路而緩和區(qū)域焊盤的應力的影響。圖 31描繪了通過由總線布線線路緩和由區(qū)域焊盤引起的應力的不利影響而獲得的結果。在此圖中，附圖標號3001表示區(qū)域焊盤，以及附圖標號3003指示總線布線線路。由于在受到從區(qū)域焊盤3001引起的應力的不利影響的這樣的區(qū)域中產(chǎn)生總線布線線路3003，所以，可理解可緩和由區(qū)域焊盤3001引起的應力的不利影響。
還應理解的是，代替虛設布線線路和總線布線線路，可作為選擇地采用電源布線線路。
如先前描述的，根據(jù)實施方式15,緩和剛好在區(qū)域焊盤之下、或在受到由該區(qū)域焊盤引起的應力的不利影響的區(qū)域中由該區(qū)域焊盤引起的應力的不利影響是可能的。結果，抑制位于區(qū)域焊盤下的單元與存在于除了區(qū)域焊盤之外的任何區(qū)域中的單元之間的延遲變化的差異是可能的。 (實施方式16)
在本發(fā)明的實施方式16中，對這樣的方法進行描述產(chǎn)生寬度比區(qū)域焊盤的寬度更寬的虛設布線線路，以便緩和區(qū)域焊盤的應力。
實施方式16的特征在于，通過考慮根據(jù)上述實施方式1等的、由區(qū)域焊盤引起的應力的不利影響而執(zhí)行定時分析，并且隨后，通過考慮此定時分析的結果而緩和應力的不利影響。
在上述實施方式15中說明的方法的情況下，依賴于虛設布線線路的間隔和寬度，存在不能緩和由區(qū)域焊盤引起的應力的不利影響的一些可能性。在此實施方式16中，對產(chǎn)生具有比區(qū)域焊盤的寬度更寬的寬度的虛設布線線路、以便緩和由區(qū)域焊盤引起的應力的方法進行描述。
圖32指示了本發(fā)明的實施方式16中通過采用使其寬度比區(qū)域焊盤的寬度更寬的虛設布線線路而獲得的結果。在圖32中，附圖標號3001表示區(qū)域焊盤，以及附圖標號3002指示虛設布線線路。從圖32可見這樣的事實，即已經(jīng)形成了具有比區(qū)域焊盤3001的寬度更寬的寬度的虛設布線線路3002。應當注意，雖然在此實施方式16中已經(jīng)采用虛設布線線路，但是如圖33中所示的，也可作為選擇地采用這樣的電源布線線路。圖33描繪了通過由電源布線線路緩和由區(qū)域焊盤引起的應力的不利影響而獲得的這樣的結果。在此圖中，附圖標號3001表示區(qū)域焊盤，以及附圖標號3000指示電源布線線路。產(chǎn)生具有比區(qū)域焊盤3001的寬度更寬的寬度的電源布線線路3000L，以便緩和由區(qū)域焊盤3001引起的應力的不利影響。
如先前描述的，根據(jù)本實施方式16，在受到由區(qū)域焊盤引起的不利影響的這樣的范圍內，提供具有比區(qū)域焊盤的寬度更寬的寬度的虛設布線線路，
33以^便可以緩和應力的不利影響。
(實施方式17)
在本發(fā)明的實施方式17中，對這樣的方法進行描述當已經(jīng)改變虛設布線線路的構造密度時，通過采用在受到從區(qū)域焊盤引起的應力的不利影響的區(qū)域中產(chǎn)生的虛設布線線路而緩和應力。
實施方式17的特征在于，通過考慮根據(jù)上述實施方式1等的、由區(qū)域焊盤引起的應力的不利影響而執(zhí)行定時分析，并且隨后，通過考慮此定時分析的結果而緩和應力的不利影響。
圖34描繪了本發(fā)明的實施方式17中通過已經(jīng)改變區(qū)域焊盤的虛設布線線路的構造密度而獲得的結果。在圖34中，附圖標號3001表示區(qū)域焊盤，以及附圖標號3002指示虛設布線線路。在區(qū)域焊盤3001下形成的虛設布線線路3002之中，已經(jīng)改變并提供剛好位于區(qū)域焊盤3001之下的這樣的虛設布線線路3002的構造密度。
在上述實施方式15中描述的方法中，由于已經(jīng)采用了具有比區(qū)域焊盤的寬度更窄的寬度的虛設布線線路，存在不能緩和由區(qū)域焊盤引起的應力的不利影響的一些可能性。在本發(fā)明的實施方式17中，在^f皮區(qū)域焊盤不利地影響的區(qū)域內形成的虛設布線線路3002之中，已經(jīng)改變并隨后提供了剛好位于區(qū) 域焊盤3001之下的這樣的虛設布線線路3002的構造密度。例如，增加區(qū)域焊盤3001下的這樣的區(qū)域的相鄰的構造密度，以^便布置大量的虛設布線線^各 3002,以及相反地，減小受到較小的應力的不利影響的這樣的區(qū)域中的構造密度，以便產(chǎn)生少量的虛設布線線路3002。
如先前描述的，根據(jù)本實施方式17,由于產(chǎn)生已改變其構造密度的虛i殳布線線路，所以，當可由虛設布線線路穩(wěn)固地緩和由區(qū)域焊盤引起的應力的不利影響時，可保護布線區(qū)域。
還應當注意，雖然在本實施方式17中已經(jīng)采用了虛設布線線路，但是可作為選擇地采用電源布線線路而代替這些虛設布線線路。 (實施方式18)
在本發(fā)明的實施方式18中，對這樣的方法進行描述為了緩和從區(qū)域焊盤引起的應力，將連接通路到通路的布線線路的伸出部分從最低層直至最高層互相縱向堆疊。
實施方式18的特征在于，通過考慮才艮據(jù)上述實施方式1等的、由區(qū)域焊盤引起的應力的不利影響而執(zhí)行定時分析，并且隨后，通過考慮此定時分析的結果而緩和應力的不利影響。
圖35 (a)指示了連接通路到通路的布線線路的伸出部分。在圖35 (a) 中，附圖標號3004指示通孔，附圖標號3005表示沿著縱向方向的布線線路的伸出部分，以及附圖標號3006表示沿著橫向方向的布線線路的伸出部分。
圖35 (b)是示出通過已經(jīng)將由通路組成的加強部分和圖35 (a)中描繪的布線層從最高層直至最低層互相縱向堆疊而獲得的結果的截面圖。圖35( c) 是說明包含加強部分及其外圍電路的安排的說明圖。在圖35(b)和圖35(c) 中，附圖標號3001表示區(qū)域焊盤；附圖標號3007指示保護膜；附圖標號3008 代表第一布線層；附圖標號3009表示將第一布線層3007連接至第二布線層 3010的通路；附圖標號3010指示第二布線層；附圖標號3011代表將第二布線層3010連接至第三布線層3012的通路；附圖標號3012表示第三布線層；附圖標號3013代表標準單元；附圖標號3014指示襯底；以及附圖標號3015 指示外圍布線線路。剛好在區(qū)域焊盤3001下、或在受到由區(qū)域焊盤3001引起的應力的不利影響的區(qū)域中，將連接通路3009與通路3011的布線線路的伸出部分從最高層到最低層互相縱向堆疊。結果，可以緩和從區(qū)域焊盤3001 受到的應力的不利影響。
還應當注意，當既沒有電氣問題又沒有電路問題時，可作為選擇地將連接縱向堆疊的通路3009與3011的布線線路的一個伸出部分連接至區(qū)域焊盤 3謝。
應當理解，在此實施方式18中，已經(jīng)將標準單元3013布置在布線線路的縱向堆疊的伸出部分下，用于將通路3011連4妄至通路3009。作為選擇，如圖36 (a)中所示，可作為選擇地形成剛好位于用于連接通路3011至通路 3009的布線線路的縱向堆疊的伸出部分之下或周圍的區(qū)域，作為禁止安排標準單元3013的區(qū)域。圖36(a)是示出通過禁止布置標準單元3013而獲得的結果的截面圖。在圖36(a)中，附圖標號3001表示區(qū)域焊盤；附圖標號3007 指示保護膜；附圖標號3008代表第一布線層；附圖標號3009表示將第一布線層3007連接至第二布線層3010的通路；附圖標號3010指示第二布線層；附圖標號3011代表將第二布線層3010連接至第三布線層3012的通路；附圖標號3012表示第三布線層;附圖標號3013代表標準單元；以及附圖標號3014 指示襯底。
35還應當注意，當既沒有電氣問題又沒有電路問題時，如圖36(b)中描繪的，可作為選擇地將連接縱向堆疊的通路3009與3011的布線線路的一個伸出部分連接至襯底3014。
圖36 (b)是指示已經(jīng)將襯底連接至將通路彼此連接的布線線路的縱向堆疊的伸出部分的結果的截面圖。在圖36(b)中，附圖標號3001表示區(qū)域焊盤；附圖標號3007指示保護膜；附圖標號3008代表第一布線層；附圖標號3009表示將第一布線層3007連接至第二布線層3010的通路；附圖標號 3010指示第二布線層；附圖標號3011代表將第二布線層3010連接至第三布線層3012的通路；附圖標號3012表示第三布線層；附圖標號3013代表標準單元；附圖標號3014指示襯底；附圖標號3015表示將第一布線層3008連接至襯底通路3016的通路；以及附圖標號3016指示襯底通路。
此外，雖然在此實施方式18中已經(jīng)將連接通路至通路的布線線路的伸出部分互相縱向堆疊，但是可作為選擇地采用另一安排。也就是說，如圖37中描繪的，當先前準備了標準單元時，可布置上述標準單元在必要的位置，其中，在所述標準單元中已經(jīng)嵌入了用于互相連接縱向堆疊的通路的布線線路的伸出部分。圖37是示出通過已經(jīng)布置了其中已經(jīng)嵌入了由縱向堆疊的通路和布線層構成的加強部分的標準單元而獲得的結果的截面圖。在圖37中，附圖標號3001表示區(qū)域焊盤；附圖標號3007指示保護膜；附圖標號3013代表標準單元；附圖標號3014表示襯底；以及附圖標號3017指示標準單元，其中已經(jīng)嵌入了用于將通路連接至通路的布線線路的已經(jīng)縱向堆疊的伸出部分。
此外，如圖38 (a)中所示的，可作為選擇地使得將通路連接至通路的布線線路的已經(jīng)縱向堆疊的伸出部分中的一部分較小。圖38(a)是指示通過已經(jīng)使得由已經(jīng)縱向堆疊的通路和布線線路構成的加強部分的一部分較小而獲得的這樣的結果的截面圖。在圖38(a)中，附圖標號3001表示區(qū)域焊盤；附圖標號3007指示保護膜；附圖標號3008代表第一布線層；附圖標號3009 表示將第一布線層3007連接至第二布線層3010的通路；附圖標號3010指示第二布線層；附圖標號3011代表將第二布線層3010連接至第三布線層3012 的通路；附圖標號3012表示第三布線層；附圖標號3013代表標準單元；標號3014指示襯底；附圖標號3015表示將第一布線層3008連接至S于底通路 3016的通路；以及附圖標號3016表示襯底通路。4吏得將第二布線層3010連4妄至第三布線層3012的通路3011以及第三布線層3012兩者4交小，并且由此，
布線線路資源的短缺導致的未連接的線路是可能的。
此外，如圖38 (b)中所示的，可作為選擇地使得將通路連接至通路的布線線路的已經(jīng)縱向堆疊的伸出部分的中間部分較小。圖38(b)是指示通過已經(jīng)使得由已經(jīng)縱向堆疊的通路和布線層構成的加強部分的中間部分較小而獲得的這樣的結果的截面圖。在圖38(b)中，附圖標號3001表示區(qū)域焊盤；附圖標號3007指示保護膜；附圖標號3008代表第一布線層；附圖標號 3009表示將第一布線層3007連接至第二布線層3010的通路；附圖標號3010 指示第二布線層；附圖標號3011代表將第二布線層3010連接至第三布線層 3012的通路；附圖標號3012表示第三布線層；附圖標號3013代表標準單元；附圖標號3014指示襯底；附圖標號3015表示將第一布線層3008連接至村底通路3016的通路；以及附圖標號3016表示襯底通路。使得將布線層3008連接至第二布線層3010的通路3009、此第二布線層3010、以及將第二布線層 3010連接至第三布線層3012的通路3011較小，并且另外，將它們布置在兩端，并且從而，可使用其它布線層的中間區(qū)域作為相同的布線層中的布線區(qū) 域。結果，避免由于布線線路資源的短缺導致的未連接的線路是可能的。
此外，如圖39中描繪的，代替將通路連接至通路的布線線路的已經(jīng)縱向堆疊的伸出部分，可作為選擇地采用具有比通路和布線層的硬度更高的硬度的材料。圖39是示出通過釆用這樣的材料而獲得的結果的截面圖，所述材料的硬度比將通路連接至通路的布線線路的已經(jīng)縱向堆疊的伸出部分的硬度更高。在圖39中，附圖標號3001表示區(qū)域焊盤；附圖標號3007指示保護膜；附圖標號3013代表標準單元；附圖標號3014指示襯底；以及附圖標號3018 表示材料，其硬度比由通路和布線層構成的加強部分的硬度更高。
還應當注意，關于模擬部分和存儲器部分，當受到由區(qū)域焊盤3001引起的應力的不利影響時，可作為選擇地提供將通路連接至通路的布線線路的已經(jīng)縱向堆疊的伸出部分，以便減小從區(qū)域焊盤3001受到的應力的不利影響。
如先前描述的，根據(jù)本實施方式18,在受到由區(qū)域焊盤引起的應力的不利影響的區(qū)域中產(chǎn)生將通路連接至通路的布線線路的縱向堆疊的伸出部分。結果，可緩和應力的不利影響。
同樣，由于減小將通路連接至通路的布線線路的已經(jīng)縱向堆疊的伸出部分，所以可增加其他布線線路的布線資源。因此，避免由于布線資源的短缺導致的未連接的線路是可能的。
(實施方式19)
在本發(fā)明的實施方式19中，對這樣的方法進4亍描述由于在布線線路的擁塞度較低的位置提供將通路連接至其它通路的布線線路的伸出部分，所以，可以防止布線資源的減少，并且此外，可緩和從區(qū)域焊盤引起的應力的不利影響。
實施方式19的特征在于，通過考慮根據(jù)上述實施方式1等的、由區(qū)域焊盤引起的應力的不利影響而執(zhí)行定時分析，并且隨后，通過考慮此定時分析的結果而緩和應力的不利影響。
在剛好區(qū)域焊盤下、或在受到由區(qū)域焊盤引起的應力的不利影響的區(qū)域中從最高層到最低層縱向堆疊將通路連接至通路的布線線路的伸出部分的情況下，存在其它布線線路構成干擾的一些可能性。結果，可能減小了布線區(qū) 域，使得可能由于布線資源的短缺而出現(xiàn)未連接的線路。
因此，在實施方式19中，在布線線路的擁塞度較低的位置提供將通路連接至通路的布線線路的縱向堆疊的伸出部分。圖40是描繪半導體集成電路的左上角的筒化圖。在圖40中，附圖標號3019指示半導體集成電路；附圖標號3020表示I/O單元；附圖標號3021代表角單元；附圖標號3022指示核心區(qū)域；以及附圖標號3023表示塊。例如，布線線路的擁塞度較低的位置對應于半導體集成電路3019的四個角、位于I/O單元3020上的區(qū)域、位于角單元3021上的區(qū)域、中心區(qū)域3022的四個角、塊3023內的四個角、位于交錯的I/O單元上的區(qū)域、位于間隔單元上的區(qū)域等。
根據(jù)本實施方式19，在具有其它布線線路經(jīng)過的小概率的位置提供由通路和布線線路組成的縱向堆疊的加強部分。從而，避免其它布線線路構成干擾的事實是可能的，以便減小布線區(qū)域，并且因此，由于布線資源的短缺而出現(xiàn)未連接的線路。
如先前描述的，在實施方式19中，通過考慮由區(qū)域焊盤引起的應力而執(zhí) 行定時分析；考慮定時分析結果；并且此外，在具有其它布線線路經(jīng)過的小的可能性的位置，縱向堆疊將通路連接至通路的布線線路的伸出部分。作為選擇，如圖41的流程圖中指示的，可實現(xiàn)另一方法也就是說，除了基于應力的定時分析之外，執(zhí)行關于單元的安排變化的驗證；并且隨后，可在當前發(fā)生單元的安排變化的這樣的位置，布置將通路連接至通路的布線線路的縱
向堆疊的伸出部分。圖41是描述這樣的處理操作的流程圖在已經(jīng)執(zhí)行了單元安排變化之后，布置由通路和布線層組成的縱向堆疊的加強部分。
在此流程圖中，附圖標號3024表示布線步驟；附圖標號3025指示變化驗證步驟；附圖標號3026代表插入步驟；以及附圖標號3027指示布線線路修正步驟。類似于通用布局設計方法，在決定了平面布置(floorplan)之后，在布線步驟3024中，在相應的區(qū)塊、相應的標準單元等中執(zhí)行布線過程。接下來，在變化驗證步驟3025中，檢測受到由區(qū)域焊盤引起的應力的不利影響的這樣的區(qū)域。在插入步驟3026中，在已通過受到由區(qū)域焊盤引起的應力的不利影響而產(chǎn)生變化(這已在變化驗證步驟3025中檢測到)的位置，布置將通路連接至通路的布線線路的縱向堆疊的伸出部分。在布線線鴻〃修正步驟 3027中，以這樣的方式修正布線線路將通路連接至通路的布線線路的縱向堆疊的伸出部分、以及在布線步驟3024中形成的各種布線線路兩者均可滿足已基于工藝規(guī)則而確定的各種設計規(guī)則。已在插入步驟3026中布置了布線線路的上述伸出部分。
同樣，在實施方式19中，通過考慮由區(qū)域焊盤引起的應力而執(zhí)行定時分析；考慮定時分析結果；檢測受到由區(qū)域焊盤引起的應力的不利影響的區(qū)域，以便指定位置；此外，在指定的位置縱向堆疊將通路連接至通路的布線線路的伸出部分。作為選擇，如圖42的流程圖中描繪的，可采用另一方法。也就是說，可指定位于變化驗證步驟3025中指定的上述位置的附近的位置，并且此外，即使當縱向堆疊將通路連接至通路的布線線路的伸出部分時，所述位置可滿足關于其它布線線路的各種設計規(guī)則。于是，在此特定位置，可作為選擇地布置將通路連接至通路的布線線路的縱向堆疊的伸出部分。圖42示出了在搜索相鄰區(qū)域之后布置布線線路的伸出部分的流程圖。在此流程圖中，附圖標號3024表示布線步驟；附圖標號3025指示變化驗證步驟；附圖標號 3028表示相鄰搜索步驟；以及附圖標號3026代表插入步驟。與在決定了平面布置之后的通用布局設計方法相類似，在布線步驟3024中，在相應的區(qū)塊、相應的標準單元等中執(zhí)行布線過程。
接下來，在變化驗證步驟3025中，檢測受到由區(qū)域焊盤引起的應力的不利影響的區(qū)域。在相鄰搜索步驟3028中，指定位于在變化驗證步驟3025中指定的位置的相鄰的位置，并且此外，即使當縱向堆疊由通路和布線線路組成的加強部分時，該位置也可滿足已經(jīng)基于過程規(guī)則而確定的各種設計規(guī)貝'J。
在插入步驟3026中，在受到相鄰搜索步驟3028中檢測的由區(qū)域焊盤引起的應力的不利影響而導致發(fā)生變化的位置、以及在即使當縱向堆疊將通路連接至通路的布線線路的伸出部分時也可滿足各種上述設計規(guī)則的相鄰位置，布置將通路連接至通路的布線線路的縱向堆疊的伸出部分。由于執(zhí)行了上述步驟，所以，可在滿足基于過程規(guī)則而確定的各種設計規(guī)則的位置，布置將通路連接至通路的布線線路的縱向堆疊的伸出部分。結果，在布置了布線線路的伸出部分之后，不再需要能夠滿足設計規(guī)則的布線過程。同樣，避免受到由區(qū)域焊盤引起的應力的不利影響的區(qū)域的變化發(fā)生是可能的。
還應當注意，在相鄰搜索步驟3028中，作為選擇地指定位于變化-險證步驟3025中指定的位置的相鄰的位置也是可能的，這可滿足各種設計規(guī)則，并且此外，在所述位置中不出現(xiàn)標準單元。由于指定在其中不存在標準單元的位置，所以有可能避免通過將通路連接至通路的布線線路的縱向堆疊的伸出部分而對剛好位于區(qū)域焊盤3001下面的標準單元引起從此區(qū)域焊盤3001受到的應力的不利影響。
在上述實施方式19中，已經(jīng)檢測到受到由區(qū)域焊盤引起的應力的不利影響的區(qū)域，并且于是，已經(jīng)在特定位置上縱向堆疊將通路連接至通路的布線線路的伸出部分。然而，由于縱向堆疊將通路連接至通路的布線線路的伸出部分，存在增加在位于伸出部分的相鄰的相同層的布線線^各之中生成的耦合電容的一些可能性。由于布線線路的電容變大，這構成串擾和功率消耗的一個要素，所以，存在串擾可發(fā)生以及可增加功率消耗的風險。結果，在縱向堆疊了將通路連接至通路的布線線路的伸出部分之后，可作為選擇地執(zhí)行定時驗證和定時優(yōu)化過程。圖43是描述執(zhí)行定時驗證和優(yōu)化過程的流程圖。
在圖43的流程圖中，附圖標號3025指示變化驗證步驟；附圖標號3026 表示插入步驟；附圖標號3029表示定時驗證步驟；以及附圖標號3030代表定時優(yōu)化步驟。與通用布局設計方法相類似，在已經(jīng)決定了平面布置之后，在布線步驟3024中，在相應區(qū)塊、相應標準單元等中執(zhí)行布線過程。接下來，在變化驗證步驟3025中，檢測受到由區(qū)域焊盤引起的應力的不利影響的區(qū) 域。在插入步驟3026中，在在變化驗證步驟3025中檢測到的受到由區(qū)域焊盤引起的應力的不利影響而導致已發(fā)生變化的位置，布置將通路連接至通路的布線線路的縱向堆疊的伸出部分。在定時驗-〖正步驟3029中，已經(jīng)布置了將
40通路連接至通路的布線線路的縱向堆疊的伸出部分，以便改變在布線線路的伸出部分的相鄰的相同層的布線線路中生成的耦合電容。結果，執(zhí)行定時驗證，以便驗證是否可以滿足先前確定的定時約束，以及另外，驗證是否存在
與定時相關的問題，例如串擾。在定時優(yōu)化步驟3030中，通過修正布線線路，或通過由具有相同的邏輯性和不同的操縱性能的標準單元構成，改善定時驗證步驟3029中指定的定時方面的問題。
由于執(zhí)行上述步驟，避免惡化(deteriorate)基于工藝規(guī)則、串擾以及功率消耗而確定的各種設計規(guī)則是可能的。同樣，避免受到由區(qū)域焊盤引起的應力的不利影響的區(qū)域的變化發(fā)生是可能的。
如先前描述的，在本實施方式19中，在具有其它布線線路經(jīng)過的較小的可能性的位置，提供將通路連接至通路的布線線路的縱向堆疊的伸出部分。結果，在保護布線區(qū)域的同時，可緩和由區(qū)域焊盤引起的應力的不利影響。
還應當理解，雖然上述實施方式19已經(jīng)描述了通過考慮從區(qū)域焊盤受到的應力的不利影響的定時分析，但是本發(fā)明不僅限于此區(qū)域焊盤。作為選擇，可關于除了所述區(qū)域焊盤外的其它焊盤而應用定時分析，例如，可關于位于輸入/輸出焊盤的附近的布線線路、或在輸入/輸出單元中提供的保護晶體管，來修正布線線路的布局。
如先前描述的，在本發(fā)明中，基于通過考慮從區(qū)域焊盤受到的應力的不利影響的定時分析而指定半導體集成電路，其發(fā)明思想可尤其應用于所有具有倒裝結構的半導體集成電路器件。
4權利要求
1. 一種用于設計半導體集成電路器件的方法，所述半導體集成電路器件包括多個輸入/輸出單元；區(qū)域焊盤；以及用于將所述區(qū)域焊盤的至少一部分連接至所述輸入/輸出單元的重新布線線路，其中，通過所述區(qū)域焊盤將所述半導體集成電路器件連接至在封裝板上形成的布線線路，該方法包括延遲變化值計算步驟，用于在考慮通過將所述區(qū)域焊盤連接至所述封裝板上的布線線路而受到的應力的不利影響的同時，計算施加到目標對象的延遲變化值。
2. 如權利要求1所述的用于設計半導體集成電路器件的方法，其中，所述延遲變化值計算步驟對應于這樣的步驟當定義所述半導體集成電路器件的所述區(qū)域焊盤為基點時，對應于直至所述目標對象的距離而計算延遲變化值。
3. 如權利要求1所述的用于設計半導體集成電路器件的方法，還包括以下步驟通過采用在所述延遲變化值計算步驟中獲得的延遲變化值，計算布線線路的電阻值和電容值。
4. 如權利要求1所述的用于設計半導體集成電路器件的方法，還包括以下步驟通過采用在延遲變化值計算步驟中獲得的所述延遲變化值，執(zhí)行延遲計算。
5. 如權利要求l所述的用于設計半導體集成電路器件的方法，其中，所述延遲變化值計算步驟通過采用針對于所述多個單元中的每個而定義的庫，來計算所述延遲變化值。
6. 如權利要求4所述的用于設計半導體集成電路器件的方法，其中，所述延遲變化值計算步驟包括以下步驟通過采用已經(jīng)將目標對象的安排信息以及布線信息添加至所述庫的數(shù)據(jù) 庫，計算所述延遲變化值。
7. 如權利要求1所述的用于設計半導體集成電路器件的方法，還包括以下步驟響應于在所述延遲變化值計算步驟中獲得的延遲變化值而設計所述半導體集成電路器件的布局。
8. 如權利要求1所述的用于設計半導體集成電路器件的方法，還包括以下步驟響應于在所述延遲變化值計算步驟中獲得的延遲變化值而調節(jié)位于所述區(qū)域焊盤的區(qū)域下的預選區(qū)域內的多個通路。
9. 如權利要求8所述的用于設計半導體集成電路器件的方法，其中調節(jié)通路的所述步驟對應于增加所述區(qū)域焊盤區(qū)域下的預選區(qū)域內的所述通路的總數(shù)的步驟。
10. 如權利要求8所述的用于設計半導體集成電路器件的方法，其中調節(jié)通路的所述步驟對應于改變所述區(qū)域烊盤區(qū)域下的預選區(qū)域內的通路的形狀的步驟。
11. 如權利要求10所述的用于設計半導體集成電路器件的方法，其中改變所述通路的形狀的所述步驟對應于增加所述區(qū)域焊盤區(qū)域下的預選區(qū)域內的通路的步驟。
12. 如權利要求8所述的用于設計半導體集成電路器件的方法，其中，調節(jié)通路的所述步驟對應于減小所述區(qū)域焊盤區(qū)域下的預選區(qū)域內的所述通路的總數(shù)的步驟。
13. 如權利要求12所述的用于設計半導體集成電路器件的方法，其中，調節(jié)通路的所述步驟對應于以下步驟進行調節(jié)，使得通路不存在于所述區(qū) 域焊盤區(qū)域下的預選區(qū)域內。
14. 如權利要求8所述的用于設計半導體集成電路器件的方法，其中電連接的虛設通路的步驟。
15. 如權利要求14所述的用于設計半導體集成電路器件的方法，其中形成虛設通路的所述步驟對應于形成在多個布線層上縱向堆疊的通路的步驟。
16. 如權利要求8所述的用于設計半導體集成電路器件的方法，其中調節(jié)通路的所述步驟對應于以下步驟進行調節(jié)，使得不存在連接至區(qū)域焊盤區(qū)域下的所述預選區(qū)域內的特定布線層的通路。
17. 如權利要求16所述的用于設計半導體集成電路器件的方法，還包括以下步驟
18. 如權利要求16所述的用于設計半導體集成電路器件的方法，其中在所述區(qū)域焊盤區(qū)域下的預選區(qū)域內，改變所述特定布線層的形狀。
19. 如權利要求16所述的用于設計半導體集成電路器件的方法，其中當所述區(qū)域焊盤是虛設焊盤時，重新布線線路與所述區(qū)域焊盤通過彼此合并而存在。
20. 如權利要求1所述的用于設計半導體集成電路器件的方法，還包括以下步驟響應于在所述延遲變化值計算步驟中獲得的延遲變化值，在剛好位于所述區(qū)域焊盤下的區(qū)域中、或在受到由所述區(qū)域焊盤引起的應力的不利影響的區(qū)域中，構造用于緩和所述應力的虛設布線線路。
21. 如權利要求20所述的用于設計半導體集成電路器件的方法，其中所述虛設布線線路構造步驟包括以下步驟在剛好位于所述區(qū)域焊盤下的區(qū)域中、或在受到由所述區(qū)域焊盤引起的應力的不利影響的區(qū)域中，構造寬度比所述區(qū)域焊盤的寬度更寬的虛設布線線路。
22. 如權利要求20所述的用于設計半導體集成電路器件的方法，其中所述虛設布線線路構造步驟包括以下步驟調節(jié)在剛好位于所述區(qū)域焊盤下的區(qū)域中、或在受到由所述區(qū)域焊盤引起的應力的不利影響的區(qū)域中的虛設布線線路的構造密度。
23. 如權利要求15所述的用于設計半導體集成電路器件的方法，其中所述虛設布線線路構造步驟包括以下步驟在剛好位于所述區(qū)域焊盤下的區(qū)域中、或在受到由所述區(qū)域焊盤引起的應力的不利影響的區(qū)域中，構造用于將已經(jīng)從最高層到最低層縱向堆疊的通路與通路相連接的布線線路的伸出部分。
24. 如權利要求23所述的用于設計半導體集成電路器件的方法，其中，在布線擁塞度較低的位置構造所述縱向堆疊的通路。
25. —種如權利要求1所述的半導體集成電路器件的設計裝置，該半導體集成電路器件配備有多個輸入/輸出單元；區(qū)域焊盤；以及用于將所迷區(qū) 域焊盤的至少一部分連接至所述輸入/輸出單元的重新布線線路，其中，通過所述區(qū)域焊盤將所述半導體集成電路器件連接至在封裝板上形成的布線線路；其中所述設計裝置包括用于輸入布局信息的輸入部分；以及延遲變化值計算部分，用于在考慮通過將所述區(qū)域焊盤連接至所述封裝板上的布線線路而受到的應力的不利影響的同時，計算施加到所述目標對象的延遲變化值。
26. 如權利要求25所述的半導體集成電路器件的設計裝置，其中所述設計裝置還包括距離測量部分，用于當定義目標對象的區(qū)域焊盤為基點時，基于所述布局信息而測量距離，并且，其中當半導體集成電路器件的所述區(qū)域焊盤為基點時，所述延遲變化值計算部分計算對應于直至目標對象的距離的延遲變化值。
27. 如權利要求25所述的半導體集成電路器件的設計裝置，還包括布線電容/電阻值計算部分，用于通過采用在所述延遲變化值計算部分中獲得的延遲變化值而計算布線線路的電阻值和電容值。
28. 如權利要求25所述的半導體集成電路器件的設計裝置，還包括延遲值計算部分，用于通過采用在所述延遲變化值計算部分中獲得的所述延遲變化值而執(zhí)行延遲計算。
29. 如權利要求25所述的半導體集成電路器件的設計裝置，其中當所述延遲變化值計算部分包括針對于所述多個單元的每個而定義的庫時，所述延遲變化值計算部分通過采用所述庫而計算延遲變化值。
30. 如權利要求29所述的半導體集成電路器件的設計裝置，其中所述延遲變化值計算部分包括已經(jīng)將目標對象的安排信息以及布線信息添加至所述庫、以便計算所述延遲變化值的數(shù)據(jù)庫。
31. —種基于如權利要求1所述的半導體集成電路器件設計方法而設計的半導體集成電路器件，其中存在于所述區(qū)域焊盤區(qū)域下的預選區(qū)域內的通路的狀態(tài)不同于外圍區(qū)域的通路的狀態(tài)。
32. 如權利要求31所述的半導體集成電路器件，其中，存在于所述區(qū)域焊盤區(qū)域下的預選區(qū)域內的所述通路的數(shù)目大于外圍區(qū)域的通路的數(shù)目。
33. 如權利要求31所述的半導體集成電路器件，其中，存在于所述區(qū)域焊盤區(qū)域下的預選區(qū)域內的所述通路的形狀不同于外圍區(qū)域的通路的形狀。
34. 如權利要求33所述的半導體集成電路器件，其中，存在于所述區(qū)域焊盤區(qū)域下的預選區(qū)域內的所述通路的尺寸大于外圍區(qū)域的通路的尺寸。
35. 如權利要求31所述的半導體集成電路器件，其中，存在于所述區(qū)域焊盤區(qū)域下的預選區(qū)域內的所述通路的數(shù)目小于外圍區(qū)域的通路的數(shù)目。
36. 如權利要求25所述的半導體集成電路器件，其中，在所述區(qū)域焊盤區(qū)域下的預選區(qū)域內不存在通路。
37. 如權利要求31所述的半導體集成電路器件，其中，在所述區(qū)域焊盤區(qū)域下的預選區(qū)域內提供未電連接的虛設通路。
38. 如權利要求37所述的半導體集成電路器件，其中，所述虛設通路對應于已經(jīng)在多個布線層上縱向堆疊的通^^。
39. 如權利要求31所述的半導體集成電路器件，其中，在所述區(qū)域焊盤區(qū)域下的預選區(qū)域內不存在連接至特定布線層的通路。
40. 如權利要求39所述的半導體集成電路器件，其中，特定布線層不存在于所述區(qū)域焊盤區(qū)域下的預選區(qū)域內。
41. 如權利要求39所述的半導體集成電路器件，其中，所述區(qū)域焊盤區(qū) 域下的預選區(qū)域內的特定布線層的形狀不同于另一區(qū)域的特定布線層的形狀。
42. 如權利要求39所述的半導體集成電路器件，其中，當所述區(qū)域焊盤是虛設焊盤時，重新布線線路與所述區(qū)域焊盤通過彼此合并而存在。
43. 如權利要求31所述的半導體集成電路器件，其中，在剛好位于所述區(qū)域焊盤下的區(qū)域中、或在受到由所述區(qū)域焊盤引起的應力的不利影響的區(qū) 域中，提供用于緩和所述應力的虛設布線線路。
44. 如權利要求43所述的半導體集成電路器件，其中，在剛好位于所述區(qū)域焊盤下的區(qū)域中、或在受到由所述區(qū)域焊盤引起的應力的不利影響的區(qū) 域中，所述虛設布線線路的寬度比區(qū)域焊盤的寬度更寬。
45. 如權利要求43所述的半導體集成電路器件，其中，在剛好位于所述區(qū)域焊盤下的區(qū)域中、或在受到由所述區(qū)域焊盤引起的應力的不利影響的區(qū) 域中存在的虛設布線線路的構造密度不同于外圍區(qū)域的虛設布線線路的構造密度。
46. 如權利要求38所述的半導體集成電路器件，其中，在剛好位于所述區(qū)域焊盤下的區(qū)域中、或在受到由所述區(qū)域焊盤引起的應力的不利影響的區(qū)域中，所述虛i殳布線線路包括已經(jīng)從最高層到最低層縱向堆疊的通路；以及連接至所述通路的布線線路的伸出部分。
47.如權利要求45所述的半導體集成電路器件，其中，在布線擁塞度較低的位置構造所述縱向堆疊的通路。
全文摘要
作為用于考慮從焊盤引起的應力的不利影響，提出了兩種方法。作為一種方法，當計算由應力的不利影響引起的單元的延遲變化值時，計算的延遲變化值施加到所述單元，以便通過考慮應力的不利影響而執(zhí)行定時分析等。于是，為了通過以不對位于所述焊盤下的通路、布線線路以及單元引起從所述焊盤施加的應力的不利影響的方式采用上述分析的結果而設計倒裝芯片型LSI，采用不布置通路的物理結構。
文檔編號H01L23/50GK101504676SQ20091000077
公開日2009年8月12日申請日期2009年1月12日優(yōu)先權日2008年1月10日
發(fā)明者大橋貴子, 橫山賢司, 深澤浩公, 藤本和彥, 藤田和久, 藤野健哉, 高木洋平申請人:松下電器產(chǎn)業(yè)株式會社

完整全部詳細技術資料下載