專(zhuān)利名稱(chēng)：具有過(guò)壓保護(hù)的發(fā)光二極管芯片的制作方法
具有過(guò)壓保護(hù)的發(fā)光二極管芯片光電子器件會(huì)被靜電放電(英語(yǔ)表述為electrostatic discharge，縮寫(xiě)為ESD) 損壞。在發(fā)光二極管芯片的情況下，例如在安裝到電路板或者殼體中時(shí)交變電場(chǎng)也會(huì)引起 損傷。一個(gè)要解決的任務(wù)是在盡可能小的附加位置需求的情況下保護(hù)發(fā)光二極管芯片 免受過(guò)壓影響。提出了一種發(fā)光二極管芯片，其具有用于防止過(guò)壓的裝置。該裝置以下稱(chēng)作ESD 防護(hù)裝置。發(fā)光二極管芯片包括半導(dǎo)體層序列，該半導(dǎo)體層序列位于支承體上。在支承襯底 中借助對(duì)襯底的確定區(qū)域的摻雜來(lái)集成ESD防護(hù)裝置。在一個(gè)實(shí)施形式中，發(fā)光二極管芯片是薄膜發(fā)光二極管芯片。在此，半導(dǎo)體層序列 生長(zhǎng)到襯底上，該襯底例如包含藍(lán)寶石。半導(dǎo)體層序列的與生長(zhǎng)襯底背離的側(cè)與另外的支 承襯底相連。生長(zhǎng)襯底于是可以全部地或者部分地被去除。半導(dǎo)體層序列具有下部接觸區(qū)域和上部接觸區(qū)域用于電接觸。接觸區(qū)域的一個(gè)或 者兩個(gè)例如可以包括透明導(dǎo)電氧化物，其也簡(jiǎn)稱(chēng)為T(mén)CO(transparent conductive oxide) 材料。在另一實(shí)施形式中，接觸區(qū)域的至少一個(gè)包括金屬或者金屬合金。合適的金屬例如 是鈀、鉬、鎳、金、銀、鋁、銠、鈦或者具有這些材料至少之一的合金。下部接觸區(qū)域優(yōu)選借助導(dǎo)電材料例如焊劑或者導(dǎo)電粘合劑固定在支承體上。在一個(gè)優(yōu)選的實(shí)施形式中，支承襯底包括半導(dǎo)體材料如硅、碳化硅、砷化鎵、氮化 鎵或者鍺。支承體的在ESD防護(hù)裝置之外的部分區(qū)域是導(dǎo)電的。在此，可以通過(guò)ρ摻雜或η 摻雜來(lái)提高導(dǎo)電性。為了電接觸，電連接面優(yōu)選位于支承體的與半導(dǎo)體層序列背離的側(cè)上。 該連接面可以與電路板的印制導(dǎo)線結(jié)構(gòu)相連。在另一實(shí)施形式中，支承體電絕緣并且例如包括諸如氮化鋁或者藍(lán)寶石的材料。 在此情況下，電接觸可以借助穿過(guò)支承體的穿通接觸部來(lái)實(shí)現(xiàn)，這些穿通接觸部具有導(dǎo)電 的材料。半導(dǎo)體層序列的上部接觸區(qū)域例如借助接合線來(lái)電接觸。對(duì)此，在上部接觸區(qū)域 的部分區(qū)域上施加有金屬化的層、所謂的接合墊。接合墊優(yōu)選包含金屬或者金屬合金，特別 優(yōu)選包含金。導(dǎo)電的連接材料固定到接合墊上。例如，焊接有接合線，該接合線在其另外的端部 上可以與電路板上的連接區(qū)域電連接。ESD防護(hù)裝置優(yōu)選集成到支承體中，其方式是支承襯底的確定的部分區(qū)域被特定 地?fù)诫s。這種ESD防護(hù)裝置已在將發(fā)光二極管芯片連接到可能的其他器件上譬如電路板 之前或者安裝到殼體中之前保護(hù)發(fā)光二極管芯片免受過(guò)電壓影響。這些部分區(qū)域借助阻擋層與其余支承襯底電絕緣。為了制造阻擋層，例如將溝刻 蝕到襯底中，接著將溝填充以絕緣材料如氮化硅或者二氧化硅。在一個(gè)實(shí)施形式中，ESD防護(hù)構(gòu)建為二極管。
為此，支承襯底的第一區(qū)域被η摻雜，與其鄰接的第二區(qū)域被P摻雜。如果二極管 與半導(dǎo)體層序列反并聯(lián)地連接，則發(fā)光二極管芯片至少在反向方向上防止過(guò)壓。在一個(gè)優(yōu)選的實(shí)施形式中，支承襯底的摻雜進(jìn)行為使得形成具有齊納二極管的特 性曲線的二極管。這種齊納二極管在正向方向上具有與普通二極管的特性曲線對(duì)應(yīng)的特性 曲線。然而在反向方向上，該齊納二極管從確定的電壓起變?yōu)榈蜌W姆值。由此，電子器件在 與齊納二極管反并聯(lián)連接時(shí)不僅在正向方向而且在反向方向上都防止過(guò)壓。在另外的實(shí)施形式中，ESD防護(hù)裝置可以具有其他電子器件的特性曲線。在一個(gè)優(yōu)選的實(shí)施形式中，ESD防護(hù)裝置借助電導(dǎo)體結(jié)構(gòu)與半導(dǎo)體層序列相連接。特別有利地，在此ESD防護(hù)裝置和半導(dǎo)體層序列的、分別背離支承體的區(qū)域彼此 反并聯(lián)地連接。導(dǎo)體結(jié)構(gòu)例如與半導(dǎo)體層序列的上部接觸區(qū)域相連。導(dǎo)體結(jié)構(gòu)優(yōu)選借助濺射、氣相淀積或者電鍍沉積來(lái)產(chǎn)生。例如，電導(dǎo)體結(jié)構(gòu)可以由 金屬構(gòu)成或者部分具有金屬。對(duì)此可替選地，也可以使用TCO材料或者透明的導(dǎo)電的塑料 層。這種材料優(yōu)選通過(guò)氣相淀積、壓印、噴射或者旋涂來(lái)施加。在另一實(shí)施形式中，電導(dǎo)體結(jié)構(gòu)部分或者完全被絕緣層包圍。該層至少位于導(dǎo)體結(jié)構(gòu)和半導(dǎo)體層序列的未與半導(dǎo)體層序列的上部接觸區(qū)域鄰 接的層之間。這樣，可以防止這些器件的可能的短路。絕緣層例如包括氮化硅。在一個(gè)優(yōu)選的實(shí)施形式中，半導(dǎo)體層序列和襯底用電絕緣層封裝。由此可以保護(hù)電子器件免受化學(xué)和機(jī)械影響。對(duì)這種絕緣層合適的材料例如是玻 璃、塑料或者硅樹(shù)脂。相應(yīng)的材料例如可以作為預(yù)制的層或者通過(guò)壓印、噴射或旋涂來(lái)施 加。電導(dǎo)體結(jié)構(gòu)位于電絕緣層上或者被該電絕緣層包圍。為了半導(dǎo)體層序列和ESD防護(hù)裝置的電接觸，將凹處引入絕緣層中。導(dǎo)體結(jié)構(gòu)穿 過(guò)這些凹處與ESD防護(hù)裝置或半導(dǎo)體層序列的連接區(qū)域相連。這類(lèi)似地也適于其他的電連 接(譬如在借助接合線電接觸接合墊的情況中)。在絕緣層中的凹處優(yōu)選借助激光處理來(lái)引入。為了制造導(dǎo)體結(jié)構(gòu)，例如借助PVD 方法譬如濺射將金屬層施加到絕緣層上。該金屬層可以借助電鍍沉積來(lái)強(qiáng)化?？商孢x地，導(dǎo)體結(jié)構(gòu)也可以通過(guò)使用印刷方法尤其是絲網(wǎng)印刷方法來(lái)施加。此外， 導(dǎo)電材料也可以通過(guò)使用噴射方法或者旋涂方法來(lái)產(chǎn)生。在構(gòu)建電導(dǎo)體結(jié)構(gòu)之后，該導(dǎo)體結(jié)構(gòu)可以附加地借助電絕緣的蓋層來(lái)覆蓋。絕緣 的蓋層優(yōu)選是塑料層、例如漆層。根據(jù)發(fā)光二極管芯片的至少一個(gè)實(shí)施形式，ESD防護(hù)層在與半導(dǎo)體層序列的生長(zhǎng) 方向平行的方向上具有至少一個(gè)η摻雜的部分區(qū)域和至少一個(gè)ρ摻雜的部分區(qū)域。優(yōu)選地， 防護(hù)裝置包括恰好一個(gè)這種η摻雜的部分區(qū)域和恰好一個(gè)這種ρ摻雜的部分區(qū)域。此外， 這些摻雜的部分區(qū)域在與半導(dǎo)體層序列的生長(zhǎng)方向平行的方向上尤其是一致地設(shè)置。換言 之，P摻雜的部分區(qū)域和η摻雜的部分區(qū)域恰好重疊。根據(jù)發(fā)光二極管芯片的至少一個(gè)實(shí)施形式，ESD防護(hù)裝置的至少一個(gè)摻雜的部分 區(qū)域通過(guò)阻擋層與支承體的剩余的部分區(qū)域分離。換言之，在所述至少一個(gè)摻雜的部分區(qū) 域的材料與支承體的剩余的部分區(qū)域的材料之間不存在直接接觸。根據(jù)發(fā)光二極管芯片的至少一個(gè)實(shí)施形式，ESD防護(hù)裝置的摻雜的部分區(qū)域通過(guò)阻擋層與支承體的剩余的部分區(qū)域完全分離并且并不與支承體的剩余的部分區(qū)域直接電 接觸。完全分離意味著在摻雜的部分區(qū)域的材料和支承體的剩余的部分區(qū)域的材料之間 不存在直接的接觸。不存在直接的電接觸意味著在摻雜的部分區(qū)域和支承體的剩余的部 分區(qū)域之間未出現(xiàn)直接的電流。例如從摻雜的部分區(qū)域至支承體的剩余的部分區(qū)域的電流 于是例如間接地通過(guò)半導(dǎo)體層序列或者通過(guò)連接面進(jìn)行，其中該連接面位于支承體的背離 半導(dǎo)體層序列的側(cè)上。根據(jù)發(fā)光二極管芯片的至少一個(gè)實(shí)施形式，阻擋層在與半導(dǎo)體層序列的生長(zhǎng)方向 平行的方向上延伸到半導(dǎo)體層序列中達(dá)到至少20%并且最多80% (尤其是從支承體的朝 向半導(dǎo)體層序列的側(cè)來(lái)看)。根據(jù)發(fā)光二極管芯片的至少一個(gè)實(shí)施形式，阻擋層的主延伸方向與半導(dǎo)體層序列 的生長(zhǎng)方向平行地取向。根據(jù)發(fā)光二極管芯片的至少一個(gè)實(shí)施形式，阻擋層通過(guò)溝形成。該溝例如通過(guò)深 反應(yīng)離子刻蝕來(lái)產(chǎn)生。根據(jù)發(fā)光二極管芯片的至少一個(gè)實(shí)施形式，溝以介電固體、尤其是以氧化硅或者 氮化硅來(lái)填充。根據(jù)發(fā)光二極管芯片的至少一個(gè)實(shí)施形式，溝以氣體、尤其是空氣填充。根據(jù)發(fā)光二極管芯片的至少一個(gè)實(shí)施形式，溝通過(guò)深反應(yīng)離子刻蝕來(lái)產(chǎn)生并且具 有結(jié)構(gòu)化的壁。這種結(jié)構(gòu)化的壁例如能夠?qū)崿F(xiàn)填充在溝中的材料的更好的附著。該材料例 如可以是氧化硅或者氮化硅。根據(jù)發(fā)光二極管芯片的至少一個(gè)實(shí)施形式，阻擋層通過(guò)pn結(jié)形成。尤其是，該pn 結(jié)具有空間電荷區(qū)，該空間電荷區(qū)在例如ESD防護(hù)裝置的ρ摻雜的部分區(qū)域和支承體的剩 余的例如η摻雜的部分區(qū)域之間的邊界面上出現(xiàn)。以下參照示意性的并且非合乎比例的圖闡述了所說(shuō)明的半導(dǎo)體芯片和有利的擴(kuò)
展方案。其中

圖1示出了帶有集成在支承體中的Z 二極管的半導(dǎo)體芯片的剖面圖，圖2示出了根據(jù)圖1的半導(dǎo)體芯片的俯視圖，圖3示出了帶有阻擋層的半導(dǎo)體芯片的剖面圖，該阻擋層并未完全穿過(guò)支承體，圖4示出了半導(dǎo)體芯片的剖面圖，其中阻擋層由pn結(jié)形成，以及圖5示出了半導(dǎo)體芯片的構(gòu)建為溝的阻擋層的制造工藝的示意圖。相同、相似和作用相同的元件在附圖中設(shè)置有相同的附圖標(biāo)記。圖1示出了帶有ESD防護(hù)裝置2的發(fā)光二極管芯片的一個(gè)實(shí)施形式。半導(dǎo)體層序 列1設(shè)置在支承體3上，該半導(dǎo)體層序列包括用于產(chǎn)生電磁輻射的有源層11。例如，半導(dǎo)體 層序列1的層12被η摻雜而另外的層13被ρ摻雜。優(yōu)選地，發(fā)光二極管芯片是薄膜發(fā)光二極管芯片，其中用于半導(dǎo)體層序列1的生 長(zhǎng)襯底完全或者部分地被去除。特別地，支承體3與生長(zhǎng)襯底不同。在支承體3中集成有ESD防護(hù)裝置2，該ESD防護(hù)裝置借助支承體3的兩個(gè)部分區(qū) 域21、22的摻雜來(lái)產(chǎn)生。ESD防護(hù)裝置2在此實(shí)施為齊納二極管，其中ESD防護(hù)裝置2的第 一區(qū)域21被ρ摻雜而第二區(qū)域22被η摻雜。電導(dǎo)體結(jié)構(gòu)5將ESD防護(hù)裝置2與半導(dǎo)體層序列1的上部接觸區(qū)域41相連。在器件的這樣實(shí)現(xiàn)的反并聯(lián)連接的情況下，不僅在正向方向而且在反向方向上都保護(hù)發(fā)光二 極管芯片免受過(guò)壓影響。電導(dǎo)體結(jié)構(gòu)5例如包括金屬、TCO材料或者塑料。電導(dǎo)體結(jié)構(gòu)5部分被絕緣層6覆蓋，該絕緣層可以包含氮化硅。該層6至少處于 導(dǎo)體結(jié)構(gòu)5和半導(dǎo)體層序列的未與上部接觸區(qū)域41鄰接的層13之間。由此可以防止該器 件的可能的短路。在一個(gè)優(yōu)選的實(shí)施形式中，半導(dǎo)體層序列1和襯底3用電絕緣層封裝。電導(dǎo)體結(jié) 構(gòu)5位于該絕緣層上或者被該絕緣層包圍。ESD防護(hù)裝置2與剩余的支承襯底32通過(guò)阻擋層31電絕緣或者完全分離，使得部 分區(qū)域21、22的材料并不與支承體3的剩余部分區(qū)域32直接電接觸。為了制造阻擋層31 例如將溝刻蝕到襯底3中，該溝接著用絕緣材料例如氮化硅或者二氧化硅填充。溝在與半 導(dǎo)體層序列1的生長(zhǎng)方向平行的方向上完全穿過(guò)支承體3。半導(dǎo)體層序列1具有下部接觸區(qū)域43和上部接觸區(qū)域41用于電接觸。接觸區(qū)域 之一或者兩個(gè)接觸區(qū)域都可以包括例如透明導(dǎo)電氧化物。在一個(gè)實(shí)施形式中，接觸區(qū)域的 至少一個(gè)包括金屬或者金屬合金。合適的金屬例如是鈀、鉬、鎳、金、銀、鋁、銠、鈦或者具有 這些材料至少之一的合金。下部接觸區(qū)域43優(yōu)選借助導(dǎo)電材料例如焊劑或者導(dǎo)電粘合劑固定在支承襯底3上。在一個(gè)優(yōu)選的實(shí)施形式中，支承體3包括半導(dǎo)體材料如硅、碳化硅、砷化鎵、氮化 鎵或者鍺。支承體3的在ESD防護(hù)裝置2之外的部分區(qū)域32是導(dǎo)電的。在此，可以通過(guò)ρ 摻雜或者η摻雜來(lái)提高導(dǎo)電性。為了電接觸，支承體3在與半導(dǎo)體層序列1背離的側(cè)上具 有電連接面42。該連接面42可以與電路板的印制導(dǎo)線結(jié)構(gòu)相連。圖2示出了根據(jù)圖1的半導(dǎo)體芯片的俯視圖。半導(dǎo)體層序列1的與支承體3背離 的層12覆蓋所示出的區(qū)域的大部分。此外，可以看到上部電接觸區(qū)域41和電連接面44。 連接面44在此可以實(shí)施為金屬化的層-所謂的接合墊，其例如包括金。導(dǎo)電的連接例如接 合線可以焊接到連接面44上，該接合線在其另一端部可以與在電路板上的另外的連接區(qū) 域電連接。支承體3在該視圖的邊緣區(qū)域中并未被半導(dǎo)體層序列1覆蓋并且于是可以在俯視 圖中看出。在該俯視圖的下左角部，半導(dǎo)體層序列1具有凹處。在此，存在ESD防護(hù)裝置2， 其被絕緣層6覆蓋。電導(dǎo)體結(jié)構(gòu)5穿通絕緣層6將ESD防護(hù)裝置2與半導(dǎo)體層序列1的上 部接觸區(qū)域41相連。圖3示出了類(lèi)似圖1的發(fā)光二極管芯片的一個(gè)實(shí)施例。支承體3在此被η摻雜。 從支承體3的朝著半導(dǎo)體層序列1的側(cè)來(lái)看，阻擋層31伸到支承體3中大約50%。阻擋 層31通過(guò)溝來(lái)形成，該溝例如填充以氮化硅或者填充空氣。ESD防護(hù)裝置2的ρ摻雜的部 分區(qū)域21通過(guò)阻擋層31與支承體3的剩余的部分區(qū)域32分離，也就是說(shuō)，部分區(qū)域21、32 的材料并不直接彼此接觸。此外，在與半導(dǎo)體層序列1的生長(zhǎng)方向平行的方向上相疊地存 在ESD防護(hù)裝置2的部分區(qū)域21、32。在根據(jù)圖4的實(shí)施例中，阻擋層31通過(guò)在ESD防護(hù)裝置2的ρ摻雜的部分區(qū)域21 和η摻雜的部分區(qū)域22以及支承體3的剩余的部分區(qū)域32之間的ρη結(jié)來(lái)形成。半導(dǎo)體層序列1的朝著支承體3的層13在該情況中優(yōu)選被ρ摻雜，半導(dǎo)體層序列的與支承體3背 離的層12優(yōu)選η摻雜。在發(fā)光二極管芯片的正常運(yùn)行中，在支承體3上例如施加有正電壓而在上部接觸 區(qū)域41上施加有負(fù)電壓。這樣，電流經(jīng)過(guò)上部接觸區(qū)域41、經(jīng)過(guò)η摻雜的層12、經(jīng)過(guò)有源 層11、經(jīng)過(guò)ρ摻雜的層13和經(jīng)過(guò)下部接觸區(qū)域43以及必要時(shí)經(jīng)過(guò)支承體3。由于ρ摻雜 的部分區(qū)域21與作為陰極連接的上部接觸區(qū)域41相連，所以在發(fā)光二極管芯片的正常運(yùn) 行中沒(méi)有出現(xiàn)從P摻雜的部分區(qū)域21至η摻雜的部分區(qū)域22的電流。如果發(fā)光二極管芯片未工作，則沒(méi)有施加限定的外部電壓，于是在出現(xiàn)半導(dǎo)體層 序列1的截止方向上的電壓時(shí)在ESD情況下電流可以經(jīng)摻雜的部分區(qū)域21、22流出，使得 避免了對(duì)發(fā)光二極管芯片的損毀。在圖5中示意性地示出了阻擋層31的制造方法。根據(jù)圖5Α，在支承體3上結(jié)構(gòu)化 地施加光刻膠9。其中要形成阻擋層31的區(qū)域未被光刻膠9覆蓋。根據(jù)圖5Β，通過(guò)深反應(yīng)離子刻蝕進(jìn)行刻蝕，使得在未被光刻膠覆蓋的區(qū)域中去除 支承體3的材料并且得到溝7。然而該溝僅僅具有小的深度。在接下來(lái)的工藝步驟中，如圖5C中所示地，在光刻膠9上以及在溝7上施加鈍化 物90。如在圖5D中可看出的那樣，在待刻蝕的區(qū)域中的鈍化物90被去除，使得在接下來(lái) 的刻蝕步驟中使溝7變深。根據(jù)圖5C和5D的方法步驟頻繁重復(fù)，直至達(dá)到溝7的所希望的深度，參見(jiàn)圖5Ε。最后，鈍化物90和光刻膠9被去除，使得暴露具有所希望的深度的支承體3和溝 7。由于對(duì)溝7的重復(fù)刻蝕，所以溝7的壁8具有結(jié)構(gòu)化部。該結(jié)構(gòu)化部例如在可選的、另 外的將材料引入溝7中的方法步驟中能夠?qū)崿F(xiàn)材料更好地附著到壁8上并且因此附著在溝 7中。在此所描述的本發(fā)明并不受到參照實(shí)施例的描述的限制。更確切地說(shuō)，本發(fā)明包 括任意新特征以及這些特征的任意組合，尤其是包括權(quán)利要求中的特征的任意組合，即使 該特征或者該組合本身并未明確地在權(quán)利要求或?qū)嵤├羞M(jìn)行說(shuō)明。本專(zhuān)利申請(qǐng)要求德國(guó)專(zhuān)利102007061479.0的優(yōu)先權(quán)，其公開(kāi)內(nèi)容通過(guò)引用結(jié)合 于此。
權(quán)利要求
一種發(fā)光二極管芯片，其具有半導(dǎo)體層序列(1)，該半導(dǎo)體層序列位于支承體(3)上；以及ESD防護(hù)裝置(2)，其保護(hù)發(fā)光二極管芯片免受過(guò)壓影響，其中ESD防護(hù)裝置(2)通過(guò)對(duì)支承體(3)的確定區(qū)域的摻雜來(lái)產(chǎn)生。
2.根據(jù)權(quán)利要求1所述的發(fā)光二極管芯片，其中ESD防護(hù)裝置(2)構(gòu)建為二極管。
3.根據(jù)權(quán)利要求2所述的發(fā)光二極管芯片，其中ESD防護(hù)裝置(2)構(gòu)建為齊納二極管。
4.根據(jù)權(quán)利要求1至3之一所述的發(fā)光二極管芯片，其中ESD防護(hù)裝置(2)借助電導(dǎo) 體結(jié)構(gòu)(5)與半導(dǎo)體層序列(1)相連。
5.根據(jù)權(quán)利要求4所述的發(fā)光二極管芯片，其中電導(dǎo)體結(jié)構(gòu)(5)至少部分被絕緣層 (6)覆蓋。
6.根據(jù)權(quán)利要求4或5所述的發(fā)光二極管芯片，其中半導(dǎo)體層序列(1)和襯底(3)至 少部分被絕緣層(6)覆蓋，在該絕緣層上存在電導(dǎo)體結(jié)構(gòu)(5)。
7.根據(jù)權(quán)利要求4至6之一所述的發(fā)光二極管芯片，其中電導(dǎo)體結(jié)構(gòu)(5)通過(guò)濺射、氣 相淀積或電鍍沉積來(lái)產(chǎn)生。
8.根據(jù)上述權(quán)利要求之一所述的發(fā)光二極管芯片，其中ESD防護(hù)裝置(2)在與半導(dǎo)體 層序列(1)的生長(zhǎng)方向平行的方向上具有至少一個(gè)η摻雜的部分區(qū)域(22)和至少一個(gè)ρ 摻雜的部分區(qū)域(21)。
9.根據(jù)上述權(quán)利要求之一所述的發(fā)光二極管芯片，其中ESD防護(hù)裝置(2)的至少一個(gè) 摻雜的部分區(qū)域(21，22)通過(guò)阻擋層(31)與支承體(3)的剩余的部分區(qū)域(32)分離。
10.根據(jù)權(quán)利要求8或9所述的發(fā)光二極管芯片，其中ESD防護(hù)裝置(2)的摻雜的部分 區(qū)域(21，22)通過(guò)阻擋層(31)與支承體(3)的剩余的部分區(qū)域(32)完全分離并且不與該 剩余的部分區(qū)域直接電接觸。
11.根據(jù)權(quán)利要求9或10所述的發(fā)光二極管芯片，其中阻擋層(31)在平行于半導(dǎo)體層 序列(1)的生長(zhǎng)方向的方向上伸入支承體(3)至少達(dá)到20%并且最高達(dá)到80%。
12.根據(jù)權(quán)利要求9至11之一所述的發(fā)光二極管芯片，其中阻擋層(31)通過(guò)氧化硅或 者氮化硅填充的溝(7)形成。
13.根據(jù)權(quán)利要求9至11之一所述的發(fā)光二極管芯片，其中形成阻擋層(31)的溝(7) 填充以氣體。
14.根據(jù)權(quán)利要求12或13所述的發(fā)光二極管芯片，其中溝(7)通過(guò)深反應(yīng)離子刻蝕來(lái) 產(chǎn)生并且具有結(jié)構(gòu)化的壁(8)。
15.根據(jù)權(quán)利要求9至11之一所述的發(fā)光二極管芯片，其中阻擋層(31)通過(guò)ρη結(jié)來(lái) 形成。
全文摘要
本發(fā)明提出了一種發(fā)光二極管芯片，其具有用于防止過(guò)壓的裝置，縮寫(xiě)為ESD防護(hù)裝置(2)。ESD防護(hù)裝置(2)集成在支承體(3)中，在該支承體上存在發(fā)光二極管芯片的半導(dǎo)體層序列(1)，并且該ESD防護(hù)裝置基于支承體(3)的確定區(qū)域的特定的摻雜。ESD防護(hù)裝置(2)例如構(gòu)建為齊納二極管，其借助電導(dǎo)體結(jié)構(gòu)(5)與半導(dǎo)體層序列(1)相連接。
文檔編號(hào)H01L25/16GK101904006SQ200880122542
公開(kāi)日2010年12月1日 申請(qǐng)日期2008年12月9日 優(yōu)先權(quán)日2007年12月20日
發(fā)明者喬治·伯格納, 斯特凡·格魯貝爾, 約爾格·埃里?！ぷ魻柛?申請(qǐng)人:歐司朗光電半導(dǎo)體有限公司