防電磁干擾的過壓保護(hù)裝置制造方法
【專利摘要】本發(fā)明公開了一種防電磁干擾的過壓保護(hù)裝置，包括有半導(dǎo)體封裝框架及設(shè)于其上的過壓保護(hù)芯片，其特征在于所述過壓保護(hù)芯片為三個(gè)P-N結(jié)組成雙端四層雙向?qū)ΨQ結(jié)構(gòu)，每一組自上而下依次分別摻雜為N2、P2、N1、P1四層過壓保護(hù)電路，并與一個(gè)低電容浪涌保護(hù)器和一個(gè)電磁干擾抑制電路相串連。作為改進(jìn)，所述半導(dǎo)體框架的載體上設(shè)有與底座相互電連接的凸點(diǎn)座，在凸點(diǎn)座上連接半導(dǎo)體過壓保護(hù)芯片，保護(hù)芯片的正面用引線與半導(dǎo)體框架上的引腳相連。本發(fā)明的優(yōu)點(diǎn)是，結(jié)構(gòu)簡(jiǎn)單，使用可靠，且具防浪涌和防電磁干擾功能。
【專利說明】防電磁干擾的過壓保護(hù)裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種過壓保護(hù)裝置，尤其涉及一種防電磁干擾的過壓保護(hù)裝置。
【背景技術(shù)】
[0002]在通訊領(lǐng)域中，由于電感性和電容性瞬變、靜電放電、雷電等原因形成的意外電壓浪涌會(huì)造成整機(jī)系統(tǒng)的性能下降，出現(xiàn)誤動(dòng)作甚至損壞，因此對(duì)電壓瞬變和浪涌的防護(hù)成為提高整機(jī)系統(tǒng)可靠性的一個(gè)重要組成部分。
[0003]現(xiàn)有技術(shù)中，采用幾個(gè)電壓瞬變和浪涌的保護(hù)器件的組合形式，構(gòu)成多極保護(hù)器件的方式得到較廣泛的利用，其中，構(gòu)成半導(dǎo)體保護(hù)器件最常用的過壓保護(hù)裝置是由封裝框架及設(shè)于其上的半導(dǎo)體保護(hù)芯片組成，半導(dǎo)體保護(hù)芯片與封裝框架的聯(lián)接，是將芯片用導(dǎo)電膠粘接在框架的底座上；此方式存在有由于粘接過程的擠壓，導(dǎo)電膠液被壓出，出現(xiàn)芯片正面，反面短路現(xiàn)象，成品率低，產(chǎn)品質(zhì)量不可靠。此外，此類裝置往往不具有浪涌保護(hù)功能和防電磁干擾功能，從而限制了該裝置的使用。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種結(jié)構(gòu)簡(jiǎn)單，使用可靠且具有浪涌保護(hù)和防電磁干擾功能的新型過壓保護(hù)裝置。
[0005]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:一種防電磁干擾的過壓保護(hù)裝置，包括有半導(dǎo)體封裝框架及設(shè)于其上的過壓保護(hù)芯片，所述過壓保護(hù)芯片為三個(gè)P-N結(jié)組成雙端四層雙向?qū)ΨQ結(jié)構(gòu)，每一組自上而下依次分別摻雜為N2、P2、N1、Pl四層過壓保護(hù)電路，并與一個(gè)低電容浪涌保護(hù)器和一個(gè)電磁干擾抑制電路相串連串連。
[0006]作為改進(jìn)，所述半導(dǎo)體框架的載體上設(shè)有與底座相互電連接的凸點(diǎn)座，在凸點(diǎn)座上連接半導(dǎo)體過壓保護(hù)芯片，保護(hù)芯片的正面用引線與半導(dǎo)體框架上的引腳相連。
[0007]作為進(jìn)一步改進(jìn)，所述設(shè)于半導(dǎo)體框架載體上的凸點(diǎn)座與載體直接相連或是相互粘接或焊接而成。
[0008]采用上述技術(shù)方案，使得本發(fā)明具有如下優(yōu)點(diǎn):由于過壓保護(hù)芯片與一個(gè)低電容浪涌保護(hù)器相串連，可以起來良好的浪涌保護(hù)作用。同時(shí)該芯片設(shè)于導(dǎo)電凸點(diǎn)座上，不是傳統(tǒng)的壓在整個(gè)框架載體上，在用導(dǎo)電膠粘接過程中，不易出現(xiàn)導(dǎo)電膠使芯片正反面短路現(xiàn)象，使得工藝簡(jiǎn)單，同時(shí)芯片的承受電流功率能力增大，由此可靠性提高，生產(chǎn)成本也低。
【專利附圖】

【附圖說明】
[0009]下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明:
圖1為本發(fā)明的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0010]如圖1所示，一種防電磁干擾的過壓保護(hù)裝置，包括有封裝框架I及設(shè)于其上的半導(dǎo)體過壓保護(hù)芯片2，所述過壓保護(hù)芯片為三個(gè)P-N結(jié)組成雙端四層雙向?qū)ΨQ結(jié)構(gòu)，每一組自上而下依次分別摻雜為N2、P2、N1、P1四層過壓保護(hù)電路，并與一個(gè)低電容浪涌保護(hù)器和一個(gè)電磁干擾抑制電路相串連。在封裝框架I的底座10上設(shè)有相互電連接的凸點(diǎn)3，凸點(diǎn)3上電聯(lián)接有半導(dǎo)體過壓保護(hù)芯片2。保護(hù)芯片2的正面及框架I的底座10上分別設(shè)有引腳20及11。在實(shí)際生產(chǎn)過程中，所述設(shè)于封裝框架載體上的凸點(diǎn)3是在底座10上沖壓而成。根據(jù)生產(chǎn)工藝，所述設(shè)于封裝框架載體上的凸點(diǎn)3也可以是與載體相互粘
接或焊接而成。半導(dǎo)體過壓保護(hù)裝置中設(shè)于封裝框架載體上的凸點(diǎn)座3與半導(dǎo)體過壓保護(hù)芯片2之間的連接通過焊接或粘接而成。
[0011]本結(jié)構(gòu)的過壓保護(hù)芯片2與凸點(diǎn)座3的連接為固定連接，可以有多種方式，較好的方式為焊接。為了增加過壓保護(hù)芯片2與凸點(diǎn)座3導(dǎo)電性，過壓保護(hù)芯片2與凸點(diǎn)座3的焊接可以采用導(dǎo)電性好的金屬焊接，如銀、銅等。凸點(diǎn)座3的形狀可以有多種形狀，如為半球形、柱形等。
[0012]需要指出的是，上述實(shí)施例雖對(duì)本發(fā)明作了比較詳細(xì)的文字描述，但這些文字描述只是對(duì)本發(fā)明設(shè)計(jì)思路的簡(jiǎn)單描述，而不是對(duì)本發(fā)明思路的限制。任何不超過本發(fā)明設(shè)計(jì)思路的組合、增加或修改，均落入本發(fā)明的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種防電磁干擾的過壓保護(hù)裝置，包括有半導(dǎo)體封裝框架及設(shè)于其上的過壓保護(hù)芯片，其特征在于所述過壓保護(hù)芯片為三個(gè)P-N結(jié)組成雙端四層雙向?qū)ΨQ結(jié)構(gòu)，每一組自上而下依次分別摻雜為N2、P2、N1、P1四層過壓保護(hù)電路，并與一個(gè)低電容浪涌保護(hù)器和一個(gè)電磁干擾抑制電路相串連。
2.根據(jù)權(quán)利要求1所述的防電磁干擾的過壓保護(hù)裝置，其特征在于所述半導(dǎo)體框架的載體上設(shè)有與底座相互電連接的凸點(diǎn)座，在凸點(diǎn)座上連接半導(dǎo)體過壓保護(hù)芯片，保護(hù)芯片的正面用引線與半導(dǎo)體框架上的引腳相連。
3.根據(jù)權(quán)利要求1所述的防電磁干擾的過壓保護(hù)裝置，其特征在于，所述設(shè)于半導(dǎo)體框架載體上的凸點(diǎn)座與載體直接相連或是相互粘接或焊接而成。
【文檔編號(hào)】H02H9/04GK103474405SQ201210188091
【公開日】2013年12月25日 申請(qǐng)日期:2012年6月8日 優(yōu)先權(quán)日:2012年6月8日
【發(fā)明者】張小平 申請(qǐng)人:江蘇晟芯微電子有限公司