專利名稱：包括金屬核芯襯底的電路組件及其制備工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子電路組件，并且更具體地涉及包括半導(dǎo)體器件的電路組件及其制備。
背景技術(shù)：
按各種尺寸來制備微電子電路封裝體。 一個封裝級包括包含多個微型電路和/或 其它元件的半導(dǎo)體芯片。這樣的芯片通常由諸如硅等的半導(dǎo)體制成。包含多層襯底的中間 封裝級(即，"芯片載體")可以包括多個芯片。同樣，這些中間封裝級可以附在更大尺度電 路卡、母板等上。中間封裝級在整個電路組件中用于包括結(jié)構(gòu)支承、從較小尺度電路到較大 尺度板的過渡集成和電路元件散熱的多種目的。用在傳統(tǒng)中間封裝級中的襯底包括各種材 料，例如，陶瓷、玻璃纖維增強的聚環(huán)氧化物和聚酰亞胺。 上述襯底雖然提供了足夠剛性以便為電路組件提供結(jié)構(gòu)支承，但是通常具有與附 在它們上面的微電子芯片大為不同的熱膨脹系數(shù)。其結(jié)果是，存在重復(fù)使用之后由于組件 層之間的接合部的失效而引起的電路組件失效的風(fēng)險。 同樣，用在襯底上的電介質(zhì)材料必須滿足若干要求，包括共形性(conformality)、 耐燃性和相容熱膨脹性。傳統(tǒng)電介質(zhì)材料包括，例如聚酰亞胺、聚環(huán)氧化物、酚醛和碳氟化 合物。這些聚合物電介質(zhì)通常具有比相鄰層高得多的熱膨脹系數(shù)。 隨著人們越來越努力地將微電子小型化，封裝襯底上芯片和其它器件占據(jù)的面積 和厚度變得越來越小和越來越薄。 期望能提供具有克服了現(xiàn)有技術(shù)的缺點的改進熱特性和結(jié)構(gòu)特性的電路組件。

發(fā)明內(nèi)容
在第一方面中，本發(fā)明提供了一種用于電子器件封裝體的襯底，包含導(dǎo)電核芯， 其被成形為限定接納電子器件的空腔；位于核芯的第一側(cè)上的第一絕緣層；以及與空腔內(nèi) 的表面相鄰放置的第一接觸件。 在另一方面中，本發(fā)明提供了一種制作用于電子器件封裝體的襯底的方法，包含 提供導(dǎo)電核芯；改變核芯的形狀以限定接納電子器件的空腔；將第一絕緣層施加到核芯的 第一側(cè)上；并且形成與空腔內(nèi)的表面相鄰的第一接觸件。


圖1是按照本發(fā)明實施例構(gòu)造的一個電路組件的平面圖。 圖2是沿著線2-2獲取的圖1的電路組件的截面圖。 圖3是沿著線3-3獲取的圖1的電路組件的截面圖。 圖4是按照本發(fā)明實施例構(gòu)造的另一個電路組件的平面圖。 圖5是沿著線5-5獲取的圖4的電路組件的截面圖。 圖6是沿著線6-6獲取的圖4的電路組件的截面圖。
圖7、圖8和圖9是按照本發(fā)明的幾個實施例構(gòu)造的其它電路組件的截面圖。 圖10是按照本發(fā)明實施例構(gòu)造的襯底的平面圖。 圖11是沿著線11-11獲取的圖7的襯底的截面圖。 圖12是根據(jù)本發(fā)明另一方面的電路組件的截面圖。
具體實施例方式
在一個方面中，本發(fā)明提供了包括安裝在襯底上的半導(dǎo)體器件的電路組件，其中 襯底包括導(dǎo)電核芯和在導(dǎo)電核芯的第一側(cè)上的第一層絕緣材料。使襯底成形以形成空腔， 并且半導(dǎo)體器件的至少一部分位于空腔中。將第一導(dǎo)體和第二導(dǎo)體設(shè)置在空腔中。第一導(dǎo) 體將半導(dǎo)體器件的第一接觸件與核芯電連接，而第二導(dǎo)體與半導(dǎo)體器件的第二接觸件電連 接，并從第二接觸件延伸到空腔的邊緣。該組件在機械上是堅固的，并且提供了半導(dǎo)體器件 的有效散熱。 參照附圖，圖1是按照本發(fā)明的一個實施例構(gòu)造的一個電路組件10的平面圖，而 圖2和圖3是該電路組件10的截面圖。該電路組件包括具有核芯20的襯底12，核芯20 被成形以形成空腔14，空腔14具有底部16和從底部的周圍延伸的側(cè)面18。絕緣材料的第 一層和第二層22和24位于核芯的相對側(cè)(或表面)上。核芯20可以是單層或多層結(jié)構(gòu)。 使空腔成形以接納半導(dǎo)體器件26 (也稱為芯片)。在一個例子中，半導(dǎo)體器件是金屬氧化物 半導(dǎo)體場效應(yīng)晶體管(MOSFET)。使導(dǎo)電件(或接觸件)28放置為鄰近于半導(dǎo)體器件的頂面 30并與其電接觸。導(dǎo)電件28的端部32和34電連接到襯底上的導(dǎo)體36和38。導(dǎo)電件28 的端部32和34與導(dǎo)體36和38之間的電連接可以使用焊接部40和42來實現(xiàn)。類似地， 導(dǎo)電件28可以使用焊接部44與半導(dǎo)體器件的頂部電連接。 —個或更多個導(dǎo)電體或接觸件(也稱為連接焊盤)位于與空腔中的表面(例如， 底部或側(cè)壁表面)相鄰的位置上。在本例中，連接焊盤46位于第一層絕緣材料22上，并與 半導(dǎo)體器件上的接觸件48電連接。焊盤46從接觸件48延伸到空腔的邊緣，并且可能超出 邊緣，并且通過第一層絕緣材料與核芯電絕緣。焊盤46與接觸件48之間的連接可以使用 焊接部50形成。在一個例子中，接觸件可以是MOSFET的柵極接觸件。連接焊盤46提供了 用于將另一個器件或電路板連接到該半導(dǎo)體器件的裝置。 可以在第一層絕緣材料22中形成一個或更多個開口或盲孔54?？梢詫?dǎo)電材料 56填入這些通孔中，以形成將半導(dǎo)體器件上的接觸件58和60與襯底的核芯電連接的導(dǎo)體。 可以使用焊接部62將導(dǎo)電材料56與接觸件58和60連接。在一個例子中，接觸件58和60 可以是MOSFET的源極接觸件。在絕緣涂層中設(shè)置開口 66，以創(chuàng)建可以用于與核芯形成電連 接的盲孔。 雖然圖1示出了包括MOSFET形式的半導(dǎo)體器件的電路組件，但應(yīng)該明白，本發(fā)明 不局限于任何特定類型的電子器件或電路。例如，圖1的MOSFET可以被另一種類型的電子 器件、邏輯電路、功率放大器等取代。 通過將電子器件安裝在空腔內(nèi)，可以使用基本上位于襯底的頂面64的平面內(nèi)的 連接體來形成到半導(dǎo)體器件的頂部的電和/或熱連接。另外，可以形成到器件的頂面和底 面兩者的熱連接，并且可以形成到器件的背面的電連接。這種結(jié)構(gòu)還提供嵌入式互連性?？?以用低損耗銅連接來改善信號傳播。為了改善解耦，可以將電子器件安裝在無源器件附近。該組件與以前的組件相比具有降低了的形狀因子。可以縮短電跡線/電線之間的距離。
另外，緊湊的結(jié)構(gòu)提供了改善的熱特性，以便有效地移走來自半導(dǎo)體器件的熱量。 通過將器件放置在空腔中，器件的背面可以位于與封裝體的頂面上的連接焊盤相同的平面 內(nèi)，從而提供有助于組件制造的單個焊接平面。 襯底核芯層可以包含各種材料中的任何一種，諸如可以是例如未經(jīng)處理的或鍍鋅 的鋼、鋁、金、鎳、銅、鎂的金屬或任何上述金屬的合金，以及導(dǎo)電的碳涂敷材料或金屬化的 不導(dǎo)電材料(例如被濺射的陶瓷或被涂敷的塑料)。更具體地說，襯底可以包含從銅箔、鎳 鐵合金和它們的組合或多層中選擇的金屬核芯。襯底也可以是由前述金屬或其組合中的任 何一種組成的穿孔襯底。 在一些實施例中，襯底包含鎳鐵合金，例如包含大約64重量百分比的鐵和36重量 百分比的鎳的INVAR(位于法國巴黎Rue de Rivoli大街168號的Imphy S. A.公司擁有的 商標(biāo))。與用于制備芯片的硅材料相比，這種合金具有較低的熱膨脹系數(shù)。為了防止由于儲 存或正常使用時的熱循環(huán)而引起的芯片尺度封裝體的相繼較大或較小尺度層之間的粘接 部失效，這種特性是所期望的。當(dāng)將鎳鐵合金用作導(dǎo)電核芯時，可以將一層銅金屬施加到導(dǎo) 電核芯的所有表面上，以提高導(dǎo)電性?？梢酝ㄟ^諸如電鍍或金屬氣相沉積的傳統(tǒng)方法來施 加該層銅金屬。該層銅通常可以具有1到10微米的厚度。 在圖1、圖2和圖3的例子中，半導(dǎo)體器件是安裝在襯底的空腔中的MOSFET。 M0SFET包括柵極接觸件、漏極接觸件和兩個源極接觸件。柵極接觸件48可以例如通過焊接 與第一焊盤或?qū)щ婓w46電連接。源極接觸件58和60可以例如通過焊接經(jīng)由通孔54中的 導(dǎo)電材料與核芯電連接。M0SFET頂部上的漏極接觸件可以例如通過焊接與導(dǎo)電件28電連 接。 圖4是包括核芯78的襯底70的一個可替代實施例的平面圖，而圖5和圖6是它 的截面圖，核芯78被成形為形成空腔72，空腔72具有底部72和從底部的周圍延伸的側(cè)面 76。絕緣材料的第一層和第二層80和82位于核芯的相對側(cè)上。襯底可以包括示出為項目 84、86、88和90的多個導(dǎo)電體或接觸焊盤。可以將接觸焊盤(例如，88和90)安裝在第一 層絕緣材料的表面上或嵌入第一層絕緣材料中，或在通孔中以形成與襯底的核芯層電連接 的接觸焊盤(例如84和86)?？梢赃x擇接觸焊盤的布置以容納至少部分安裝在空腔中的 各種半導(dǎo)體器件。在圖4的例子中，焊盤88和90延伸到空腔的邊緣，并且可能超出空腔的 邊緣，并且提供用于將安裝在空腔中的器件與另一個電路連接的裝置。在絕緣的頂層中的 開口 92和94形成盲孔，該盲孔使核芯的部分暴露出來，并且可以包括用于與核芯形成電連 接的導(dǎo)電材料?？梢栽谝r底中設(shè)置一個或更多個通孔96。這種通孔可以延伸穿過核芯，并 且可以例如通過一層電介質(zhì)材料IOO來與核芯絕緣。可以將導(dǎo)電材料填入該通孔中，或者 可以讓一個或更多個導(dǎo)體穿過該通孔，以提供位于核芯相對側(cè)上的元件或電路之間的電連 接。 圖7、圖8和圖9是依照本發(fā)明實施例構(gòu)造的其它電路組件的截面圖。圖7示出 了多個電子器件104和106位于襯底110的空腔108中的實施例。并且，襯底包括導(dǎo)電核 芯112和位于該核芯相對側(cè)上的第一絕緣層和第二絕緣層114和116。與核芯絕緣的一個 或更多個導(dǎo)體(例如導(dǎo)體118和120)可以位于空腔中，并且可以延伸到空腔的邊緣和超出 空腔的邊緣，以提供用于將電子器件與空腔外部的電路電連接的裝置。這種電路可以包括
6在絕緣層114上形成的導(dǎo)體?？梢栽诳涨粎^(qū)中的襯底中形成一個或更多個貫通孔122和/ 或一個或更多個盲孔124，以提供電子器件與核芯或核芯另一側(cè)上的電路之間的電連接。將 導(dǎo)體126和128設(shè)置成與電子器件104和106的頂側(cè)形成電連接。將導(dǎo)體126和128設(shè)置 成與電子器件104和106的頂側(cè)形成電連接。 圖8示出了附加核芯層130和附加絕緣材料層132建立在襯底134的底部上的實 施例。電路136可以在絕緣層132上形成，并且可選地可以將一個或更多個通孔138和140 設(shè)置成使核芯130和142相互連接，將電路與一個或更多個核芯連接，將電子器件與一個或 更多個核芯連接，或者連接核芯相對側(cè)上的電路。在圖8的實施例中，電子器件144通過貫 通孔140與層132上的電路136連接?？梢詫⒏郊訉?dǎo)體146設(shè)置成將電子器件與層148上 的電路連接。 圖9示出了附加核芯層150和絕緣層152建立在襯底154的頂部上的實施例。電 路156可以在絕緣層152上形成，并且可以將諸如158和160的一個或更多個通孔設(shè)置成 使各個元件相互連接。例如，可以使核芯154和162相互連接，可以使絕緣層上的電路與一 個或更多個核芯連接，可以使電子器件與一個或更多個核芯連接，或者可以使核芯相對側(cè) 上的電路相互連接。 在另一個方面中，本發(fā)明包括制作電子電路組件的方法。該方法包含(a)提供導(dǎo) 電核芯；(b)改變核芯的形狀以形成接納半導(dǎo)體器件的至少一部分的空腔；(c)將電介質(zhì)涂 層施加到導(dǎo)電核芯的第一表面上；并且(d)在電介質(zhì)涂層的表面上和電介質(zhì)涂層中的通孔 中形成導(dǎo)電體。在本例中，首先形成金屬核芯，然后，接著應(yīng)用任何必要的預(yù)處理、電介質(zhì)涂 層施加、濺射、鍍敷圖形化等。到核芯的通路可以在金屬化和圖形化之前或之后創(chuàng)建。電介 質(zhì)涂層可以是共形的涂層。 在一些實施例中，在施加電介質(zhì)涂層之前，可以將一層金屬(例如銅)施加到核芯 上，以保證最佳導(dǎo)電性?？梢酝ㄟ^傳統(tǒng)方法(例如，通過電鍍、金屬氣相沉積技術(shù)或無電鍍 敷)來施加這層金屬以及在隨后金屬化步驟中施加的金屬。該層金屬的厚度通?？梢詾? 到20微米，優(yōu)選地為5到10微米。 可以通過化學(xué)、機械或激光消融或者使用掩蔽技術(shù)來形成導(dǎo)體或接觸件，以防止 將涂層施加在所選區(qū)域上，或者除去電介質(zhì)涂層的預(yù)定圖形中的部分，以使導(dǎo)電核芯的部 分暴露出來，并且將一層金屬施加到電介質(zhì)涂層的部分上以形成導(dǎo)體和接觸件。將至少一 個電介質(zhì)涂層金屬化也可以用于形成與電介質(zhì)涂層的表面相鄰的接觸件和導(dǎo)體。
可以在核芯材料的單個大板(sheet)中形成多個空腔。圖10是包括空腔172和 174的核芯材料的板170的平面圖。圖11是沿著線11-11獲取的圖10的襯底的截面圖。 與該板的將形成空腔的部分相鄰地形成多個槽或開口 ，例如176、 178、 180、 182?？梢酝ㄟ^沖 壓或者機械變形或除去襯底的一部分來形成空腔。還可以使用已知的化學(xué)軋制(milling) 技術(shù)來形成空腔?；蛘?，可以通過優(yōu)先刻蝕所期望位置中的核芯來形成空腔。在另一個例 子中，可以使用這些變形技術(shù)的任何組合。槽有助于形成/沖孔工藝。槽還限定該板的可 拋棄部分184。核芯空腔通過接頭(tab)(例如186U88、190和192)與可拋棄部分連接。 可以破壞或切斷這些接頭，以便從可拋棄部分中移走核芯空腔。 在一些實施例中，導(dǎo)電核芯的厚度可以為大約20到400微米，或者更具體地為150 到250微米。該核芯可以包括多個孔。這些孔可以具有一致的尺寸和形狀。當(dāng)這些孔是圓形的時，孔的直徑可以是大約8密耳(203.2微米)。只要這些孔大到足以在不被阻塞的情 況下能容納在本發(fā)明的工藝中施加的所有層，這些孔就可以根據(jù)需要而更大或更小。
電介質(zhì)涂層可以施加到核芯的暴露表面上，以在其上形成共形的涂層。本文所使 用的"共形"膜或涂層指的是具有基本均勻的厚度、與包括核芯中的孔內(nèi)(但是，優(yōu)選地不 堵塞孔)的表面的核芯外形(topography)共形的膜或涂層。電介質(zhì)涂層的膜厚可以例如 在5到50微米之間。出于各種原因，更小的膜厚是期望的。例如，具有較小膜厚的電介質(zhì) 涂層使得能形成較小尺度電路。 用在本發(fā)明的工藝中的電介質(zhì)涂層可以通過包括例如浸涂、氣相沉積、電沉積和 自泳沉積的任何合適的共形涂敷方法來施加。通過氣相沉積施加的電介質(zhì)涂層的例子包 括聚對二甲苯(包括被取代的和未被取代的聚對二甲苯)；倍半硅氧烷；以及聚苯并環(huán)丁 烯。通過電沉積施加的電介質(zhì)涂層的例子包括陽極和陰極的丙烯酸脂、環(huán)氧樹脂、聚酯、聚 氨酯、聚酰亞胺或油基樹脂合成物。 還可以通過電沉積任何可電沉積的光敏合成物來形成電介質(zhì)涂層。例如，可以通 過電沉積包含分散在水介質(zhì)中的樹脂相(resinousphase)的可電沉積的涂層合成物來將 電介質(zhì)涂層施加到核芯上，其中該樹脂相含有的共價鍵鹵素的含量至少為基于存在于所述 樹脂相中的樹脂固體的總重量的1重量百分比。可電沉積的電介質(zhì)涂層合成物和與之相關(guān) 的方法的例子在通過參考并入于此的美國專利No. 6， 713， 587中有描述。
可以用電泳法將可電沉積的涂層合成物施加到導(dǎo)電襯底(或已經(jīng)通過金屬化將 其變成導(dǎo)電的襯底)上。為電沉積而施加的電壓可以是變化的，并且可以是例如低至l伏 到高至幾千伏，但通常在50到500伏之間。電流密度可以在0. 5安培每平方英尺到5安培 每平方英尺(0.5到5毫安每平方厘米)之間，并且在電沉積期間呈下降趨勢，指示在襯底 的所有暴露表面上形成絕緣共形膜。 在通過電沉積施加了涂層之后，可以將其固化，通常在1到40分鐘的時期內(nèi)在范 圍從9(TC到30(TC的升高溫度下熱固化，以便在核芯的所有暴露表面之上形成共形的電介 質(zhì)涂層。 還可以使用自泳沉積來施加絕緣層，自泳沉積也稱為化學(xué)泳沉積 (chemiphoresis)。一般說來，自泳沉積是在浸槽(dip tank)中從酸性含水涂層合成物中將 有機涂層沉積在金屬表面上的涂覆工藝。該工藝包括由于含水合成物的低pH值而從襯底 表面受控釋放出金屬離子，從而使緊鄰要被涂覆的襯底的分散在水中的聚合物不穩(wěn)定。這 使聚合物顆粒凝結(jié)并使凝結(jié)的聚合物沉積到襯底表面上。隨著涂層厚度增加，沉積變慢，得 到了整體均勻的涂層厚度。 在施加了電介質(zhì)涂層之后，可以在一個或更多個預(yù)定位置上除去電介質(zhì)涂層，以 使襯底表面的一個或更多個部分暴露出來?？梢酝ㄟ^各種方法(例如，通過消融技術(shù))除 去電介質(zhì)涂層。這種消融通常使用激光或通過其它傳統(tǒng)技術(shù)(例如，機械鉆孔和化學(xué)或等 離子體刻蝕技術(shù))來進行。 絕緣層上的電路可以使用金屬化工藝來形成。通常將一層金屬施加到所有表面上 來進行金屬化，使得能形成穿過襯底的金屬化通孔(即，貫通孔)和/或到核芯但未穿過核 芯的金屬化通孔(即，盲孔)。在這個金屬化步驟中施加的金屬可以是前述金屬或合金中的 任何一種，只要金屬或合金具有足夠的導(dǎo)電性即可。通常，在上述金屬化步驟中施 的金屬是銅?？梢酝ㄟ^傳統(tǒng)電鍍、種子電鍍、金屬氣相沉積、或如上所述提供均勻金屬層的任何其 它方法來施加金屬。金屬層的厚度通常是大約5到50微米。 為了在金屬化步驟之前提高金屬層與電介質(zhì)涂層的粘合性，可以利用離子束、電 子束、電暈放電或等離子體轟擊來處理所有表面，接著將助粘劑層施加到所有表面上。助粘 劑層可以具有范圍從50到5000埃的厚度，并且通常是從鉻、鈦、鎳、鈷、銫、鐵、鋁、銅、金、鎢 和鋅、以及它們的合金和氧化物中選擇的金屬或金屬氧化物。 此外，在施加電介質(zhì)涂層之前，可以針對電介質(zhì)材料的施加而預(yù)處理或者制備核 芯表面。例如，在施加電介質(zhì)之前進行清洗、漂洗、和/或用助粘劑處理可以是合適的。
在金屬化之后，可以將光敏層(由"光致抗蝕劑"或"抗蝕劑"合成物形成)施加 到金屬層上?？蛇x地，在施加光敏層之前，可以清洗和預(yù)處理金屬化的襯底；例如，用酸性刻 蝕劑處理以除去氧化的金屬。光敏層可以是正性或負性光敏層。光敏層通常具有大約2到 50微米的厚度，并且可以通過光刻處理領(lǐng)域中的技術(shù)人員已知的任何方法來施加。可以使 用加性或減性處理方法來創(chuàng)建所期望的電路圖形。 合適的正性作用光敏樹脂包括本領(lǐng)域技術(shù)人員已知的那些中的任何一種。這些例 子包括二硝基芐基功能聚合物。這樣的樹脂具有高光敏度。在一個例子中，樹脂的光敏層 可以是通常通過噴涂施加的包含二硝基芐基功能聚合物的合成物。硝基芐基功能聚合物也 是適合的。 光敏層也可以是包含二硝基芐基功能聚氨酯和環(huán)氧-胺聚合物的可電沉積的合 成物。 負性作用光致抗蝕劑包括液態(tài)或干膜型合成物。液態(tài)合成物可以通過輥涂 (rolling即plication)技術(shù)、簾涂(curtain即plication)或電沉積來施力口。優(yōu)選地，液 態(tài)光致抗蝕劑通過電沉積來施加，更優(yōu)選地通過陽離子型電沉積來施加?？呻姵练e的合成 物包含離子型聚合物材料，該離子型聚合物材料可以是陽離子型的或陰離子型的，并可以 從聚酯、聚氨酯、丙烯酸樹脂和聚環(huán)氧化物中選擇。 在施加了光敏層之后，可以在光敏層之上放置具有所期望圖形的光掩模，并且使 分層的襯底暴露在足夠程度的適當(dāng)光化輻射源下。本文所使用的術(shù)語"足夠程度的光化輻 射"指的是在負性作用抗蝕劑的情況下使輻射暴露區(qū)中的單體聚合、或者在正性作用抗蝕 劑的情況下使聚合物解聚或使聚合物變得更加可溶解的那種程度的輻射。這導(dǎo)致在輻射暴 露區(qū)與輻射屏蔽區(qū)之間的溶解度不同。 在暴露于輻射源下之后可以除去光掩模，并且使用傳統(tǒng)顯影液來顯影分層的襯 底，以除去光敏層的更可溶的部分，并且露出底下金屬層的所選區(qū)域。然后，可以使用將金 屬轉(zhuǎn)變成水溶性金屬絡(luò)合物的金屬刻蝕劑來刻蝕在這個步驟中露出的金屬?？梢酝ㄟ^噴水 除去可溶性絡(luò)合物。 光敏層在刻蝕步驟期間保護在它下面的任何金屬。然后，可以通過化學(xué)剝離工藝 除去不受刻蝕劑影響的剩余光敏層，以提供通過如上所述形成的金屬化通孔連接的電路圖 形。 應(yīng)該明白，在不脫離本發(fā)明范圍的情況下本發(fā)明的任何工藝可以包括一個或更多 個附加步驟。同樣，如有必要，可以在不脫離本發(fā)明范圍的情況下改變執(zhí)行這些步驟的次序。
在制備好襯底上的電路圖形之后，可以在一個或更多個隨后步驟中附接一個或更 多個其它電路元件以形成電路組件。附加元件可以包括通過上述的任何工藝制備的一個或 更多個多層電路組件、諸如半導(dǎo)體芯片的較小尺度元件、插入層、較大尺度電路卡或母板以 及有源或無源元件。這些元件可以使用傳統(tǒng)粘合劑、表面安裝技術(shù)、引線接合或倒裝芯片技 術(shù)來附接。 雖然附圖示出了在襯底單側(cè)中的一個或更多個空腔，但應(yīng)該明白，空腔可以在襯 底的一側(cè)或兩側(cè)上形成。上述處理可以用于創(chuàng)建所期望電路以及將芯片和/或其它元件與 封裝體且最終與可以支承芯片封裝體的電路板連接的電連接。在一個例子中，芯片可以與 襯底表面上的電路引線接合。 在另一個例子中，芯片可以倒裝芯片式地連接到空腔內(nèi)的電路。在這種情況下，導(dǎo) 電體可以沿著空腔的側(cè)壁從襯底的表面通向空腔的底部和/或可以使用提供到襯底相對 側(cè)的電連接的通孔來將芯片與襯底底部上的電路連接。 可以使用電介質(zhì)材料來密封芯片，然后可以引出(route out)電路溝槽，并且在溝 槽中形成將封裝體上的電路與芯片上的電路連接的導(dǎo)體。然后，可以將這些芯片金屬化并 完成電連接。芯片也可以倒裝芯片式地直接附接到電路板上。也可以使用這些連接技術(shù)的 任何組合。 正如用在本描述中的那樣，除非另有指明，數(shù)值參數(shù)是可以根據(jù)本發(fā)明試圖獲得 的所期望特性而變的近似值。因此，每個數(shù)值參數(shù)至少應(yīng)該根據(jù)所報告有效位的個數(shù)和通 過應(yīng)用普通舍入技術(shù)、或通過將典型的制造公差考慮進來來解釋。 此外，應(yīng)該明白，本文所述的任何數(shù)值范圍意圖包括包含于其中的所有子范圍。例 如，"1到10"的范圍意圖包括在所述最小值1與所述最大值10之間且包括所述最小值1 和所述最大值10( S卩，具有等于或大于1的最小值和等于或小于10的最大值)的所有子范 圍。 本發(fā)明的組件為半導(dǎo)體器件提供了物理保護和電保護，防止器件受到物理損害或 電損害。雖然上面的例子示出了在具有均勻核芯厚度的襯底中的空腔，但核芯的厚度無需 是均勻的。圖12是包括核芯202的襯底200的一個可替代實施例的截面圖，核芯202被成 形為形成空腔204，空腔204具有底部206和從底部的周圍延伸的側(cè)面208。絕緣材料的第 一層和第二層210和212位于核芯的相對側(cè)上。襯底可以包括示出為項目214、216、218和 220的多個導(dǎo)電體或接觸焊盤?？梢詫⒔佑|焊盤(例如214和220)安裝在第一層絕緣材料 的表面上或嵌入第一層絕緣材料中，或者在通孔中以形成與襯底的核芯層電連接的接觸焊 盤(例如216和218)。可以選擇接觸焊盤的布置以容納至少部分安裝在空腔中的各種半導(dǎo) 體器件。在圖12的例子中，焊盤214和220延伸到空腔的邊緣，并且可能超出空腔的邊緣， 并且提供用于將安裝在空腔中的器件與另一個電路連接的裝置。在絕緣的頂層中可以包括 開口，以形成盲孔，該盲孔使核芯的部分暴露出來并且可以包括用于與核芯形成電連接的 導(dǎo)電材料(例如，216和218)?？梢栽谝r底中設(shè)置一個或更多個通孔222。這種通孔可以 延伸穿過核芯，并且可以通過例如一層電介質(zhì)材料224與核芯絕緣?？梢詫?dǎo)電材料填入 該通孔中，或者可以讓一個或更多個導(dǎo)體穿過該通孔，以提供位于核芯相對側(cè)上的元件或 電路之間的電連接。當(dāng)用于支承MOSFET時，本發(fā)明的電路組件提供了到小形狀因子封裝體 中的硅的背面(漏極)的低電阻電路徑。該組件使得能將硅片的有源側(cè)(源極)與空腔的底部連接并將柵極布線到外殼(can)的邊緣。本發(fā)明的組件還有助于半導(dǎo)體器件的雙側(cè)冷 卻。通過焊接到襯底的硅背面改善了熱路徑。 雖然通過幾個例子對本發(fā)明作了描述，但對于本領(lǐng)域技術(shù)人員來說，應(yīng)當(dāng)明白，可 以在不脫離如下列權(quán)利要求所述的本發(fā)明范圍的情況下對所述例子作各種改變。
權(quán)利要求
一種用于電子器件封裝體的襯底，包括導(dǎo)電核芯，其被成形為限定用于接納電子器件的空腔；在所述核芯的第一側(cè)上的第一絕緣層；和與所述空腔內(nèi)的表面相鄰放置的第一接觸件。
2. 如權(quán)利要求1所述的襯底，其中，所述第一接觸件位于所述空腔內(nèi)的所述第一絕緣 層上。
3. 如權(quán)利要求1所述的襯底，其中，所述第一接觸件與所述導(dǎo)電核芯電連接。
4. 如權(quán)利要求1所述的襯底，其中，所述導(dǎo)電核芯包括如下中的一種或更多種 未經(jīng)處理的或鍍鋅的鋼、鋁、金、鎳、銅、鎂或任何上述金屬的合金。
5. 如權(quán)利要求1所述的襯底，其中，所述導(dǎo)電核芯包括 金屬化的不導(dǎo)電材料。
6. 如權(quán)利要求1所述的襯底，還包括在所述核芯的第二側(cè)上的第二絕緣層，其中，所述第一絕緣層和第二絕緣層共形地涂 敷所述導(dǎo)電核芯。
7. 如權(quán)利要求6所述的襯底，其中，所述第一絕緣層和第二絕緣層是使用電沉積而施 加到所述導(dǎo)電核芯上的。
8. 如權(quán)利要求6所述的襯底，還包括 與所述第一層和第二層中的一個相鄰放置的第二核芯。
9. 如權(quán)利要求l所述的襯底，還包括 在所述核芯中的開口。
10. 如權(quán)利要求l所述的襯底，還包括 位于所述第一絕緣層上的電路層。
11. 如權(quán)利要求l所述的襯底，還包括第一導(dǎo)體，其與所述第一接觸件電連接并且延伸到所述空腔的外部的位置。
12. 如權(quán)利要求l所述的襯底，還包括 電連接所述第一接觸件和所述核芯的通孔。
13. —種制作用于電子器件封裝體的襯底的方法，包括如下步驟 提供導(dǎo)電核芯；改變所述核芯的形狀以限定用于接納電子器件的空腔； 將第一絕緣層施加到所述核芯的第一側(cè)上；以及 形成與所述空腔內(nèi)的表面相鄰的第一接觸件。
14. 如權(quán)利要求13所述的方法，其中，所述第一接觸件位于所述空腔內(nèi)的所述第一絕 緣層上。
15. 如權(quán)利要求13所述的方法，其中，所述第一接觸件與所述導(dǎo)電核芯電連接。
16. 如權(quán)利要求13所述的方法，其中，所述導(dǎo)電核芯包括如下中的一種或更多種 未經(jīng)處理的或鍍鋅的鋼、鋁、金、鎳、銅、鎂或任何上述金屬的合金。
17. 如權(quán)利要求13所述的方法，其中，所述導(dǎo)電核芯包括 金屬化的不導(dǎo)電材料。
18. 如權(quán)利要求13所述的方法，還包括如下步驟將第二絕緣層施加到所述核芯的第二側(cè)上，其中，所述第一絕緣層和第二絕緣層共形地涂覆所述導(dǎo)電核芯。
19. 如權(quán)利要求18所述的方法，其中，使用電沉積將所述第一絕緣層和第二絕緣層施加到所述導(dǎo)電核芯上。
20. 如權(quán)利要求13所述的方法，其中，所述核芯是板的一部分，并且所述方法還包括如下步驟在所述板中形成與所述核芯的邊緣相鄰的槽；以及將所述核芯與所述板分開。
21. 如權(quán)利要求13所述的方法，其中，使用沖壓、軋制和刻蝕工藝中的一種或更多種來改變所述核芯的形狀。
全文摘要
用于電子器件封裝體的襯底包括導(dǎo)電核芯，其被成形為限定接納電子器件的空腔；位于核芯的第一側(cè)上的第一絕緣層；以及與空腔內(nèi)的表面相鄰放置的第一接觸件。還提供了制造該襯底的方法。
文檔編號H01L23/14GK101743635SQ200880024704
公開日2010年6月16日 申請日期2008年5月19日 優(yōu)先權(quán)日2007年6月11日
發(fā)明者K·C·奧爾森, T·W·古德曼, 彼得·埃勒紐斯 申請人:Ppg工業(yè)俄亥俄公司