專利名稱：可數(shù)控的片上電阻器及方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及電阻器，并且特別涉及與制作可數(shù)控片上電阻器 相關(guān)聯(lián)的方法和設(shè)備。
背景技術(shù)：
電阻器在幾乎所有電子電路中扮演重要角色。在很多情況下，電路 的性能受限于可用來實(shí)現(xiàn)該電路的電阻器的精度?；パa(bǔ)型金屬氧化物半
導(dǎo)體(CMOS)芯片制造工藝當(dāng)前不能夠?qū)崿F(xiàn)精確的電阻值。例如，在 CMOS芯片中實(shí)現(xiàn)的電阻器的值可變化至其設(shè)計(jì)值的20-30%那么多。當(dāng) 在CMOS中實(shí)現(xiàn)以對抗在CMOS電阻器產(chǎn)品中存在的該概率性分布 (probabilistic spread)時(shí)，可數(shù)控電阻器依賴于根據(jù)控制信號而改變其值 的晶體管開關(guān)。然而，即使是處于"導(dǎo)通"狀態(tài)，這些開關(guān)也會(huì)在信號路 徑中引入某些"導(dǎo)通電阻"，這可能改變電路的行為。傳統(tǒng)的方法試圖通 過增加開關(guān)中晶體管的溝道寬度由此減小其導(dǎo)通電阻來降低該導(dǎo)通電阻 的影響。但是，這又增加了開關(guān)的寄生電容。因此，CMOS開關(guān)要么具 有大的寄生電容，要么具有大的導(dǎo)通電阻，而這兩者均可能影響可數(shù)控 電阻和/或使用可數(shù)控電阻的電路的性能。
這些情況產(chǎn)生了在如何在片上制造精確的電阻器值方面的問題，而 當(dāng)前電信產(chǎn)業(yè)的增長卻要求制造商在芯片上包括盡可能多的功能并避免 使用片下部件。因此，需要方法來實(shí)現(xiàn)精確的、可線性變化的片上電阻 值。
此外，電子電路在使用期間的溫度變化導(dǎo)致片上電阻器值的漂移。 為了對抗這種趨勢，還需要可以在規(guī)定范圍內(nèi)可以可靠且精確地調(diào)整的 片上可變電阻器。
數(shù)種現(xiàn)有方法試圖解決這些問題，現(xiàn)在將描述這些方法的一些示例。例如，"修正(trimming)"是用來糾正片上無源部件的值的后處理(即， 制造后)步驟。然而，該工藝大大增加了己完成的芯片的成本。另一種 方法涉及將MOS晶體管用作可變電阻器，并適當(dāng)偏置MOS晶體管和適 當(dāng)確定MOS晶體管的大小。然而，這種方法不適于其中例如對于數(shù)字控 制字的每個(gè)增量都需要線性/固定電阻步長的應(yīng)用，這是因?yàn)槎M(jìn)制加權(quán) 的晶體管的并聯(lián)在有效電阻范圍內(nèi)產(chǎn)生非線性電阻步長。
用來解決片上電阻器的這些問題的第三種方法涉及在與主電阻器串 聯(lián)的場效應(yīng)晶體管(FET)上使用脈寬調(diào)制(PWM)。然而，這種方法存 在可能使通信系統(tǒng)由于饋入的時(shí)鐘而產(chǎn)生附加噪聲的缺點(diǎn)。再一種方法 是將MOS晶體管用作有源熔絲來短路而調(diào)整串聯(lián)或并聯(lián)布置的電阻器。 然而，這種方法不適于CMOS應(yīng)用，這是因?yàn)閷?shí)現(xiàn)低電阻開關(guān)在芯片上 占用了較大的面積，并且在電阻器中引入了相當(dāng)大的寄生電容，而這可 能引入非線性的行為。
又一種方法涉及使用接地的開關(guān)電阻器串。然而，由于接地端，這 種技術(shù)導(dǎo)致可變電阻器中恒定的電流消耗。這使得該方法在單端電路和/ 或低功率電路的使用中沒有吸引力。此外，電路中無源部件(電阻器) 和有源部件(開關(guān))的數(shù)目隨著數(shù)字控制字中的位數(shù)線性增加而呈指數(shù) 式增加。再又一種方法將CMOS開關(guān)或傳輸門陣列用作可變電阻器。然 而，這種方法使用導(dǎo)致非線性電阻步長的二進(jìn)制加權(quán)結(jié)構(gòu)。另外，傳輸 門在供應(yīng)電壓范圍的極限附近具有非線性的電壓與電流比特性，而這可 能導(dǎo)致可用電壓擺動(dòng)的降低。因此，期望提供可數(shù)控電阻器方法及設(shè)備， 其實(shí)現(xiàn)任意小、且仍然基本上線性的電阻增加步長，而不管與開關(guān)相關(guān) 聯(lián)的導(dǎo)通電阻如何。

發(fā)明內(nèi)容
根據(jù)示例性實(shí)施方式， 一種可數(shù)控電阻器包括基板；至少一個(gè)可 數(shù)控電阻級，形成在所述基板上，所述至少一個(gè)可數(shù)控電阻級中的各可 數(shù)控電阻級包括第一電阻器，與開關(guān)串聯(lián)；第二電阻器，與所述第一 電阻器和所述開關(guān)并聯(lián)；以及控制線，連接到所述開關(guān)，以響應(yīng)于與所述控制線相關(guān)聯(lián)的控制位來斷開和閉合所述開關(guān)。
根據(jù)另一示例性實(shí)施方式， 一種集成電路芯片包括第一電路，設(shè)
置在所述集成電路芯片上，用于執(zhí)行一功能，所述第一電路還能夠確定
與所述功能的性能相關(guān)聯(lián)的補(bǔ)償電阻值，并生成與所述補(bǔ)償電阻值相關(guān)
聯(lián)的數(shù)字控制字；以及可數(shù)控可變電阻器，連接到所述第一電路并且包 括至少一個(gè)可數(shù)控電阻級，所述至少一個(gè)可數(shù)控電阻級中的各可數(shù)控電
阻級包括第一電阻器，與開關(guān)串聯(lián)；第二電阻器，與所述第一電阻器 和所述開關(guān)并聯(lián)；以及控制線，連接到所述第一電路和所述開關(guān)，以響 應(yīng)于與所述數(shù)字控制字的相應(yīng)位來斷開和閉合所述開關(guān)。
根據(jù)再一示例性實(shí)施方式， 一種用于補(bǔ)償集成電路芯片上的效應(yīng)的 方法包括估計(jì)與所述效應(yīng)相關(guān)聯(lián)的值；生成與所述值相關(guān)聯(lián)的數(shù)字控 制字；以及使用所述數(shù)字控制字中的至少一個(gè)位操作可數(shù)控可變電阻器 中相應(yīng)的至少一個(gè)開關(guān)，所述可變電阻器包括至少一個(gè)可數(shù)控電阻級， 所述至少一個(gè)可數(shù)控電阻級中的各可數(shù)控電阻級包括第一電阻器，與 所述至少一個(gè)開關(guān)中的一個(gè)開關(guān)串聯(lián)；以及第二電阻器，與所述第一電 阻器和所述至少一個(gè)開關(guān)中的所述一個(gè)并聯(lián)。
本文所描述的示例性實(shí)施方式提供了多種潛在的益處，例如包括
提供可以用CMOS技術(shù)實(shí)現(xiàn)的具有良好頻率響應(yīng)的高線性可數(shù)控電阻器
結(jié)構(gòu)?？梢允古c可數(shù)控電阻器的整體電阻相關(guān)聯(lián)的電阻增加步長任意小， 而不管開關(guān)的導(dǎo)通電阻如何。具有最小溝道寬度的開關(guān)可以在這些示例
性架構(gòu)中使用以減小電阻器中的寄生電容。這可以為期望精確的RC常數(shù) 的示例性應(yīng)用提供顯著的益處。另外，與類似"修正"這樣的方法相比較， 使用本文所述的可數(shù)控電阻器將增加設(shè)備產(chǎn)量，并且從而顯著節(jié)約成本。


附圖示出了示例性實(shí)施方式，其中
圖1示出了根據(jù)示例性實(shí)施方式的可數(shù)控電阻器；
圖2示出了根據(jù)示例性實(shí)施方式的多級可數(shù)控電阻器；
圖3是示出了根據(jù)示例性實(shí)施方式的仿真可數(shù)控電阻器的示例性V/I特性的圖4示出了作為用于根據(jù)示例性實(shí)施方式的仿真可數(shù)控電阻器的控 制字輸入的函數(shù)的輸出電阻；
圖5是示出了根據(jù)示例性實(shí)施方式的仿真可數(shù)控電阻器的頻率響應(yīng)
的圖6描繪了根據(jù)另一示例性實(shí)施方式的與另一電路組合的可數(shù)控電 阻器；以及
圖7是示出了根據(jù)示例性實(shí)施方式的用于補(bǔ)償集成電路芯片上的效 應(yīng)的方法的流程圖。
具體實(shí)施例方式
以下對示例性實(shí)施方式的詳細(xì)描述參照了附圖。不同附圖中的相同 標(biāo)號標(biāo)識相同或類似元件。此外，以下詳細(xì)描述并不限制本發(fā)明。代之 的，本發(fā)明的范圍由所附權(quán)利要求書限定。
根據(jù)示例性實(shí)施方式，可以用CMOS技術(shù)實(shí)現(xiàn)具有良好頻率響應(yīng)的 高線性可數(shù)控電阻器結(jié)構(gòu)?？梢允古c可數(shù)控電阻器的整體電阻相關(guān)聯(lián)的 電阻增加步長任意小，而不管被有效"吸收"的開關(guān)的導(dǎo)通電阻如何。
術(shù)語"CMOS"可以用來指代特定類型的數(shù)字電路設(shè)計(jì)，和/或指代用 來實(shí)現(xiàn)集成電路(即芯片)上的電路的工藝族。示例性商用CMOS產(chǎn)品 是在例如0.1平方厘米和4平方厘米之間的大小的基板上具有數(shù)百萬或數(shù) 億個(gè)n型和p型晶體管的集成電路。在早期CMOS制作工藝中，這些晶 體管的柵極由諸如鋁這樣的金屬制成。更新的CMOS工藝從金屬柵極轉(zhuǎn) 變成了多晶硅柵極，以更好地耐受在離子柱植入之后施加到基板上的高 溫。CMOS基板因此可以包括設(shè)置在絕緣氧化層的上面的金屬(或多晶 硅)層，而該絕緣氧化層又放置在半導(dǎo)體層的上面。存在數(shù)種方式來使 用CMOS技術(shù)實(shí)現(xiàn)電阻器。例如，可以通過在CMOS基板的上面沉積多 晶硅層并在兩端添加接觸件(contact)來構(gòu)建多晶硅電阻器。使用CMOS 技術(shù)制作晶體管的另一種方式是將它們實(shí)現(xiàn)為N阱/P阱電阻器?？梢酝?過在基板上提供N型摻雜或P型摻雜的半導(dǎo)體材料層來構(gòu)建N阱/P阱電
9阻器。電阻材料的摻雜確定了給定工藝的電阻率(每單位面積的電阻)。
為了制作根據(jù)這些示例性實(shí)施方式的可數(shù)控電阻器，在CMOS基板
上提供多個(gè)電阻級或"構(gòu)造塊"。在圖1中示出了制作為基板11上的集成
元件的示例性電阻級IO，例如，CMOS基板上的CMOS元件。其中，電 阻值為Rd。wn的第一電阻器12串聯(lián)到開關(guān)14。開關(guān)14在閉合時(shí)具有電阻 Rswiteh。電阻值為Rup的第二電阻器16并聯(lián)到第一電阻器12與開關(guān)14的 串聯(lián)組合?？刂凭€18連接到開關(guān)14，以響應(yīng)于控制線18上提供的控制 位來斷開和閉合開關(guān)14，例如值"0"閉合開關(guān)，而值"l"斷開開關(guān)。當(dāng)開 關(guān)14斷開時(shí)，開關(guān)電阻足夠高，對于所有實(shí)際用途被認(rèn)為是無限大。在 這種情況中，電阻級10的端A和B之間的電阻為Rup。然而，當(dāng)開關(guān)"
閉合時(shí)，通過以下等式來計(jì)算電阻級10的中的A和B之間的有效電阻<formula>formula see original document page 10</formula>
通過適當(dāng)選擇電阻值Rup和Rdcnvn，可以使級10的兩個(gè)電阻值(即， 開關(guān)14斷開時(shí)的電阻值和開關(guān)14閉合時(shí)的電阻值)之間的差等于任意
期望的步長值(AR)。以這種方式，可以基于開關(guān)14的位置來實(shí)現(xiàn)例如 僅幾歐姆的電阻變化，而不管其導(dǎo)通電阻的值Rswiteh如何。
為了制作電阻變化范圍大于單電阻級設(shè)備提供的電阻變化范圍的可 數(shù)控電阻器，設(shè)備提供的總電阻可以替代地在多個(gè)級10之間被劃分，這 多個(gè)級IO在基板上制作并且串聯(lián)在一起。在圖2中示出了根據(jù)這些示例 性實(shí)施方式的布置在基板21 (例如CMOS基板)上的示例性多級可數(shù)控 電阻器設(shè)備20，其中，存在N個(gè)串聯(lián)的級10并且在對應(yīng)的控制字中存 在N個(gè)位。這些級10中的每一級因此可以由數(shù)字控制字的一個(gè)位進(jìn)行控 制，但為了簡化說明，在圖2中僅示出了三個(gè)級。例如，數(shù)字控制字的 最低有效位(LSB)可以控制圖2的可數(shù)控電阻器20的級0中的開關(guān)14， 控制字的第二LSB可以控制級1中的開關(guān)14，而最高有效位(MSB)可 以控制級N-1中的開關(guān)14。
當(dāng)所有開關(guān)14都閉合時(shí)，在示例性可數(shù)控電阻器20中的所有N個(gè) 級的有效電阻相等，即，總有效電阻在所有級10之間均勻分布。這種開 關(guān)狀態(tài)還為可數(shù)控電阻器20提供了最小電阻R^。當(dāng)一些或全部開關(guān)14斷開時(shí)，每個(gè)級10的有效電阻是二進(jìn)制加權(quán)的，通過按照如下面等式中 所描述的那樣選擇電阻值，使得可數(shù)控電阻器20的總電阻隨數(shù)字控制字
的值呈線性變化。當(dāng)所有開關(guān)14都斷開時(shí)，達(dá)到最大電阻(Rmax)?？梢?br> 通過在0和2N-1之間改變數(shù)字控制字的值來實(shí)現(xiàn)Rmin和Rmax之間的中間
電阻水平。
為了制作如圖2中所示那樣的多級可數(shù)控電阻器，設(shè)計(jì)者例如可以 選擇或者被提供值N、 R^、 AR和R^tch。使用這四個(gè)值，可以使用以下 公式來計(jì)算任意級10"n"(其中，n在從O到N-l的范圍內(nèi)變化)的特定
電阻值R叩和Rd羅
+1 l—及
通過AR、 Rmin和N在等式(2)中隱含了Rmax。更具體來說，最大 電阻Rmax可以計(jì)算為Rmax=Rmin+NxAR。因此，這些對等式(2)的替換
可以用來制作根據(jù)示例性實(shí)施方式的多級可數(shù)控電阻器。例如，設(shè)計(jì)者 可以顯示地定義Rn^并隨后確定AR，或者可以定義AR并確定Rn^。
這些示例性實(shí)施方式提供的可數(shù)控電阻器具有多種有益的品質(zhì)，包 括例如線性的電壓與電流比特性、良好的頻率響應(yīng)、低寄生電容、整
個(gè)設(shè)計(jì)的電阻范圍內(nèi)的線性電阻步長，以及在N位控制字的整個(gè)范圍內(nèi) 完全單調(diào)。為了說明這些特性，己經(jīng)使用90納米CMOS技術(shù)仿真了示例 性的可數(shù)控電阻器。該純說明性的仿真被設(shè)計(jì)為具有N-6個(gè)級10、 Rmin 為14千歐、AR為210歐，而R^teh為1.9千歐。
圖3-5的圖示出了與該仿真相關(guān)聯(lián)的結(jié)果。更具體來說，圖3示出 當(dāng)與等同的理想電阻器相比較時(shí)，在使用值為0、 32和63的6位控制字 的情況下，上述仿真的根據(jù)示例性實(shí)施方式的可數(shù)控電阻器的電壓與電 流比特性。如圖3中所示，仿真的可數(shù)控電阻器的響應(yīng)與等同的理想電 阻器幾乎相同。
圖4 (a)和4 (b)示出了上述仿真的可數(shù)控電阻器所提供的電阻的線性。更具體來說，圖4 (a)示出了控制字值從0到63的變化，而圖4 (b)示出了整個(gè)(仿真)多級結(jié)構(gòu)的輸出電阻的對應(yīng)變化?？梢栽趫D4 (b)中看到，電阻步長是非常線性的(例如，每個(gè)步長近似為210i5Q), 并且嚴(yán)格單調(diào)。圖4 (b)中看到的尖峰是當(dāng)開關(guān)斷開或閉合時(shí)發(fā)生的瞬 時(shí)電流流過的結(jié)果。因?yàn)殚_關(guān)在零時(shí)刻不斷開或者閉合，所以電流在控 制字改變時(shí)即刻改變。例如，最大的尖峰發(fā)生在圖4 (b)的中間，此時(shí) 控制字的所有位均改變。這些尖峰通常在可數(shù)控電阻器的校準(zhǔn)階段(例 如，當(dāng)控制字值被以下參照圖6的示例性實(shí)施方式所示出和描述的另一 電路確定時(shí))發(fā)生。 一旦開始正常工作，控制字將變?yōu)殪o態(tài)，并且在電 阻器的電阻值中將不存在這些尖峰。圖5針對0、 9、 18、 27、 36、 45、 54和63的6位控制字值相對于頻率示出了仿真結(jié)構(gòu)的有效電阻的變化， 分別參照曲線500、 502、 504、 508、 510和514。其中，可以看到，在高 達(dá)IOO兆赫茲的范圍內(nèi)，根據(jù)該示例性實(shí)施方式的仿真多級結(jié)構(gòu)提供的 電阻保持在編程值的約1%內(nèi)。
根據(jù)這些示例性實(shí)施方式的可數(shù)控電阻器存在許多不同應(yīng)用。除了 用作通用可數(shù)控可變電阻器之外，這些設(shè)備還可以與其他電路協(xié)同使用。 因此，如圖6中一般性示出的，根據(jù)前述示例性實(shí)施方式的可數(shù)控可變 電阻器10或20可以通過控制線62和另一連接64連接到另一電路60。 控制線62被該另一電路使用用于設(shè)置上述可變電阻器10或20的電阻， 該另一電路60通過連接64經(jīng)受所述電阻。例如，與可數(shù)控電阻器10或 20配對的另一電路60可以估計(jì)芯片66上的過程分布(process spread) 的效應(yīng)，并可以隨后生成唯一控制字(通過線62來傳送)以控制可變電 阻的電阻，從而使該效應(yīng)最小化。
另選地，該另一電路60可以估計(jì)芯片66上的溫度漂移的效應(yīng)，并 生成唯一控制字(通過線62來傳送)以控制單元10或20的電阻，來最 小化該效應(yīng)。在芯片66的操作期間可以實(shí)時(shí)進(jìn)行這些或其他類型的調(diào)整。 該另一電路60可以是任何類型的其他電路，其使用可控可變電阻器，例 如信道選擇濾波器，可以在例如名稱為"Tunable, Multi-bandwidth channel select filter for an LTE radio receiver"的文獻(xiàn)(Section 6.2， F. Oredsson, I.找到其實(shí)施例。
因此，將意識到，根據(jù)示例性實(shí)施方式，用于調(diào)整電路的一般性方 法可以包括圖7的步驟。其中，在步驟70處，估計(jì)與要被調(diào)整的效應(yīng)相 關(guān)聯(lián)的值。在步驟72處生成與所估計(jì)出的值相關(guān)聯(lián)的數(shù)字控制字，并在 步驟74處將該數(shù)字控制字中的位用于操作可數(shù)控電阻器中相應(yīng)的至少一 個(gè)開關(guān)。
應(yīng)意識到，前述實(shí)施方式是純示例性的，并且可以實(shí)現(xiàn)它們的變體。 例如，尺寸最小的開關(guān)，即具有最小溝道寬度的開關(guān)，可以在這些示例 性架構(gòu)中使用以減小電阻器中的寄生電容。這可以為期望精確RC常數(shù)的 那些示例性應(yīng)用提供顯著益處。另外，與例如"修正"這樣的方法相比較， 如本文所述的可數(shù)控電阻器的使用將增加設(shè)備產(chǎn)量，并且顯著節(jié)約成本。
上述示例性實(shí)施方式各個(gè)方面都旨在說明而非限制本發(fā)明。因此， 本發(fā)明能夠具有許多變體，本領(lǐng)域技術(shù)人員可以從本文所包含的描述中 推導(dǎo)出它們的詳細(xì)實(shí)現(xiàn)。所有這些變體和修改被認(rèn)為落入所附權(quán)利要求 書限定的本發(fā)明的范圍和精神內(nèi)。除非明確說明，否則本申請的描述中 所使用的元件、操作或指令不應(yīng)該被解釋為對于本發(fā)明是關(guān)鍵或必不可 少的。此外，如本文所使用的，冠詞"一"意圖包括一個(gè)或更多個(gè)項(xiàng)。
權(quán)利要求
1.一種可數(shù)控電阻器，該可數(shù)控電阻器包括基板；至少一個(gè)可數(shù)控電阻級，形成在所述基板上，所述至少一個(gè)可數(shù)控電阻級中的各可數(shù)控電阻級包括第一電阻器，與開關(guān)串聯(lián)連接；第二電阻器，與所述第一電阻器和所述開關(guān)并聯(lián)連接；以及控制線，連接到所述開關(guān)，以響應(yīng)于與所述控制線相關(guān)聯(lián)的控制位來斷開和閉合所述開關(guān)。
2. 如權(quán)利要求1所述的可數(shù)控電阻器，其中，所述至少一個(gè)可數(shù)控 電阻級包括多個(gè)相互串聯(lián)連接的可數(shù)控電阻級，并且其中，所述控制線 提供控制字，所述控制字具有與所述多個(gè)可數(shù)控電阻級中的各可數(shù)控電 阻級相關(guān)聯(lián)的位。
3. 如權(quán)利要求2所述的可數(shù)控電阻器，其中，所述可數(shù)控電阻器的 總電阻基本上隨所述控制字的值呈線性變化。
4. 如權(quán)利要求3所述的可數(shù)控電阻器，其中，對于所述多個(gè)可數(shù)控 電阻級的各可數(shù)控電阻級n，所述第一電阻器的電阻值(Rn，d。wn)被計(jì)算 為<formula>formula see original document page 2</formula>并且,所屬機(jī)第二電阻器的電阻值(Rn,up)被計(jì)算為:<formula>formula see original document page 2</formula>其中，Rn^是所述可數(shù)控電阻器的最小總電阻，AR為所述可數(shù)控電阻器 的步長電阻，N是所述多個(gè)可數(shù)控電阻級的數(shù)目，而Rsw她是所述開關(guān)的 導(dǎo)通電阻。
5. 如權(quán)利要求1所述的可數(shù)控電阻器，其中，所述基板是互補(bǔ)型金 屬氧化物半導(dǎo)體(CMOS)基板，其具有柵極層、絕緣層和半導(dǎo)體層。
6. 如權(quán)利要求3所述的可數(shù)控電阻器，其中，所述總電阻在所有所述開關(guān)斷開時(shí)具有最大值，而在所有所述開關(guān)都閉合時(shí)具有最小值。
7. 如權(quán)利要求3所述的可數(shù)控電阻器，其中，所述多個(gè)可數(shù)控電阻 級中的各可數(shù)控電阻級n的有效電阻在所述開關(guān)閉合時(shí)均相等，所述多 個(gè)可數(shù)控電阻級中的各可數(shù)控電阻級n的所述有效電阻在所述開關(guān)斷開 時(shí)是二進(jìn)制加權(quán)的。
8. —種集成電路芯片，該集成電路芯片包括第一電路，放置在所述集成電路芯片上，用于執(zhí)行功能，所述第一 電路還能夠確定與所述功能的性能相關(guān)聯(lián)的補(bǔ)償電阻值，并生成與所述 補(bǔ)償電阻值相關(guān)聯(lián)的數(shù)字控制字；以及可數(shù)控可變電阻器，連接到所述第一電路并且包括至少一個(gè)可數(shù)控電阻級，所述至少一個(gè)可數(shù)控電阻級中的各可數(shù)控電阻級包括第一電阻器，與開關(guān)串聯(lián)連接；第二電阻器，與所述第一電阻器和所述開關(guān)并聯(lián)連接；以及 控制線，連接到所述第一電路和所述開關(guān)，以響應(yīng)于與所述數(shù) 字控制字的相應(yīng)位來斷開和閉合所述開關(guān)。
9. 如權(quán)利要求8所述的集成電路芯片，其中，所述至少一個(gè)可數(shù)控 電阻級包括多個(gè)相互串聯(lián)連接的可數(shù)控電阻級。
10. 如權(quán)利要求9所述的集成電路芯片，其中，所述可數(shù)控電阻器 的總電阻基本上隨所述控制字的值呈線性變化。
11. 如權(quán)利要求10所述的集成電路芯片，其中，對于所述多個(gè)可數(shù) 控電阻級中的各可數(shù)控電阻級n，所述第一電阻器的電阻值(Rn,d。wn)被 計(jì)算為及—"=f +并且，所述第二電阻器的電阻值(Rn,up)被計(jì)算為其中，Rmta是所述可數(shù)控電阻器的最小總電阻，AR為所述可數(shù)控電阻器 的步長電阻，N是所述多個(gè)可數(shù)控電阻級的數(shù)目，而R^她是所述開關(guān)的導(dǎo)通電阻。
12. 如權(quán)利要求8所述的集成電路芯片，所述集成電路芯片還包括 互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)基板，所述互補(bǔ)型金屬氧化物半導(dǎo)體 基板具有柵極層、絕緣層和半導(dǎo)體層。
13. 如權(quán)利要求iO所述的集成電路芯片，其中，所述總電阻在所有 所述開關(guān)都斷開時(shí)具有最大值，而在所有所述開關(guān)閉合時(shí)具有最小值。
14. 如權(quán)利要求8所述的集成電路芯片，其中，所述第一電路是濾 波器，而所述功能是信道選擇。
15. 如權(quán)利要求14所述的集成電路芯片，其中，所述補(bǔ)償電阻值用 于補(bǔ)償所述集成電路芯片上的過程分布。
16. 如權(quán)利要求14所述的集成電路芯片，其中，所述補(bǔ)償電阻值用 于補(bǔ)償所述集成電路芯片上的溫度漂移。
17. 如權(quán)利要求10所述的集成電路芯片，其中，所述多個(gè)可數(shù)控電 阻級中的各可數(shù)控電阻級n的有效電阻在所述開關(guān)閉合時(shí)均相等，所述 多個(gè)可數(shù)控電阻級中的各可數(shù)控電阻級n的所述有效電阻在所述開關(guān)斷 幵時(shí)是二進(jìn)制加權(quán)的。
18. —種用于補(bǔ)償集成電路芯片上的效應(yīng)的方法，該方法包括 估計(jì)與所述效應(yīng)相關(guān)聯(lián)的值； 生成與所述值相關(guān)聯(lián)的數(shù)字控制字；以及使用所述數(shù)字控制字中的至少一個(gè)位來操作可數(shù)控可變電阻器中相 應(yīng)的至少一個(gè)開關(guān)，所述可變電阻器包括至少一個(gè)可數(shù)控電阻級，所述至少一個(gè)可數(shù)控電阻級中的各可數(shù)控電阻級包括-第一電阻器，與所述至少一個(gè)開關(guān)中的一個(gè)開關(guān)串聯(lián)連接；以及第二電阻器，與所述第一電阻器和所述至少一個(gè)開關(guān)中的所述 一個(gè)并聯(lián)連接。
19. 如權(quán)利要求18所述的方法，其中，所述效應(yīng)是過程分布和溫度 漂移之一。
20. 如權(quán)利要求18所述的方法，其中，所述至少一個(gè)可數(shù)控電阻級 包括多個(gè)相互串聯(lián)連接的可數(shù)控電阻級。
21. 如權(quán)利要求20所述的方法，其中，所述可數(shù)控電阻器的總電阻 基本上隨所述數(shù)字控制字的值呈線性變化。
22. 如權(quán)利要求21所述的方法，其中，對于所述多個(gè)可數(shù)控電阻級 中的各可數(shù)控電阻級n，所述第一電阻器的電阻值(Rn，d。wn)被計(jì)算為-并且，所述第二電阻器的電阻值(Rn,up)被計(jì)算為其中，R^是所述可數(shù)控電阻器的最小總電阻，AR為所述可數(shù)控電阻器的步長電阻，N是所述多個(gè)可數(shù)控電阻級的數(shù)目，而Rswiteh是所述開關(guān)的導(dǎo)通電阻。
23.如權(quán)利要求21所述的方法，其中，所述多個(gè)可數(shù)控電阻級中的 各可數(shù)控電阻級n的有效電阻在所述開關(guān)閉合時(shí)均相等，所述多個(gè)可數(shù) 控電阻級中的各可數(shù)控電阻級n的所述有效電阻在所述開關(guān)斷開時(shí)是二 進(jìn)制加權(quán)的。
全文摘要
一種可數(shù)控電阻器包括基板和形成在所述基板上的至少一個(gè)可數(shù)控電阻級。每個(gè)級可以包括與開關(guān)串聯(lián)的第一電阻器，與所述第一電阻器和所述開關(guān)并聯(lián)的第二電阻器。每個(gè)級還包括連接到所述開關(guān)的控制線，以響應(yīng)于與所述控制線相關(guān)聯(lián)的控制位來斷開和閉合所述開關(guān)。多個(gè)電阻級可以串聯(lián)，并且所述可數(shù)控可變電阻器可以集成到基板上。
文檔編號H01C10/00GK101675487SQ200880015032
公開日2010年3月17日 申請日期2008年5月6日 優(yōu)先權(quán)日2007年5月8日
發(fā)明者伊瑪?shù)隆ず隆ざ? 菲利普·奧德松 申請人:Lm愛立信電話有限公司