專利名稱：片上存儲單元及其制造方法
技術領域：
本發(fā)明公開的實施例一般涉及存儲單元，且尤其涉及基于三門的嵌入式 DRAM單元。
背景技術：
隨著每一代的技術升級和增加的晶體管數(shù)，微處理器界隨時準備轉移到多 核平臺。這意味著具有四個或更多微處理器核，每個核具有它自己的在同一管 芯上的片上集成專用低級(Ll/L2)高速緩存。這改進了并行性且增強總體的 微處理器性能而不消耗過多的功率。然而，在通常遇到的"高速緩存未命中" 的情形中，需要存取位于片外的物理存儲器，且這會導致功率和性能損耗兩者。 因此，非常需要由很多核共享的片上、大尺寸、密集的物理存儲器。寄存器堆 單元和6晶體管(6T)靜態(tài)隨機存取存儲器(SRAM)高速緩存是最常見的嵌 入式存儲單元，它與以同一速度操作的邏輯晶體管一起使用。通?？少徺I到的 微處理器產(chǎn)品中提供的典型L2高速緩存的范圍是2-4兆字節(jié)。盡管如此，還 需要高帶寬、高密度片上存儲塊以提高性能，諸如嵌入式動態(tài)隨機存取存儲器 (DRAM)。
附圖簡述
通過閱讀以下的詳細描述并結合附圖將更好地理解所公開的實施例，附圖
中


圖1是根據(jù)本發(fā)明實施例的片上存儲單元的立體圖2是示出關于本發(fā)明的實施例的每單位面積的電荷電容和每單位面積 的柵漏電流的曲線圖；以及
圖3是示出制造根據(jù)本發(fā)明實施例的片上存儲單元的方法的流程圖。 為了簡化和清楚說明的目的，附圖示出一般的構造方式，且省略公知特征和技術的描述和細節(jié)，以避免不必要地使所述本發(fā)明的實施例的討論晦澀。另 外，附圖中的元件不一定是按比例繪制的。例如，附圖中的某些元件的尺寸相 對于其它元件被放大，以有助于改進對本發(fā)明的實施例的理解。在不同附圖中 相同的附圖標記指示相同的元件。
在說明書和權利要求書中的術語"第一"、"第二"、"第三"、"第四" 等(如果有的話)用于在類似元件之間進行區(qū)分，且未必是用于描述特定次序 或時間順序。應該理解如此使用的數(shù)據(jù)在適當情況下是可以互換的，使得本文 所述的本發(fā)明的實施例例如能夠以本文示出或以其它方式描述的次序以外的 次序操作。類似地，如果本文中方法被描述為包括一系列步驟，則如本文呈現(xiàn) 的這些步驟的順序不一定是可執(zhí)行這些步驟的唯一順序，且某些所述步驟可被 省略和/或可能將本文未描述的某些其它步驟添加到該方法中。此外，術語"包 括"、"包含"、"具有"及其任何變形旨在適用非排他地包括，使得包括一 系列要素的過程、方法、制品或裝置不一定限于這些要素，但可包括未明確列 出或這些過程、方法、制品或裝置所固有的其它要素。
在說明書和權利要求書中的術語"左"、"右"、"前"、"后"、"頂"、 "底"、"上"、"下"等(如果有的話)用于描述的目的，且不一定用于描 述永久的相對位置。應該理解如此使用的數(shù)據(jù)在適當情況下是可以互換的，使 得本文所述的本發(fā)明的實施例例如能夠以本文示出或以其它方式描述的方向 以外的其它方向操作。如本文所使用的術語"耦合"被定義為電或非電方式的 直接或間接連接。
附圖的詳細描述
在本發(fā)明的一個實施例中，片上存儲單元包括三門存取晶體管(access transistor)和三門電容器。片上存儲單元可以是三維三柵晶體管和電容器結構 上的嵌入式DRAM,它與現(xiàn)有三柵邏輯晶體管制造工藝完全兼容。本發(fā)明的實 施例使用高肋片縱橫比和固有的較大表面積的三柵晶體管，從而用反向模式三 柵電容器來替換商品DRAM中的"溝槽"電容器。三柵晶體管的高側壁提供 了足夠大的表面積來在小的單元面積中提供存儲電容，從而解決了將大的、高 密度1T-1CDRAM存儲元件與邏輯技術工藝集成的需要?，F(xiàn)在參考附圖，圖1是根據(jù)本發(fā)明實施例的片上存儲單元100的立體圖。 如圖1所示，片上存儲單元100包括襯底110、襯底110上的電絕緣層115、 襯底110和電絕緣層115上的半導體肋片120、半導體肋片120的至少一部分 上的金屬層(未示出)以及金屬層上的柵電介質(zhì)層130。柵電極140和柵電極 150在柵電介質(zhì)層130上橫跨半導體肋片120。片上存儲單元100還包括在半 導體肋片120中柵電極140的一側141處的漏區(qū)160、在半導體肋片120中柵 電極150的一側152處的漏區(qū)170、以及在半導體肋片120中柵電極150的一 側151處且在柵電極140和柵電極150之間的源區(qū)180。在一個實施例中，漏 區(qū)160電連接至列位線，且柵電極140電連接至片上存儲單元100的行字線。
如圖1所示，片上存儲單元IOO包括帶有兩個平行柵(柵電極140和150) 的單個肋片(半導體肋片120)。在柵電極140環(huán)繞半導體肋片120的情況下， 形成DRAM單元的存取晶體管。第二器件形成存儲電容器，其中柵電極150 環(huán)繞半導體肋片120的所有的三個曝露側面。傳遞節(jié)點(即，"存儲節(jié)點"—— 在其中存儲電荷的物理區(qū))是由三柵存取晶體管和三柵反向模式電容器所共享 的共用源區(qū)180。這種配置的優(yōu)點是可通過增加存儲器件的半導體肋片120(全 局或選擇性地)的高度來使柵電容(即存儲電容)最大化。選擇性地高度增加 僅在體硅上是可能的(與絕緣體上的硅(SOI)襯底不同)。因此，在一個實 施例中，襯底110是體硅襯底，且半導體肋片120在柵電極140處具有第一高 度且在柵電極150處具有第二高度。在特定的實施例中，第二高度大于第一高 度，以便使存儲電容最大化。
在一個實施例中，半導體肋片120由硅等制成。在同一或另一實施例中， 電絕緣層115可以是包括二氧化硅等的淺槽隔離層。在同一或另一實施例中， 柵電介質(zhì)層130包括諸如氧化鉿、氧化鋯、PZT之類的高k電介質(zhì)材料或具 有約10或更大的介電常數(shù)(k)的另一種材料。在同一或另一實施例中，柵 電極140和150可包括多晶硅、金屬或另一種適當?shù)牟牧?。在這方面，多晶硅 柵遭受耗盡效應，而該耗盡效應不會影響金屬柵，因此，金屬柵在本發(fā)明的至 少某些實施例中可能是出眾的。
作為一個示例，片上存儲單元IOO可以是1T-1C DRAM單元，且柵電極 140構成DRAM單元的存取晶體管，而柵電極150構成DRAM單元的電容器。作為另一個示例，柵電極140可形成三柵存取晶體管145的一部分，且柵電極 150可形成三柵存儲電容器155 (可以是反向模式三柵電容器或累積模式三柵 電容器)的一部分。高k/金屬柵層疊和三柵高肋片架構的組合實現(xiàn)形成極低漏 電的存儲電容器。作為一示例，在特定實施例中，如圖2所示，反向模式三柵 電容器具有單位面積上至少約23fF的反向電荷電容以及小于約lnA的柵漏電流。
更具體地，圖2示出在典型的三柵器件上獲取的實驗反向電容數(shù)據(jù)(歸一 化至三柵外圍區(qū))。還示出從同一存儲元件獲取的面積歸一化的柵漏電流。柵 漏電流可以是非常重要的度量，因為在至少一個實施例中，它將決定或影響 DRAM存儲元件的保持時間。如上所述，圖2示出單位面積上反向電荷電容的 23ff電容，以及小于1納(1CT9)安(nA)的相應柵漏電流。這種漏電流在"持 有"條件下將導致在23*0.1/1 =2.3微秒中電容電壓100mV的降級。為了將刷 新時間進一步提高到毫秒范圍，需要在不使電容降級的情況下將柵漏電流降 低至皮(1(T12)安(pA)范圍。這可通過使用具有高介電常數(shù)的電介質(zhì)(諸如 PZT(鈣鈦礦))來實現(xiàn)。
再次參考圖1，柵電極140和150橫跨半導體肋片120，該半導體肋片120 在一個實施例中具有至少2:1的縱橫比。存儲電容器155的柵電容(或存儲電 容)與其表面積成比例，且這種表面積隨著半導體肋片120的表面積的增加而 增加(根據(jù)需要)。利用2:1或更大的縱橫比，半導體肋片120具有相對較大 的表面積，這增加了如上所述的存儲電容。在一個實施例中，半導體肋片120 在柵電極140處具有第一縱橫比且在柵電極150處具有第二縱橫比。在特定實 施例中，第二縱橫比大于第一縱橫比。在另一個特定實施例中，第一縱橫比在 約2:1和約5:1之間，且第二縱橫比至少為約4:1 。
圖3是示出制造根據(jù)本發(fā)明實施例的片上存儲單元的方法300的流程圖。 方法300的步驟310是提供具有形成于其上的電絕緣層的襯底。作為一個示例， 該襯底可類似于襯底110，且電絕緣層可類似于電絕緣層115，襯底110和電 絕緣層115均在圖1中示出。
方法300的步驟320是在襯底上形成半導體肋片。作為示例，半導體肋片 可類似于圖1所示的半導體肋片120。通過選擇二氧化硅或其它電絕緣層的濕法凹槽蝕刻深度來設置肋片高度。
方法300的步驟330是在半導體肋片的至少一部分上形成柵電介質(zhì)層。在 至少一個實施例中，步驟330在半導體肋片所有的三個曝露側面上形成柵電介 質(zhì)的極保形的沉積。作為示例，柵電介質(zhì)層可類似于圖1所示的柵電介質(zhì)層 130。在一個實施例中，步驟330包括在半導體肋片的至少一部分上形成高k 材料和金屬層。作為示例，金屬層可類似于以上結合圖1討論的金屬層。
方法300的步驟340在柵電介質(zhì)層上形成第一柵電極，使得它橫跨半導體 肋片。作為示例，第一柵電極可類似于圖1所示的柵電極M0。
方法300的步驟350是在半導體肋片中第一柵電極的第一側處形成第一漏 區(qū)。作為示例，第一漏區(qū)可類似于圖1所示的漏區(qū)160。
方法300的步驟360是在柵電介質(zhì)層上形成橫跨半導體肋片的第二柵電 極。作為示例，第二柵電極可類似于圖1所示的柵電極150。在至少一個實施 例中，步驟360與步驟340同時執(zhí)行，使得第一和第二柵電極基本同時形成。
方法300的步驟370是在半導體肋片中第一柵電極和第二柵電極之間形成 源區(qū)。作為示例，源區(qū)可類似于圖1所示的源區(qū)180。
方法300的步驟380是在半導體肋片中第一柵電極的第一側處形成第二漏 區(qū)。作為示例，第二漏區(qū)可類似于圖l所示的漏區(qū)170。
盡管己經(jīng)參照特定實施例描述了本發(fā)明，但本領域的技術人員將理解可在 不背離本發(fā)明的范圍的情況下進行各種改變。因此，本發(fā)明的實施例的公開內(nèi)
容旨在說明本發(fā)明的范圍而不是限制。本發(fā)明的范圍應該僅限于所附權利要求 書所要求的程度。例如，對于本領域的一個普通技術人員，顯而易見的是可在 各個實施例中實現(xiàn)本文討論的片上存儲單元和相關聯(lián)的方法，且這些實施例的 前述某些討論不一定表示所有可能實施例的全部描述。
另外，參考特定實施例描述了益處、其它優(yōu)點和問題解決方案。然而，益 處、優(yōu)點、問題解決方案以及可使得益處、優(yōu)點或解決方案出現(xiàn)或變得更顯著 的任何一個或多個要素不應被理解為任意或全部權利要求的關鍵、必需或本質(zhì) 特征或要素。
此外，如果實施例和/或限制(1)在權利要求中沒有明確要求；以及(2) 在等價原則下是權利要求中明確的要素和/或限制的可能等價物，則本文公開的 實施例和限制在專用的原則下并非專用于公眾。
9
權利要求
1.一種片上存儲單元，包括三柵存取晶體管；以及三柵電容器。
2. 如權利要求1所述的片上存儲單元，其特征在于所述三柵電容器是反向模式三柵電容器和累積模式三柵電容器之一。
3. 如權利要求2所述的片上存儲單元，其特征在于-所述反向模式三柵電容器具有單位面積上至少約23fF的反向電荷電容以及小于約lnA的柵漏電流。
4. 如權利要求1所述的片上存儲單元，其特征在于所述三柵存取晶體管和所述三柵電容器橫跨縱橫比至少為2:1的硅肋片。
5. 如權利要求4所述的片上存儲單元，其特征在于所述硅肋片在所述三柵存取晶體管處具有第一縱橫比且在所述三柵電容器處具有第二縱橫比。
6. 如權利要求5所述的片上存儲單元，其特征在于所述第一縱橫比介于約2:1和約5:1之間；以及所述第二縱橫比至少約為4:1。
7. 如權利要求4所述的片上存儲單元，其特征在于所述三柵存取晶體管進一步包括所述硅肋片上的柵電介質(zhì)層；以及所述柵電介質(zhì)層包括高k電介質(zhì)材料。
8. —種片上存儲單元，包括襯底；所述襯底上的半導體肋片；所述半導體肋片的至少一部分上的柵電介質(zhì)層；在所述柵電介質(zhì)層上橫跨所述半導體肋片的第一柵電極；在所述半導體肋片中所述第一柵電極的第一側處的第一漏區(qū)；在所述柵電介質(zhì)層上橫跨所述半導體肋片的第二柵電極；在所述半導體肋片中所述第二柵電極的第一側處且在所述第一柵電極和所述第二柵電極之間的源區(qū)；以及在所述半導體肋片中所述第二柵電極的第二側處的第二漏區(qū)。
9. 如權利要求8所述的片上存儲單元，其特征在于所述片上存儲單元是DRAM單元；所述第一柵電極構成所述DRAM單元的存取晶體管；以及所述第二柵電極構成所述DRAM單元的電容器。
10. 如權利要求9所述的片上存儲單元，其特征在于所述DRAM單元的所述存取晶體管包括三柵存取晶體管；以及所述DRAM單元的所述電容器包括三柵存儲電容器。
11. 如權利要求IO所述的片上存儲單元，其特征在于所述三柵存儲電容器是反向模式電容器。
12. 如權利要求ll所述的片上存儲單元，其特征在于所述三柵存儲電容器具有單位面積上至少約23fF的反向電荷電容以及小于約InA的柵漏電流。
13. 如權利要求8所述的片上存儲單元，其特征在于所述柵電介質(zhì)層包括高k電介質(zhì)材料。
14. 如權利要求8所述的片上存儲單元，其特征在于所述半導體肋片包括硅；以及所述半導體肋片具有至少2:1的縱橫比。
15. 如權利要求14所述的片上存儲單元，其特征在于所述襯底是體硅襯底；以及所述半導體肋片在所述第一柵電極處具有第一高度且在所述第二柵電極處具有第二高度。
16. 如權利要求15所述的片上存儲單元，其特征在于所述第二高度大于所述第一高度。
17. 如權利要求8所述的片上存儲單元，其特征在于所述第一漏區(qū)電連接至所述片上存儲單元的列位線；以及所述第一柵電極電連接至所述片上存儲單元的行字線。
18. —種制造片上存儲單元的方法，所述方法包括提供其上形成有電絕緣層的襯底；在所述襯底和所述電絕緣層上形成半導體肋片；在所述半導體肋片的至少一部分上形成柵電介質(zhì)層；在所述柵電介質(zhì)層上形成第一柵電極，使得它橫跨所述半導體肋片；在所述半導體肋片中所述第一柵電極的第一側處形成第一漏區(qū)；在所述柵電介質(zhì)層上形成橫跨所述半導體肋片的第二柵電極；在所述半導體肋片中所述第一柵電極和所述第二柵電極之間形成源區(qū)；以及在所述半導體肋片中所述第一柵電極的第一側處形成第二漏區(qū)。
19. 如權利要求18所述的方法，其特征在于形成所述柵電介質(zhì)層包括在半導體肋片的至少一部分上形成高k材料和金屬層o
20. 如權利要求18所述的方法，其特征在于形成所述第一柵電極和形成所述第二柵電極包括形成第一金屬柵電極和形成第二金屬柵電極。
全文摘要
一種片上存儲單元包括三柵存取晶體管(145)和三柵電容器(155)。片上存儲單元可以是三維三柵晶體管和電容器結構上的嵌入式DRAM，它與現(xiàn)有三柵邏輯晶體管制造工藝完全兼容。本發(fā)明的實施例使用高垂直面縱橫比和固有的較大表面積的三柵晶體管，從而用反向模式三柵電容器來替換商品DRAM中的“溝槽”電容器。三柵晶體管的高側壁提供了足夠大的表面積，以在小的單元面積上提供存儲電容。
文檔編號H01L21/336GK101641772SQ200880009695
公開日2010年2月3日 申請日期2008年3月21日 優(yōu)先權日2007年3月27日
發(fā)明者A·凱沙瓦茲, B·多勒, D·索馬瑟科哈, J·卡瓦利羅斯, S·達塔 申請人:英特爾公司