技術(shù)編號：6921946
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明公開的實施例一般涉及存儲單元，且尤其涉及基于三門的嵌入式 DRAM單元。背景技術(shù)隨著每一代的技術(shù)升級和增加的晶體管數(shù)，微處理器界隨時準(zhǔn)備轉(zhuǎn)移到多 核平臺。這意味著具有四個或更多微處理器核，每個核具有它自己的在同一管 芯上的片上集成專用低級(Ll/L2)高速緩存。這改進(jìn)了并行性且增強(qiáng)總體的 微處理器性能而不消耗過多的功率。然而，在通常遇到的"高速緩存未命中" 的情形中，需要存取位于片外的物理存儲器，且這會導(dǎo)致功率和性能損耗兩者。 因此，非常需要由很多核...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。