專利名稱：形成貫穿襯底的互連的方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及半導(dǎo)體制造。更具體地，本發(fā)明的實(shí)施例涉及 在半導(dǎo)體襯底中形成貫穿襯底的互連的方法。
背景技術(shù)：
通過與不同的其它處理相結(jié)合地利用光刻法在單個(gè)半導(dǎo)體晶片或 其它半導(dǎo)體襯底上制造幾百或幾千個(gè)同樣的電路圖案，批量地生產(chǎn)包括 集成電路的半導(dǎo)體裝置。近年來，增加半導(dǎo)體裝配中半導(dǎo)體裝置的密度 的研究有所增多。增加半導(dǎo)體裝配中半導(dǎo)體裝置的密度的一種技術(shù)是使 多個(gè)半導(dǎo)體襯底相互堆疊。形成貫穿襯底的互連，它們貫穿半導(dǎo)體村底
以提供從一個(gè)半導(dǎo)體襯底的有源面到該半導(dǎo)體襯底的背面的導(dǎo)電通路， 以便實(shí)現(xiàn)與另一半導(dǎo)體襯底或承載襯底的互連。
圖1示出了用于采用了貫穿襯底的互連的半導(dǎo)體裝置裝配的當(dāng)前可
用設(shè)計(jì)的示例。如圖l所示，半導(dǎo)體裝置裝配100包括減薄的半導(dǎo)體襯 底102、減薄的半導(dǎo)體襯底103以及承載襯底104，它們中的每一個(gè)都 可以彼此電互連。半導(dǎo)體襯底102包括有源面106和相對(duì)的背面108。 在有源面106下形成有若干有源半導(dǎo)體器件(例如，晶體管)，并且在 有源面106上或下方可以形成無源元件(例如，電容器、電阻器或其它 元件)。通過用導(dǎo)電材料112填充形成在半導(dǎo)體襯底102中的開口，形 成貫穿襯底的互連110和111。貫穿襯底的互連110和1U中的每一個(gè) 還包括絕緣層114,該絕緣層114使貫穿襯底的互連110和111與半導(dǎo) 體襯底102電隔離。導(dǎo)電線116將相應(yīng)的貫穿襯底的互連IIO和111中 的導(dǎo)電材料112電耦接于相應(yīng)的接觸區(qū)118，該接觸區(qū)118電連接于半 導(dǎo)體襯底102的有源器件和/或無源元件。
半導(dǎo)體襯底103也包括有源面122和相對(duì)的背面124,該有源面122 包括在其下方形成的有源半導(dǎo)體器件。半導(dǎo)體襯底103還包括貫穿襯底 的互連126，每個(gè)貫穿襯底的互連126都包括填充有導(dǎo)電材料130的開 口和絕緣層132，該絕緣層132使貫穿襯底的互連126與半導(dǎo)體襯底103 電隔離。接觸焊盤134將半導(dǎo)體襯底103的每個(gè)貫穿襯底的互連126電
4連接于半導(dǎo)體襯底102的相應(yīng)的貫穿襯底的互連110。半導(dǎo)體襯底103 的有源器件和/或無源元件通過接觸區(qū)137電耦接于導(dǎo)電線136。另外， 接觸焊盤135還電耦接于貫穿襯底的互連111和導(dǎo)電線136。因此，通 過將貫穿襯底的互連111電耦接于導(dǎo)電線116和接觸焊盤135,可以將 半導(dǎo)體襯底103的有源器件和/或無源元件電連接于半導(dǎo)體襯底102的 有源器件和/或無源元件。
可以是另一半導(dǎo)體襯底或其它襯底的承載襯底104包括端子焊盤 142,其電連接于承載襯底104的電路(未示出)。每個(gè)端子焊盤142 都通過，例如接觸焊盤146,電連接于相應(yīng)的貫穿襯底的互連126,從 而電連接于半導(dǎo)體襯底102的有源器件和/或無源元件。因此，通過適 當(dāng)?shù)囟询B以及利用貫穿襯底的互連對(duì)半導(dǎo)體村底進(jìn)行電互連，可以形成 若干不同的半導(dǎo)體裝置裝配。
為了節(jié)省用于半導(dǎo)體器件的半導(dǎo)體襯底上的空間，可以以高深寬 比，諸如10: l或更高的深寬比，來形成貫穿襯底的互連。然而， 一致 地并完全地填充有導(dǎo)電材料的高深寬比的貫穿襯底的互連是難以形成 的。圖2A到2C舉例說明了在試圖形成高深寬比的貫穿襯底的互連時(shí)遇 到的問題之一。如圖2A所示，提供了包括有源面152和相對(duì)的背面154 的半導(dǎo)體襯底150。通過刻蝕或激光打孔，可以在半導(dǎo)體襯底150中形 成到距離有源面152中間深度的開口 156。每個(gè)開口 156的側(cè)壁155和 底部157可以覆蓋絕緣層158,以便使填充開口 156的導(dǎo)電材料與半導(dǎo) 體襯底150電隔離。當(dāng)接著試圖利用諸如電化學(xué)沉積處理或物理沉積處 理的沉積處理來用導(dǎo)電材料完全填充開口 156時(shí)，導(dǎo)電材料可能不會(huì)完 全地填充開口 156。
如圖2B所示，導(dǎo)電材料160 —開始可能在開口 156的側(cè)壁155和 底部157上集結(jié)。如圖2C所示，導(dǎo)電材料160的沉積繼續(xù)進(jìn)行，同時(shí) 導(dǎo)電材料160向內(nèi)部前進(jìn)，直到開口 156的入口過早關(guān)閉，阻礙了開口 156的完全填充并形成空隙162。因此，不完全填充的開口 156不能被 可靠地以及可再生產(chǎn)地配置為如圖1所示的低電阻的貫穿襯底的互連， 該貫穿襯底的互連用于將半導(dǎo)體襯底150的有源器件和/或無源元件電 連接于與半導(dǎo)體襯底150堆疊的另一半導(dǎo)體襯底和/或承載襯底。因此， 半導(dǎo)體裝置的研究者和開發(fā)者們?cè)诶^續(xù)尋找用于形成貫穿襯底的互連 的改進(jìn)技術(shù)，其中，用導(dǎo)電材料一致地并充分地填充形成于半導(dǎo)體襯底 中的開口 。

發(fā)明內(nèi)容
本發(fā)明的不同實(shí)施例涉及形成貫穿襯底的互連的方法。在涉及形成 至少一個(gè)貫穿襯底的互連的方法的本發(fā)明的一個(gè)實(shí)施例中，提供了具有 第一表面和相對(duì)的第二表面的半導(dǎo)體襯底。在半導(dǎo)體襯底內(nèi)形成至少一 個(gè)開口 ，該至少一個(gè)開口從第一表面延伸到半導(dǎo)體襯底內(nèi)的中間深度。 該至少一個(gè)開口由底部部分地限定。在底部上提供至少一個(gè)金屬催化劑 納米顆粒。在金屬催化劑納米顆粒促進(jìn)導(dǎo)電材料的沉積的條件下，在該 至少一個(gè)開口內(nèi)沉積導(dǎo)電材料?？梢詮捏识砻嫒コ雽?dǎo)體襯底的材 料，以露出填充該至少一個(gè)開口的導(dǎo)電材料的一部分。
在涉及形成至少一個(gè)貫穿襯底的互連的方法的本發(fā)明的另一實(shí)施 例中，提供了具有第一表面和相對(duì)的第二表面的半導(dǎo)體襯底。在半導(dǎo)體 襯底中形成至少一個(gè)開口 ，該至少一個(gè)開口從第一表面延伸到半導(dǎo)體襯 底內(nèi)的中間深度。該至少 一個(gè)開口由包括第 一材料的至少 一個(gè)側(cè)壁和包 括第二材料的底部限定。用導(dǎo)電材料填充該至少一個(gè)開口 ，該導(dǎo)電材料
具有選擇性以在形成底部的第二材料上集結(jié)優(yōu)先于在形成至少一個(gè)側(cè) 壁的第一材料上集結(jié)。從第二表面去除半導(dǎo)體襯底的材料，以露出填充 該至少一個(gè)開口的導(dǎo)電材料的一部分。


附圖舉例說明了本發(fā)明的不同實(shí)施例，其中相同的附圖標(biāo)記指代在 附圖中示出的不同視圖或?qū)嵤├械南嗤蛳嗨频脑蛱卣鳌?br> 圖l是根據(jù)一個(gè)當(dāng)前可用設(shè)計(jì)的包括多個(gè)堆疊的半導(dǎo)體襯底的半導(dǎo) 體裝置裝配的示意性的側(cè)視橫截面視圖。
圖2A到2C是示意性的側(cè)視橫截面視圖，其舉例說明了根據(jù)一個(gè)當(dāng) 前可用處理，在試圖完全填充形成于半導(dǎo)體襯底中的開口時(shí)遇到的一個(gè) 問題。
圖3A到3K是示意性的側(cè)視橫截面視圖，其舉例說明了根據(jù)本發(fā)明 的 一個(gè)實(shí)施例的形成至少 一個(gè)貫穿襯底的互連的方法中的不同階段。
圖4A到4G是示意性的側(cè)視橫截面視圖，其舉例說明了根據(jù)本發(fā)明 的另 一 實(shí)施例的形成至少 一 個(gè)貫穿襯底的互連的方法中的不同階段。
具體實(shí)施例方式
本發(fā)明的不同實(shí)施例涉及形成貫穿襯底的互連的方法。圖3A到3K舉例說明根據(jù)本發(fā)明的 一 個(gè)實(shí)施例的形成至少 一 個(gè)貫穿襯底的互連的 方法，其中用在存在金屬催化劑納米顆粒的情況下生長的導(dǎo)電材料來填
充形成在半導(dǎo)體襯底中的至少一個(gè)開口。如圖3A所示，提供了具有有 源面202和相對(duì)的背面204的半導(dǎo)體襯底200。有源面202包括若干接 觸區(qū)206 (為簡單起見只示出兩個(gè))，這些接觸區(qū)206各自電連接于有 源半導(dǎo)體器件(例如，晶體管)和/或無源元件(例如電容器、電阻器 或其它無源元件)，上述有源半導(dǎo)體器件位于形成在有源面202之下的 有源區(qū)208內(nèi)，上述無源元件可位于有源面202之上或之下。例如，各 接觸區(qū)206可以電耦接于形成在有源區(qū)208中的晶體管的柵極、源極或 漏極。
半導(dǎo)體襯底200可以包括晶片形式的塊狀半導(dǎo)體襯底，諸如包括若 干半導(dǎo)體芯片的半導(dǎo)體材料的完整晶片或部分晶片。例如，半導(dǎo)體襯底 200可以包括單晶硅襯底、單晶化合物半導(dǎo)體襯底、絕緣體上硅(SOI) 型襯底(例如，陶瓷上硅(SOC)、玻璃上硅(SOG)或藍(lán)寶石上硅(SOS)), 或者其它任何適當(dāng)配置的適當(dāng)?shù)陌雽?dǎo)體襯底。半導(dǎo)體襯底200還可以是 具有，例如，約750 Mm的厚度的減薄的完整或部分半導(dǎo)體晶片。
如圖3B所示，在半導(dǎo)體襯底200中形成多個(gè)開口或盲孔210,它們 從有源面202延伸到半導(dǎo)體襯底200內(nèi)的中間深度212。開口 210可以 形成在半導(dǎo)體襯底200的"死區(qū)"部分，這些"死區(qū)"部分是半導(dǎo)體襯 底200的沒有集成電路的部分。根據(jù)本發(fā)明的不同實(shí)施例，可以通過刻 蝕、激光打孔或其它適當(dāng)?shù)募夹g(shù)來形成開口 210。例如，可以利用各向 異性的干刻蝕處理或激光打孔來形成明確限定的開口 210，其具有例如 約500 nm到約10jum的直徑，以及例如約10: 1到約50: 1的深寬比。 每個(gè)開口 210由至少一個(gè)側(cè)壁214和底部216來限定。例如，通過各向 異性的反應(yīng)離子刻蝕在半導(dǎo)體襯底中形成的開口可示出的橫截面幾何 形狀，大致復(fù)制由掩模在第一表面202上限定的圖案；半導(dǎo)體襯底中激 光打孔的開口可示出只有 一 個(gè)側(cè)壁的大致圓形的橫截面幾何形狀；并且 當(dāng)特定的濕刻蝕劑配制為對(duì)半導(dǎo)體襯底的特定晶面進(jìn)行刻蝕時(shí)，利用該 濕刻蝕劑在半導(dǎo)體襯底中形成的開口可以產(chǎn)生非圓形的橫截面幾何形 狀，其具有以某個(gè)角度連接的不同的側(cè)壁。
如圖3C所示，可以在半導(dǎo)體襯底200的有源面202上和開口 210 內(nèi)熱生長或沉積具有上表面219的介電層218,以覆蓋側(cè)壁214和底部 216中的每個(gè)。例如，介電層218可以包括氧化物或氮化物，諸如通過熱氧化、化學(xué)氣相沉積(CVD)、原子層沉積(ALD)、反應(yīng)濺射或其它 適當(dāng)?shù)募夹g(shù)形成的二氧化硅或氮化硅鈍化層。此外，介電層218還可以 包括一個(gè)或多個(gè)不同類型的介電層。如圖3D所示，通過適當(dāng)?shù)卣谘诮?電層218的上表面219以及采用各向異性的干刻蝕，可以去除覆蓋各開 口 210的底部216的介電層218的部分。覆蓋各開口 210的至少一個(gè)側(cè) 壁214的介電層218最終將使沉積在開口 210中的導(dǎo)電材料與半導(dǎo)體襯 底200電隔離。
一個(gè)或多個(gè)金屬催化劑納米顆粒可以形成、沉積或者以其他方式提 供在各開口 210的底部216上。如圖3E所示，根據(jù)本發(fā)明的一個(gè)實(shí)施 例，可以利用電化學(xué)處理或其它適當(dāng)?shù)某练e處理在各開口 210的底部 216上選擇性地形成一個(gè)或多個(gè)金屬催化劑納米顆粒220。金屬催化劑 納米顆粒220可以顯示出小于約100 nm的直徑或橫向尺寸，并且更具 體地，直徑或4黃向尺寸可以是約5 nm到約30 nm。可以使用各種不同 成分的金屬催化劑納米顆粒。例如，金屬催化劑納米顆粒220可以包括 金、鈿、釔、鎳、鈷、鈦、任意前述金屬的合金，或者其它適當(dāng)?shù)拇呋?活性材料。
在本發(fā)明的一個(gè)特定實(shí)施例中，當(dāng)半導(dǎo)體襯底20G包括硅時(shí)，可以 在必要時(shí)清洗半導(dǎo)體襯底200,并將其浸入l-2mM的NaAuCl42H20無水乙 醇溶液中，以在各開口 210的底部216上無電鍍地沉積一個(gè)或多個(gè)金納 米晶體。由于覆蓋底部216的介電層218的部分已被去除和清洗掉，提 供了用于金納米晶體在其上優(yōu)先集結(jié)的大致無二氧化硅的暴露的硅表 面，因此金納米晶體優(yōu)先地沉積在開口 210的底部216上，而不是覆蓋 側(cè)壁214的介電層218上。將金納米晶體用作納米顆粒220僅僅是說明 性的示例。利用類似的電化學(xué)技術(shù)，還可以沉積具有其它成分的納米顆 粒，諸如含有鉑、4巴、鎳、鈷以及鈦的納米顆粒。
圖3F和3G舉例說明了在金屬催化劑納米顆粒220促進(jìn)導(dǎo)電材料 222的沉積的條件下，導(dǎo)電材料222如何在開口 210中生長。如圖3F所 示，可以通過CVD來生長導(dǎo)電材料222,在該CVD中，由于"氣-液-固，， (VLS)生長處理或"氣-固"生長處理而生長導(dǎo)電材料222。金屬催化 劑納米顆粒220和半導(dǎo)體4于底200可以;故加熱至足以在納米顆粒220和 下方的半導(dǎo)體襯底200的底部216之間建立緊密接觸的溫度。接下來， 諸如硅烷(SiH4) 、 SiH4和氬氯酸(HCl )的混合物、二氯甲硅烷(SiH2Cl2) 或鍺烷(GeH4)的前驅(qū)氣體流入開口 210中。前驅(qū)氣體還可以包括用于增強(qiáng)所生長的導(dǎo)電材料222的導(dǎo)電性的摻雜物。當(dāng)導(dǎo)電材料222被摻雜 時(shí)，摻雜水平為約1018cnr，々102W3。僅作為非限制性的說明性示例， 當(dāng)納米顆粒220為金納米晶體并且半導(dǎo)體襯底200包括硅時(shí)，前驅(qū)氣體
i熔化以形成金熔滴T當(dāng)引入前驅(qū)氣體時(shí)，金納米晶體可1與來(半導(dǎo)
體襯底200的硅熔合以形成金-硅合金。例如，來自前驅(qū)氣體的硅或鍺 原子可溶解在金熔滴中，直到達(dá)到硅或鍺在金中的飽和極限為止。然后， 硅或鍺原子從金熔滴中沉淀出來到半導(dǎo)體襯底200的硅底部216上，并 在硅底部216上外延地生長。導(dǎo)電材料222可以逐漸生長為單晶硅或鍺 納米線，這是由來自前驅(qū)氣體的硅或鍺原子的連續(xù)溶解以及在如此形成 的納米線上的沉積所導(dǎo)致的。除了硅或鍺原子溶解在金納米晶體中以 外，或者作為其替換方式，硅或鍺原子可以擴(kuò)散在金熔滴周圍，并且一 開始在硅底部216與金納米晶體之間的界面處和/或納米線與金納米晶 體的界面處外延地生長。因此，金屬催化劑納米顆粒220的使用使得能 夠優(yōu)先地在開口 210內(nèi)從底部216沿朝著有源面202的方向生長導(dǎo)電材 料222,以防止在導(dǎo)電材料222充分填充開口 210之前過早關(guān)閉開口 210 的入口 。
如圖3F和3G所示，生長處理繼續(xù)，直到導(dǎo)電材料222將金屬催化 劑納米顆粒220移置到高于介電層218的上表面219為止。圖3F示出 了導(dǎo)電材料222在中間階段的生長。導(dǎo)電材料222可以生長為高深寬比 的納米線，其具有和促進(jìn)納米線生長的金屬催化劑納米顆粒220的直徑 或橫向尺寸大小大致相同的直徑或橫向尺寸。因此，填充開口210之一 的導(dǎo)電材料222 —開始可能不橫跨在部分限定開口 210的側(cè)壁214之間。
如圖3G所示，導(dǎo)電材料222可以沉積以充分填充各開口 210。通過 簡單地使前驅(qū)氣體持續(xù)流入開口 210中，直到導(dǎo)電材料2"生長以通過 導(dǎo)電材料222的橫向和垂直生長來充分填充開口 210的整個(gè)容積為止， 可以實(shí)現(xiàn)用導(dǎo)電材料222完全地或充分地填充各開口 210。在用于充分 填充各開口 210的本發(fā)明的另一實(shí)施例中，可以增加執(zhí)行導(dǎo)電材料222 的沉積的溫度，使得導(dǎo)電材料222的無催化生長速率與導(dǎo)電材料2"的 催化生長速率相比是顯著的。因此，導(dǎo)電材料222在納米線的側(cè)面223 上生長。在用于充分填充各開口 210的本發(fā)明的又一實(shí)施例中，可以改 變前驅(qū)氣體的成分，使得導(dǎo)電材料222的無催化生長速率與導(dǎo)電材料 222的催化生長速率相比是顯著的。例如，當(dāng)前驅(qū)氣體是SiH4和HCl的
9混合物時(shí)，可以降低HC1的濃度，使得導(dǎo)電材料222的無催化生長速率 與導(dǎo)電材料222的催化生長速率相比是顯著的。在任何這些生長技術(shù)中， 生長處理可以繼續(xù)直到如圖3G所示，金屬催化劑納米顆粒220被移置 到高于介電層218的上表面219為止。
在本發(fā)明另外的實(shí)施例中，可以利用氣_固生長處理來生長導(dǎo)電材 料222。例如，當(dāng)納米顆粒220包括鈦納米晶體并且半導(dǎo)體襯底200包 括石圭時(shí)，可以以不部分地或完全地熔化納米顆粒220的溫度來^l行硅的 CVD沉積。在該實(shí)施例中，硅原子可以溶解在鈦納米晶體中，直到達(dá)到 硅在鈦中的飽和極限為止。硅原子可以在珪底部216上外延地沉積。除 了硅原子溶解在鈦納米晶體中以外，或者作為其替換方式，硅原子可以 擴(kuò)散在鈦納米晶體周圍，并且一開始在硅底部216與鈦納米晶體之間的 界面處外延地生長。
在本發(fā)明的不同的實(shí)施例中，導(dǎo)電材料222的生長發(fā)生的溫度可以 在約60(TC以下，并且更具體地在約40(TC到約45(TC以下，以^更防止損 傷半導(dǎo)體襯底200的半導(dǎo)體器件或其它元件(例如，接觸區(qū))。600°C 以上的溫度下的導(dǎo)電材料222的生長可以導(dǎo)致形成在半導(dǎo)體襯底200中 的半導(dǎo)體器件的摻雜物的重新分布，并且高于約40(TC到約45(TC的溫 度下的導(dǎo)電材料222的生長也可以使諸如與半導(dǎo)體襯底200的有源電路 和/或無源元件相關(guān)的接觸區(qū)或?qū)щ娋€的金屬化結(jié)構(gòu)退化。金屬催化劑 納米顆粒220的使用實(shí)現(xiàn)了導(dǎo)電材料222以和常規(guī)情況下將在更高溫度 下發(fā)生的生長速率大致相同的生長速率生長。例如，在采用包括硅的半 導(dǎo)體襯底200和金納米晶體作為金屬催化劑納米顆粒220的實(shí)施例中， 可以在約40(TC到約45(TC的溫度下從前驅(qū)氣體(例如，SiH4、 SiH4/HCl、 SiH2Cl,等)中生長導(dǎo)電材料222，其生長速率和在不使用金納米晶體的 情況下在高出約IO(TC到約30(TC的溫度下發(fā)生的生長速率相同。
如圖3H所示，在用導(dǎo)電材料222充分填充開口 210之后，可以利 用諸如化學(xué)機(jī)械平坦化(CMP)的材料去除處理，以受控的方式來去除 填充各開口的導(dǎo)電材料222的一部分以及相應(yīng)的納米顆粒220，使得導(dǎo) 電材料222不延伸超過介電層218的上表面219。如圖31所示，通過例 如光刻地圖案化沉積在介電層218之上的光致抗蝕劑層以及刻蝕貫穿介 電層218,開口 224在介電層218中形成并位于相應(yīng)的接觸區(qū)206之上。 接下來，如圖3J所示，可以形成導(dǎo)電線226,其電耦接填充各開口 210 的導(dǎo)電材料222與電耦接于半導(dǎo)體襯底200的有源電路和/或無源元件的相應(yīng)的接觸區(qū)206。例如，包括鋁、銅或任何前述金屬的合金的層可 以沉積在介電層218的上表面219上以填充開口 224,并圖案化以形成 導(dǎo)電線226。如圖3K所示，通過利用CMP或其它適當(dāng)?shù)奶幚?，以受控?方式從半導(dǎo)體襯底200的背面204去除材料來減薄半導(dǎo)體襯底200,以 露出填充各開口 210的導(dǎo)電材料222,從而形成貫穿襯底的互連"8。
在本發(fā)明的另一實(shí)施例中，在納米顆粒220的沉積之前不去除覆蓋 圖3C所示的各開口 210的底部216的介電層218。當(dāng)介電層218覆蓋底 部216時(shí)，可以利用諸如電子束沉積、原子束沉積或分子束沉積的物理 沉積處理將納米顆粒220形成在各開口 210內(nèi)。在該沉積處理中，材料 的流基本垂直于各開口 210的底部216。通過使材料流的方向基本垂直 于底部216,材料的薄膜主要沉積在底部216上。如此沉積的薄膜的退 火導(dǎo)致構(gòu)成該薄膜的材料的結(jié)塊以形成納米顆粒。可以在于開口 210內(nèi) 生長導(dǎo)電材料222之前或之后利用，例如CMP,來去除也形成在介電層 218的上表面219上的任何多余的納米顆粒。當(dāng)介電層218的一部分覆 蓋底部216時(shí)，由于介電層218可以防止導(dǎo)電材料222和下方半導(dǎo)體襯 底200之間的外延配準(zhǔn)(epitaxial registry),導(dǎo)電材料222可能不 在各開口 210的底部216上外延地生長。在本發(fā)明的又一實(shí)施例中，可 以通過定向納米顆粒束，在覆蓋各開口底部216的介電層218上沉積納 米顆粒220。再次，可以在于開口 210內(nèi)生長導(dǎo)電材料222之前或之后 利用，例如CMP,來去除在介電層218的上表面219上沉積的任何納米 顆粒220。當(dāng)然，當(dāng)介電層218沒有覆蓋底部216時(shí)，也可以采用任何 上述納米顆粒形成和納米顆粒沉積纟支術(shù)。
圖4A到4G舉例說明了根據(jù)本發(fā)明的另一實(shí)施例的通過在形成在半 導(dǎo)體襯底中的至少一個(gè)開口的底部上優(yōu)先集結(jié)導(dǎo)電材料來形成至少一 個(gè)貫穿襯底的互連的方法。如圖4A所示，可以如先前對(duì)圖3A到3D所 述地處理半導(dǎo)體襯底200,以在半導(dǎo)體襯底200中形成開口 210,其中 介電層218覆蓋有源面202和各開口 210的側(cè)壁214。如圖4A所示，由 于覆蓋底部216的介電層218的部分未沉積或已被選擇性地去除，介電 層218沒有覆蓋各開口 210的底部216。因此，各開口210的至少一個(gè) 側(cè)壁214覆蓋有諸如二氧化硅、氮化硅或其它介電材料的第一材料，并 且開口 210的底部216由構(gòu)成半導(dǎo)體襯底200的材料或在底部216上形 成的諸如金屬硅化物的其它材料構(gòu)成的。例如，通過利用諸如電子束沉 積、原子束沉積、分子束沉積或?yàn)R射的物理沉積處理在各開口 210內(nèi)沉
ii物。通過對(duì)半導(dǎo) 體襯底200和沉積的金屬進(jìn)行退火，使得沉積的金屬與底部216的硅反 應(yīng)，可形成金屬硅化物。如此沉積的金屬和開口 210的側(cè)壁214上以及 介電層218的上表面219上的介電層218之間不發(fā)生反應(yīng)。因此，利用 例如去除如此沉積的金屬而非金屬硅化物的選擇性化學(xué)刻蝕，可以在開 口 210內(nèi)生長導(dǎo)電材料之前，去除存在于介電層218上的任何如此沉積 的金屬。還可以通過CMP來去除介電層218的上表面219上的多余的如 此沉積的金屬。
接下來，如圖4B所示，利用CVD處理、電化學(xué)處理(例如電鍍或 化學(xué)鍍)，或其它適當(dāng)?shù)倪x擇性沉積處理，在各開口 210內(nèi)沉積導(dǎo)電材 料250。選擇導(dǎo)電材料250,使得該導(dǎo)電材料250優(yōu)先在各開口 210的 底部216上而不是在側(cè)壁214上集結(jié)。在本發(fā)明的一個(gè)實(shí)施例中，利用 如先前對(duì)圖3A到3K所描述的CVD處理可以沉積硅或一睹，其優(yōu)先集結(jié)在 各開口 210的底部216上，并充分填充開口 210。在本發(fā)明另外的實(shí)施 例中，通過將六羰基鴿(W (CO) 6)或六氟化鎢(WF6)用作前驅(qū)氣體的 低壓CVD可以沉積鴒，或者通過諸如電鍍或化學(xué)鍍的電化學(xué)處理可以沉 積銅。在沉積期間或沉積之后，還可以選擇性地?fù)诫s導(dǎo)電材料250以增 強(qiáng)沉積的導(dǎo)電材料250的導(dǎo)電性。
與具體的導(dǎo)電材料和沉積技術(shù)無關(guān)，導(dǎo)電材料25 0優(yōu)先集結(jié)在各開 口 210的底部216上，并且不顯著地集結(jié)在覆蓋各開口 210的至少一個(gè) 側(cè)壁214的介電層218上，以有助于防止在完全填充開口 210之前過早 關(guān)閉開口 210。圖4C示出了處理過程中已用導(dǎo)電材料250充分填充了開 口 21G的階段。還有，可以在和先前對(duì)圖3A到3K討論的溫度相同、相 似的溫度或比先前對(duì)圖3A到3K討論的溫度低的溫度下，執(zhí)行導(dǎo)電材料 250的沉積，以有助于消除或減少對(duì)半導(dǎo)體襯底200的有源器件或其它 元件的損傷。例如，可以在大致室溫下執(zhí)行電化學(xué)地沉積導(dǎo)電材料250。
如圖4C所示，導(dǎo)電材料250可以充分填充各開口 210的整個(gè)容積， 并且延伸超過介電層218的上表面219。如圖4D所示，在用導(dǎo)電材料 250充分填充開口 210之后，可以利用諸如CMP的材料去除處理，以受 控的方式去除填充各開口的導(dǎo)電材料250的一部分，使得導(dǎo)電材料250 不延伸超過介電層218的上表面219。
如圖4E所示，通過例如光刻地圖案化沉積在介電層218之上的光 致抗蝕劑層以及刻蝕貫穿介電層218，開口 251在介電層218中形成并位于相應(yīng)的接觸區(qū)206之上。接下來，如圖4F所示并且如早先對(duì)圖3J 所描述的，可以形成導(dǎo)電線252，以電耦接填充各開口 210的導(dǎo)電材料 250與電耦接于半導(dǎo)體襯底200的有源電路和/或無源元件的相應(yīng)的接 觸區(qū)206。如圖4G所示，通過利用CMP或其它適當(dāng)?shù)奶幚硪允芸氐姆绞?從半導(dǎo)體襯底200的背面204去除材料來減薄半導(dǎo)體襯底200,以露出 填充各開口 210的導(dǎo)電材料250，從而形成貫穿襯底的互連254。
在形成所公開的貫穿襯底的互連之后，必要時(shí)可以利用人們熟知的 技術(shù)單個(gè)化(singulate)半導(dǎo)體襯底，以形成各單獨(dú)的半導(dǎo)體芯片。 然后，通過適當(dāng)?shù)囟询B各單獨(dú)的半導(dǎo)體芯片可以形成若干不同類型的人 們熟知的半導(dǎo)體裝置裝配配置。在本發(fā)明另外的實(shí)施例中，包括所公開 的貫穿襯底的互連的多個(gè)半導(dǎo)體襯底可以相互堆疊、結(jié)合以及電互連。 然后，通過適當(dāng)?shù)厍袛喽询B的并結(jié)合的半導(dǎo)體襯底，可以形成多個(gè)半導(dǎo) 體裝置裝配。
盡管已依據(jù)特定實(shí)施例描述了本發(fā)明，本發(fā)明并非意在被限于這些 實(shí)施例。對(duì)于本領(lǐng)域技術(shù)人員，本發(fā)明精神范圍內(nèi)的修改將是明顯的。 例如，在本發(fā)明的另一實(shí)施例中，可以在于半導(dǎo)體襯底中形成有源器件 和/或無源元件之前在半導(dǎo)體襯底中形成貫穿襯底的互連，并且可以在 部分地或完全地形成貫穿襯底的互連之后形成有源器件和/或無源元 件。在本發(fā)明的又一實(shí)施例中，與諸如完整或部分晶片的相對(duì)較大的半 導(dǎo)體襯底形成對(duì)比，可以在單個(gè)、單個(gè)化的半導(dǎo)體芯片中形成貫穿襯底 的互連。
為了說明，在前的描述使用特定術(shù)語以提供對(duì)本發(fā)明的透徹理解。 然而，對(duì)于本領(lǐng)域技術(shù)人員來說明顯的是，不需要這些特定細(xì)節(jié)來實(shí)施 本發(fā)明。本發(fā)明的特定實(shí)施例的在前描述的提出是為了舉例說明和描 述。它們并非意在面面俱到，或者將本發(fā)明限于所公開的準(zhǔn)確形式。顯 然，由本發(fā)明看來，多種修改方式和改變方式是可能的。為了最佳地解 釋本發(fā)明的原理以及本發(fā)明的實(shí)際應(yīng)用，示出并描述這些實(shí)施例，從而 使得本領(lǐng)域技術(shù)人員能夠最好地利用本發(fā)明，并且具有不同修改的不同 實(shí)施例適于所考慮的具體用途。本發(fā)明的范圍意在由權(quán)利要求及其等效 物來限定。
權(quán)利要求
1.一種形成至少一個(gè)貫穿襯底的互連(110、111、112、126)的方法，該方法包括提供具有第一表面(202)和相對(duì)的第二表面(204)的半導(dǎo)體襯底(200)；在所述半導(dǎo)體襯底中形成至少一個(gè)開口(210)，所述至少一個(gè)開口從所述第一表面延伸到所述半導(dǎo)體襯底內(nèi)的中間深度，所述至少一個(gè)開口由底部(216)部分地限定；在所述底部上提供至少一個(gè)金屬催化劑納米顆粒(220)；在所述金屬催化劑納米顆粒促進(jìn)導(dǎo)電材料(222)的沉積的條件下，在所述至少一個(gè)開口內(nèi)沉積導(dǎo)電材料；從所述第二表面去除所述半導(dǎo)體襯底的材料，以露出填充所述至少一個(gè)開口的所述導(dǎo)電材料(圖3K中的222)的一部分。
2. 如權(quán)利要求l所述的方法，其中在所述底部上提供至少一個(gè)金 屬催化劑納米顆粒包括在所述底部(216)上形成所述至少一個(gè)金屬 催化劑納米顆粒(220 )。
3. 如權(quán)利要求l所述的方法，其中在所述底部("6)上提供至少 一個(gè)金屬催化劑納米顆粒(220 )包括在所述底部上沉積所述至少一 個(gè)金屬催化劑納米顆粒。
4. 如權(quán)利要求l所述的方法其中在所述金屬催化劑納米顆粒促進(jìn)所述導(dǎo)電材料的沉積的條件 下在所述至少一個(gè)開口內(nèi)沉積導(dǎo)電材料包括用所述導(dǎo)電材料填充所述 至少一個(gè)開口，直到所述至少一個(gè)金屬催化劑納米顆粒(220)的至少 一部分被移置到高于所述至少一個(gè)開口的入口為止(圖3G);并且進(jìn)一步包括去除所述至少一個(gè)金屬催化劑納米顆粒以及所述導(dǎo)電 材料的一部分，使得所述導(dǎo)電材料不延伸超過所述至少一個(gè)開口的入口 (圖3H)。
5. 如權(quán)利要求l所述的方法，其中所述至少一個(gè)開口的至少一個(gè) 側(cè)壁(214)包括絕緣層，并且所述底部(216)大致沒有絕緣層(圖3D)。
6. 如權(quán)利要求l所述的方法，其中所述至少一個(gè)開口的所述底部 (216)和所述至少一個(gè)側(cè)壁(214)各自包括絕緣層(圖3C)。
7. —種形成至少一個(gè)貫穿襯底的互連(110、 111、 112、 126)的方法，該方法包4舌提供具有第一表面(202 )和相對(duì)的第二表面(204 )的半導(dǎo)體襯底 (200);在所述半導(dǎo)體襯底中形成至少一個(gè)開口 (210),所述至少一個(gè)開 口從所述第 一表面延伸到所述半導(dǎo)體襯底內(nèi)的中間深度，所述至少一個(gè) 開口由包括第一材料的至少一個(gè)側(cè)壁(214)和包括第二材料的底部 (216)限定(圖4A);用導(dǎo)電材料(250 )填充所述至少一個(gè)開口，所述導(dǎo)電材料(250 ) 具有優(yōu)先在所述第二材料上集結(jié)的選擇性；以及從所述第二表面去除所述半導(dǎo)體襯底的材料，以露出填充所述至少 一個(gè)開口的所述導(dǎo)電材料的一部分(圖4G)。
8. 如權(quán)利要求7所述的方法，其中所述第一材料包括絕緣層，并 且所述第二材料包括所述半導(dǎo)體材料的暴露的表面(圖4A)。
9. 如權(quán)利要求7所述的方法，其中所述第一材料包括絕緣層，并 且所述第二材料包括金屬硅化物。
10. 如權(quán)利要求7所述的方法其中用具有優(yōu)先在所述底部的所述第二材料上集結(jié)的選擇性的導(dǎo) 電材料(250 )來填充所述至少一個(gè)開口 (210)包括用所述導(dǎo)電材料 填充所述至少一個(gè)開口 ，直到所述導(dǎo)電材料延伸超出所述至少一個(gè)開口 的入口為止(圖4C);并且進(jìn)一步包括去除所述導(dǎo)電材料的一部分，使得所述導(dǎo)電材料不延 伸超過所述至少一個(gè)開口的所述入口 (圖4D)。
全文摘要
在形成至少一個(gè)貫穿襯底的互連的方法的一個(gè)實(shí)施例中，提供具有第一表面(202)和相對(duì)的第二表面(204)的半導(dǎo)體襯底(200)。在半導(dǎo)體襯底中形成至少一個(gè)開口(210)，從第一表面延伸到半導(dǎo)體襯底內(nèi)的中間深度。該至少一個(gè)開口由底部(216)部分地限定。在底部上提供至少一個(gè)金屬催化劑納米顆粒(220)。在金屬催化劑納米顆粒促進(jìn)半導(dǎo)體材料(222)的沉積的情況下，在該至少一個(gè)開口內(nèi)沉積導(dǎo)電材料?？梢詮牡诙砻嫒コ雽?dǎo)體襯底的材料，以露出填充該至少一個(gè)開口的導(dǎo)電材料的一部分(圖3K)。在另一實(shí)施例中，不使用納米顆粒，而是選擇導(dǎo)電材料來選擇性地沉積在部分地限定該至少一個(gè)開口的底部上。
文檔編號(hào)H01L21/768GK101595554SQ200880002536
公開日2009年12月2日 申請(qǐng)日期2008年1月16日 優(yōu)先權(quán)日2007年1月17日
發(fā)明者T·I·卡明斯 申請(qǐng)人:惠普開發(fā)有限公司