專利名稱：具有通過襯底的通路孔的系統(tǒng)級(jí)封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種系統(tǒng)級(jí)封裝，而且涉及一種用于制造一種系統(tǒng) 級(jí)封裝的方法。
背景技術(shù)：
US 2002/0084513 Al描述了芯片或印刷電路板形式的晶片和外 部襯底的組裝。該晶片包括晶體管。采用接觸結(jié)構(gòu)接觸該外部襯底。 為了制造該接觸結(jié)構(gòu)，通過反應(yīng)離子蝕刻(RIE)在晶片中制造溝槽， .并用BPSG或二氧化硅的絕緣層填充該溝槽，其中，具有允許稍后焊 接至外部襯底的導(dǎo)電層和臨近導(dǎo)電層的鎢芯。隨后，從晶片的背面對(duì) 晶片進(jìn)行減薄，使得孔的填充從晶片背面以允許將接觸結(jié)構(gòu)用作凸起 的方式顯著地突出。從而，在這個(gè)步驟部分地去除絕緣層，來(lái)允許建 立該外部襯底的接觸元件與該接觸結(jié)構(gòu)之間的電接觸。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一個(gè)方面，提供了一種系統(tǒng)級(jí)封裝，其包括
集成襯底，其具有小于10(Him的厚度，并包括第一多個(gè)通過襯 底的通路，第一多個(gè)通過襯底的通路具有導(dǎo)電通路芯和大于5的深寬 比，并被配置為將第一集成襯底側(cè)面上的第一導(dǎo)電元件和第二集成襯 底側(cè)面上的第二導(dǎo)電元件電連接起來(lái)；
支撐，其在該集成襯底的第一集成襯底側(cè)面上附接至該集成襯 底，并適用于以機(jī)械方式支撐該集成襯底；以及
第一芯片，其在該集成襯底的第一集成襯底側(cè)面上被附接至和
電連接至該集成襯底，其中，第一芯片或者被布置在集成襯底和支撐
之間或者第一芯片形成支撐，或
第二芯片，其在集成襯底的第二集成襯底側(cè)面上被附接至和電連接至該集成襯底。
本發(fā)明的系統(tǒng)級(jí)封裝具有集成襯底中的通過襯底的通路，該集
成襯底具有100pm或小于10(Him的厚度。這暗示著沒有在同樣的集 成襯底具有大于100pm厚度的情況下所具有的橫向區(qū)域。出于限定 集成襯底厚度的目的，只考慮該集成襯底的襯底材料或晶片材料，而 且沒有其他的層或結(jié)構(gòu)被淀積在該集成襯底的任一個(gè)側(cè)面上的這種 材料上。由于通過襯底的通路通常將第一集成襯底側(cè)面上的至少一個(gè) 第一導(dǎo)電元件和第二集成襯底側(cè)面上的至少一個(gè)第二導(dǎo)電元件連接 起來(lái)。在導(dǎo)電元件由淀積在集成襯底上的諸如金屬化層之類的層形成 的情況下，在該定義下，并沒有計(jì)算它們的厚度。為了本定義的目的， 該厚度也不包括會(huì)出現(xiàn)在集成襯底側(cè)面中的一個(gè)側(cè)面上的焊料球或 凸點(diǎn)的延伸。
在本發(fā)明的系統(tǒng)級(jí)封裝中，通過襯底的通路具有大于5的深寬 比。通過襯底的通路的深寬比是通過襯底的通路在第一集成襯底側(cè)面 和第二集成襯底側(cè)面上的末端之間的深度延伸與被形成用來(lái)制造集
成襯底中的通過襯底的通路的溝槽的橫向延伸的商。該橫向延伸通常 指的是相對(duì)的通路襯底界面之間的距離。該通路襯底界面對(duì)應(yīng)于原始 溝槽的壁。在上下文中，該通路絕緣層被認(rèn)為是該通過襯底的通路的 一部分。從而，在一些實(shí)施例中，絕緣層和集成襯底之間的界面形成 了該通路襯底界面。即使在另一處理過程中，填充了該溝槽之后，也 可以從該系統(tǒng)級(jí)封裝的最終集成襯底中得到該橫向溝槽延伸。例如， 合適的分析技術(shù)是已知的類似于例如對(duì)集成襯底的截面進(jìn)行的光學(xué) 顯微技術(shù)或電子顯微技術(shù)之類的微觀方法。
單個(gè)溝槽的橫向溝槽延伸可以在深度方向上變化。出于限定目 的，在這種實(shí)施例中，橫向溝槽延伸應(yīng)當(dāng)被認(rèn)為是沿深度方向上的延 伸的橫向溝槽延伸的平均值。
從而，該系統(tǒng)級(jí)封裝具有集成襯底中的通過襯底的通路，與引 用的現(xiàn)有技術(shù)文獻(xiàn)中的通路相比，由于這些通過襯底的通路的深寬比 較高，這些通過襯底的通路特別短，同時(shí)具有特別小的橫向延伸。 共同作用下，特征的這種組合提供了一種允許組合集成襯底上的非常高的集成密度和通路的非常低的寄生引線電感的系統(tǒng)級(jí)封裝。這兩個(gè)
要求對(duì)高級(jí)高頻應(yīng)用(例如用于射頻(RF)應(yīng)用的器件)是非常重
要的。從而，現(xiàn)在可以同時(shí)滿足這兩個(gè)要求。
這些通過襯底的通路的電感以超線性的方式隨通過襯底的通路 的長(zhǎng)度(即，它們?cè)谏疃确较蛏系难由?來(lái)調(diào)整大小，而它對(duì)深寬比 的關(guān)系曲線只是亞線性的。從而，即使實(shí)現(xiàn)了具有對(duì)于給定厚度的集 成襯底趨向增大寄生引線電感的通過襯底的通路的相對(duì)高的深寬比 的高集成密度，該通過襯底的通路的寄生引線電感也處于特別低的 值。通過本文所述的制造技術(shù)實(shí)現(xiàn)了這種共同作用，這種制造技術(shù)允
許提供厚度小于10(Him的集成襯底。這種集成襯底的薄厚度對(duì)應(yīng)于 該通過襯底的通路的長(zhǎng)度。
在制造過程中，特別是在晶片級(jí)別處理中，或者在切片或制造 后處理或工作過程中，厚度小于100pm的集成襯底要承擔(dān)非常高的 被所需處理破壞掉的風(fēng)險(xiǎn)。本發(fā)明克服了這個(gè)問題，并通過提供一種 支撐能最終實(shí)現(xiàn)前述的優(yōu)點(diǎn)，該支撐在集成襯底的第一集成襯底側(cè)面 上附接到集成襯底，并適于機(jī)械地支撐該集成襯底。關(guān)于支撐的術(shù)語(yǔ) "適于"意味著一種機(jī)械穩(wěn)定性，該機(jī)械穩(wěn)定性能夠承受在制造處理過 程中，特別是在晶片級(jí)別處理中和制造后處理過程中以及在正常工作 過程中會(huì)損壞或破壞厚度小于100pm的集成襯底的量級(jí)的機(jī)械應(yīng) 力。從而，可以在晶片級(jí)別上生產(chǎn)出具有符合工業(yè)標(biāo)準(zhǔn)的良好產(chǎn)量和 使用壽命的本發(fā)明的系統(tǒng)級(jí)封裝。
在下文中，將對(duì)本發(fā)明的第一方面的系統(tǒng)級(jí)封裝的實(shí)施例進(jìn)行 說明。除非另行說明，這些實(shí)施例可以彼此結(jié)合。
首先，對(duì)涉及第一芯片和第二芯片的多種布置的不同實(shí)施例進(jìn) 行說明。
在不同的可替換實(shí)施例中，該系統(tǒng)級(jí)封裝只具有第一芯片，或 者只具有第二芯片，或者具有第一芯片和第二芯片。
在一個(gè)實(shí)施例中，第一芯片在集成襯底的第一集成襯底表面上
被附接和電連接至該集成襯底，其中，它被布置在該集成襯底和支撐 襯底之間。如果第二芯片在集成襯底的第二集成襯底表面上被另外附接和電連接至該集成襯底，可以實(shí)現(xiàn)更進(jìn)一步地增大包含在該系統(tǒng)級(jí) 封裝中的電子部件的集成密度。在應(yīng)用實(shí)施例需要的情況下，通過襯 底的通路可以提供第一芯片和第二芯片之間的電連接或者在任一個(gè) 集成襯底側(cè)面上的部件或?qū)щ娫c另一個(gè)集成襯底側(cè)面上的芯片 之間的電連接。
在下文中，現(xiàn)在將對(duì)進(jìn)一步闡述了集成襯底厚度和通過晶片的 通路的深寬比的組合的不同實(shí)施例進(jìn)行說明。
在一些實(shí)施例中，通過襯底的通路的深寬比在5至25之間，優(yōu) 選在15至25之間。這些實(shí)施例特別適于在該集成襯底上實(shí)現(xiàn)部件的 高集成密度。
本質(zhì)上，通過襯底的通路的深度延伸等于或大致等于該集成襯 底的厚度。例如，在一個(gè)實(shí)施例中，已完成的系統(tǒng)級(jí)封裝的集成襯底 具有40pm的厚度，這個(gè)厚度大致等于該通過襯底的通路在深度方向 上的延伸。出現(xiàn)在第一集成襯底側(cè)面或第二集成襯底側(cè)面上的其他層 會(huì)產(chǎn)生小差別。
在一些實(shí)施例中，通過襯底的通路的橫向延伸等于被形成來(lái)制 造該通過襯底的通路的溝槽的橫向延伸。在給出的例子中，在集成襯 底具有40nm的厚度的情況下，通過襯底的通路的橫向延伸在任一橫 向方向上具有小于8nm的值，例如對(duì)應(yīng)于5到20之間的深寬比，橫 向延伸的值在8pm到2pm之間。
談到100pm或小于100nm的厚度顯然不意味著包括集成襯底被 完全去除的情況，即零厚度的情況。該集成襯底的厚度的較低的邊界 取決于該系統(tǒng)級(jí)封裝的應(yīng)用的特定要求。在一些實(shí)施例中，厚度在 10到80pm之間。在一些實(shí)施例中，集成襯底具有剛好可以容納集 成在其上的諸如類似于溝槽電容器或電感器的無(wú)源部件之類的部件 的厚度。以具有25至3(Him深度延伸的溝槽電容器的集成襯底為例， 該集成襯底的30至4(Him厚度形成了該示范性示例的情況的較低厚 度的邊界。從而，除了其他因素之外，取決于所采用的溝槽電容器的 深度，這些實(shí)施例具有在30pm和lOO[im、 30|xm和80pm以及30nm 和6(Him之間的集成襯底厚度。在其他實(shí)施例中，在沒有溝槽電容器存在于集成襯底的情況下，可以適用只有15pm或更小的厚度。在一 些實(shí)施例中，集成襯底具有15pm和4(Him之間的厚度。
當(dāng)轉(zhuǎn)至本發(fā)明的方法方面時(shí)，在下文更詳細(xì)地說明的是，將這 些通過襯底的通路處理為該集成襯底中的溝槽結(jié)構(gòu)。這里所采用的術(shù) 語(yǔ)"溝槽結(jié)構(gòu)"指的是任何在該集成襯底的第一集成襯底側(cè)面上形成 在該集成襯底中的凹槽。在本發(fā)明的方法的處理之后，通過襯底的通 路的適當(dāng)溝槽結(jié)構(gòu)，在本文中也被稱為通路溝槽或通路溝槽結(jié)構(gòu)，延 伸通過該集成襯底。在其他語(yǔ)境中，術(shù)語(yǔ)溝槽結(jié)構(gòu)或通路溝槽還被用 來(lái)表示填充后的各個(gè)結(jié)構(gòu)，從該術(shù)語(yǔ)的各個(gè)用法的上下文中，這是清 楚的。
在本發(fā)明的第二個(gè)方面的方法的有利處理實(shí)施例中，在根據(jù)溝 槽結(jié)構(gòu)在期望應(yīng)用中的特定目的的處理中，這些溝槽的處理在某一點(diǎn) 上是有差異的。通過限定不同的多個(gè)溝槽結(jié)構(gòu)或通過襯底的通路，將 這個(gè)差異反映在權(quán)利要求的語(yǔ)言中。
在一個(gè)實(shí)施例中，在該集成襯底中包括了第二多個(gè)溝槽結(jié)構(gòu)， 與第一多個(gè)通過襯底的通路相比，第二多個(gè)溝槽結(jié)構(gòu)具有較小的深度 延伸。例如，第二多個(gè)溝槽結(jié)構(gòu)可以形成溝槽電容器。
在一個(gè)實(shí)施例中，將溝槽電容器形成為柱電容器。在本文中， 這些溝槽結(jié)構(gòu)具有環(huán)形形狀，在該溝槽限定的柱或列上淀積交替的導(dǎo) 電層和絕緣層層序列。溝槽電容器和柱電容器的組合也是可行的。
在另一個(gè)實(shí)施例中，系統(tǒng)級(jí)封裝包括至少一個(gè)集成襯底中的溝 槽結(jié)構(gòu)，該溝槽結(jié)構(gòu)具有與通過襯底的通路相同的深度延伸。該至少 一個(gè)溝槽結(jié)構(gòu)可以被用于應(yīng)用器件中的不同功能，將在下文通過不同 的示例對(duì)此進(jìn)行說明。
例如，這種溝槽結(jié)構(gòu)可以被用作電氣浮置結(jié)構(gòu)，該電氣浮置結(jié) 構(gòu)用來(lái)電隔離集成襯底上的部件。從而，在一個(gè)實(shí)施例中，這些溝槽 結(jié)構(gòu)的一部分由完全電絕緣的填充的溝槽結(jié)構(gòu)形成，該集成襯底包括 至少一個(gè)在相鄰的完全電絕緣的填充的溝槽結(jié)構(gòu)的各個(gè)對(duì)之間的電 氣部件。而且，這種溝槽結(jié)構(gòu)可以被用來(lái)實(shí)現(xiàn)該集成襯底的不同區(qū)域 中的器件的光學(xué)隔離。在一個(gè)實(shí)施例中，該溝槽結(jié)構(gòu)或多個(gè)溝槽結(jié)構(gòu)形成了該集成襯 底中的腔的一部分。例如，該腔可以形成第一集成襯底側(cè)面上的微機(jī)
電系統(tǒng)(MEMS)器件的一部分，并包含一個(gè)諧振梁。在制造獨(dú)立的 MEMS器件的過程中，通過去除通過訪問通道的犧牲層，該溝槽結(jié) 構(gòu)或這些溝槽結(jié)構(gòu)可以用作要被制造的或要被釋放的MEMS器件的 腔和/或結(jié)構(gòu)元件的釋放溝槽或訪問通道。
該至少一個(gè)溝槽結(jié)構(gòu)可以被用于進(jìn)行的其他功能包括散熱、接 地、該集成襯底的第一部分的橫向圍護(hù)。
在一些實(shí)施例中，該通過襯底的通路具有通路絕緣層，布置該 通路絕緣層來(lái)防止通路芯和集成襯底之間的直接電連接。在必須將該 集成襯底與通路芯相絕緣以使應(yīng)用適當(dāng)?shù)仄饎?dòng)作的情況下，這是有用 的。
在一些實(shí)施例中，該通過襯底的通路具有"空心"圓筒形狀。這 對(duì)應(yīng)于俯視圖中的環(huán)形結(jié)構(gòu)。類似的實(shí)施例具有俯視圖中的矩形、方 形、橢圓形或橢圓環(huán)形結(jié)構(gòu)。注意，在本實(shí)施例中，與"空心"圓筒的 比較并不意味著必然暗示圓柱壁內(nèi)部沒有材料。實(shí)際上，在這個(gè)實(shí)施 例的一些形式中，例如，用集成襯底的材料或絕緣材料(但與空心圓 筒的壁的材料不同的材料)填充了這些通過襯底的通路。
實(shí)際上，環(huán)形通過襯底的通路可以被用來(lái)電學(xué)或光學(xué)隔離該集 成襯底上的置于該環(huán)形內(nèi)的區(qū)域中的有源或無(wú)源電路元件或器件。從 而，在一些實(shí)施例中，該環(huán)形通過襯底的通路起隔離溝槽的作用。
通過該支撐的出現(xiàn)，有可能制造這種有用的結(jié)構(gòu)。在沒有支撐 的情況下，這個(gè)隔離溝槽所包圍的集成襯底區(qū)域會(huì)與該集成襯底的其 他部分分離。
為了清楚地定義，在這個(gè)實(shí)施例中，術(shù)語(yǔ)橫向延伸指的并不是 空心圓柱的外壁之間的距離，即，該空心圓柱的外徑，而是該空心圓 柱的壁的厚度，即，空心圓柱在徑向上內(nèi)壁和外壁之間的距離。
在另一個(gè)實(shí)施例中，第一多個(gè)通過襯底的通路的一部分電連接 至第二集成襯底側(cè)面上的單個(gè)接觸元件。例如，該第二集成襯底側(cè)面 上的接觸元件可以是焊料凸點(diǎn)。另外，在一些實(shí)施例中可以存在凸點(diǎn)下金屬化結(jié)構(gòu)。通過提供用于連接焊料凸點(diǎn)的通過襯底的通路的一部 分減小了電阻，還有助于降低寄生引線電感。通過襯底的通路也可以 實(shí)現(xiàn)這個(gè)目的，該通過襯底的通路形成了空心圓柱或上面提到過的類 似的形狀來(lái)作為通過襯底的通路的形狀的可替換形狀。
一些實(shí)施例包括集成襯底中的開口。該開口開在第二集成襯底 側(cè)面上。例如，在帶狀線或布置在第一集成襯底側(cè)面上的電感下面可 以采用該開口，來(lái)改善電感的特性。 一種可替代的方案是將開口用作 具有高阻硅的填充。在一個(gè)實(shí)施例中，該開口被用來(lái)在其中布置第三 芯片。這進(jìn)一步增大了系統(tǒng)級(jí)封裝的集成密度和可變性。
通過一種系統(tǒng)級(jí)封裝來(lái)形成本發(fā)明的第二方方面，該系統(tǒng)級(jí)封 裝包括
集成襯底，其具有小于10(Hmi的厚度，并包括具有導(dǎo)電通路芯 的通過襯底的通路，第一數(shù)量的這些通過襯底的通路被配置為將第一 集成襯底側(cè)面上的第一導(dǎo)電元件與第二集成襯底側(cè)面上的第二導(dǎo)電 元件電連接起來(lái)，該集成襯底的通過襯底的通路的至少一個(gè)第二通過
襯底的通路被配置為構(gòu)成該集成襯底的第一部分的橫向圍護(hù)；
支撐，其在該集成襯底的第一集成襯底側(cè)面上被附接至該集成
襯底，并適于機(jī)械地支撐該集成襯底；以及
第一芯片，其在該集成襯底的第一集成襯底側(cè)面上被附接和電
連接至該集成襯底，其中該第一芯片或者被布置在該集成襯底和支撐 之間或者該第一芯片形成了支撐，或第二芯片，其在該集成襯底的第 二集成襯底側(cè)面上被附接和電連接至該集成襯底。
本發(fā)明的第二方面的系統(tǒng)級(jí)封裝共享了本發(fā)明的第一方面的系 統(tǒng)級(jí)封裝的很多優(yōu)點(diǎn)。它具有起不同作用的通過襯底的通路。具體地 講，所述至少一個(gè)第二通過襯底的通路被配置為構(gòu)成該集成襯底的第 一部分的橫向圍護(hù)。該至少一個(gè)第二通過襯底的通路的適當(dāng)配置的一 個(gè)例子是環(huán)形通過襯底的通路。它可以被用來(lái)電學(xué)或光學(xué)隔離集成襯 底上的置于該環(huán)形內(nèi)部的區(qū)域中的有源或無(wú)源電路元件或器件。從 而，該環(huán)形通過襯底的通路在一些實(shí)施例中起隔離溝槽的作用。
通過支撐的存在，可以制造這種有用的結(jié)構(gòu)。在沒有支撐的情況下，由該隔離溝槽圍繞的集成襯底區(qū)域會(huì)與該集成襯底的其他部分 分離。
在系統(tǒng)級(jí)封裝的一個(gè)實(shí)施例中，通過襯底的通路被提供有電絕 緣側(cè)壁，配置該橫向圍護(hù)來(lái)電隔離該集成襯底的第一部分。具體地講， 該橫向圍護(hù)可以形成該集成襯底的第一部分中或上的部件的電屏蔽 的至少一部分。
本發(fā)明的第二方面的系統(tǒng)級(jí)封裝的其他一些實(shí)施例具有附加的 特征，針對(duì)本發(fā)明的第一方面的系統(tǒng)級(jí)封裝的實(shí)施例已經(jīng)說明了這些 特征。
根據(jù)本發(fā)明的第三方面，提供了一種系統(tǒng)級(jí)封裝，其包括-
集成襯底，其具有小于100pm的厚度，并包括第一多個(gè)通過襯
底的通路，這些通過襯底的通路具有導(dǎo)電通路芯，導(dǎo)電通路芯的第一 多個(gè)通路被配置為將第一集成襯底側(cè)面上的第一導(dǎo)電元件與第二集
成襯底側(cè)面上的第二導(dǎo)電元件電連接起來(lái)；
至少一個(gè)到達(dá)被定義在第一集成襯底側(cè)面處和/或第一集成襯底 側(cè)面上的腔的訪問通道，所述訪問通道從平行于所述通過襯底的通路 的第二集成襯底側(cè)面延伸；
支撐，其在該集成襯底的第一集成襯底側(cè)面上被附接至該集成 襯底，其適于機(jī)械地支撐該集成襯底；以及
第一芯片，其在該集成襯底的第一集成襯底側(cè)面上附接和電連 接至該集成襯底，其中第一芯片或者被布置在該集成襯底與支撐之間 或者第一芯片形成了支撐，或第二芯片，其在該集成襯底的第二集成 襯底側(cè)面上被電連接至該集成襯底。
本發(fā)明的第三方面的系統(tǒng)級(jí)封裝提供了一種平臺(tái)，該平臺(tái)用于 制造具有集成在集成襯底中的腔的MEMS器件。本發(fā)明的第三方面
的系統(tǒng)級(jí)封裝的實(shí)施例具有附加的特征，已經(jīng)針對(duì)本發(fā)明的第一方面 的系統(tǒng)級(jí)封裝的實(shí)施例對(duì)這些特征進(jìn)行了說明。
一種制造系統(tǒng)級(jí)封裝的方法形成了本發(fā)明的第四個(gè)方面。該方 法包括
提供一定厚度的集成襯底，該集成襯底具有第一集成襯底側(cè)面和第二集成襯底側(cè)面以及溝槽結(jié)構(gòu)，使得在最終完成的系統(tǒng)級(jí)封裝的 集成襯底中，由這些溝槽結(jié)構(gòu)所制造的通過襯底的通路的深寬比大于 5，該集成襯底的第一多個(gè)溝槽結(jié)構(gòu)被提供了導(dǎo)電通路芯；
在集成襯底的第一集成襯底側(cè)面上將支撐附接至集成襯底，該
支撐適于機(jī)械地支撐集成襯底厚度減小到lOOpm以下的集成襯底；
從該集成襯底的第二集成襯底側(cè)面將該集成襯底的厚度減小到
小于100pm，使得只暴露溝槽結(jié)構(gòu)的通路芯的底面；
在該集成襯底的第一集成襯底側(cè)面上將第一芯片電連接并附接 至該集成襯底，使得第一芯片被布置在該集成襯底和該支撐之間，或 者，在該集成襯底的第二集成襯底側(cè)面上將第二芯片電連接并附接到 該集成襯底。
本發(fā)明的這種方法的處理包括將該集成襯底減薄到小于100pm 的厚度。經(jīng)驗(yàn)顯示，將集成襯底減薄到這個(gè)范圍將極大地增大了集成 襯底在減薄、后續(xù)處理和操作過程中發(fā)生破裂的危險(xiǎn)。
在US2002/0084513中根本就沒有考慮這個(gè)問題，而這個(gè)問題限 制了將該文獻(xiàn)中所知的方法應(yīng)用到大于100pm厚度的集成襯底的適 用性。不過，在這個(gè)厚度范圍內(nèi)，用XJS2002/0084513中所述的處理 技術(shù)，也就是反應(yīng)離子蝕刻，來(lái)制造深寬比大于5的通過襯底的通路 是不可行的。
本發(fā)明的這個(gè)方面的方法通過在該集成襯底的第一集成襯底側(cè) 面上將支撐附接到該集成襯底克服了這個(gè)問題。該支撐適于機(jī)械地支 撐集成襯底厚度減小到10(Him以下的集成襯底。這意味著它提供了 避免在集成襯底減薄、后續(xù)的處理和操作過程中發(fā)生破裂所需的機(jī)械 穩(wěn)定性。該支撐的另一個(gè)優(yōu)點(diǎn)是它有助于處理非常薄的襯底(小于 100pm)的表面上的現(xiàn)場(chǎng)操作中的較高的熱機(jī)械應(yīng)力，該熱機(jī)械應(yīng)力 可能導(dǎo)致襯底裸片上的裂縫。
該處理背棄了制造還起焊料凸點(diǎn)作用的單個(gè)通過襯底的通路的 概念。相反，在處理中，只暴露了該通路溝槽結(jié)構(gòu)的通路芯的底面。 這種處理放寬了針對(duì)施加到該通過襯底的通路上的橫向應(yīng)力的機(jī)械 穩(wěn)定性要求，并允許制造具有減小了橫向延伸的通過襯底的通路。這依次允許增大該集成襯底上的集成密度，其中包括在不增大該集成襯 底上的面積消耗的情況下制造更多的通過襯底的通路。
從而，不但可以使集成密度非常高，而且，可以使該通過襯底 的通路的寄生引線電感非常低。
在一個(gè)實(shí)施例中，在不必采用具有導(dǎo)電銅芯的通過晶片的通路 孔是可能的。作為替代，在這個(gè)實(shí)施例中將鎢用作通路芯。在本文中， 可以避免使用銅是一個(gè)很大的優(yōu)點(diǎn)。銅的采用需要在通路孔中提供銅 擴(kuò)散阻擋。從處理的角度考慮，這是不理想的。此時(shí)，這個(gè)目的只有
采用原子層淀積(ALD)設(shè)備才能實(shí)現(xiàn)，從而涉及非常低的淀積速率。 這增大了處理成本。另外，由于銅的存在而引入的可能污染，銅的處 理以及含銅的諸如硅晶片之類的集成襯底的處理通常也是不理想的。 另外，由于與周圍材料(諸如硅)相比的熱膨脹系數(shù)的差異，完全銅 填充的通路孔會(huì)產(chǎn)生可靠性的風(fēng)險(xiǎn)。相反，能與現(xiàn)有的處理技術(shù)共用 將允許(例如)采用鎢作為通路芯材料。例如，可以通過化學(xué)氣相淀 積(CVD)或等離子增強(qiáng)(PE) CVD，可以快速地淀積鎢。
注意，上述的考慮不應(yīng)當(dāng)被理解為對(duì)本發(fā)明的通路塞的范圍的 限制，該通路塞具有不同于通路芯中的銅的材料。銅確實(shí)具有優(yōu)點(diǎn)， 比如高電導(dǎo)率。在其他實(shí)施例中的特定應(yīng)用中，銅的優(yōu)點(diǎn)比引入銅所 帶來(lái)的額外成本要重要得多。
該支撐適于是諸如玻璃或硅襯底之類的絕緣襯底，該支撐在集 成襯底減薄之前被附接至該集成襯底上?？商鎿Q地，例如，該支撐可 以是基于例如通常涂覆在封裝中的環(huán)氧樹脂材料的包覆成型的封裝。
另一個(gè)實(shí)施例包括提供在其第二集成襯底側(cè)面上具有臨時(shí)支撐 的集成襯底。從而，在一個(gè)實(shí)施例中，提供集成襯底包括提供集成襯 底組件，其中集成襯底具有小于10(Him集成襯底厚度和附接到其上 的臨時(shí)支撐。在這個(gè)實(shí)施例中，已經(jīng)提供了具有通路的集成襯底，而 且該集成襯底已被減薄到適當(dāng)?shù)暮穸?。在芯片組裝到第一集成襯底側(cè) 面和提供了支撐之后，去除該臨時(shí)支撐。從而，從該集成襯底的第二 集成襯底側(cè)面上使該集成襯底的厚度減小到小于10(Him的厚度包括 去除該臨時(shí)支撐。其優(yōu)點(diǎn)是在組裝之后不需要執(zhí)行蝕刻和淀積步驟。這降低了風(fēng)險(xiǎn)，更符合通常的前端處理和后端處理之間的分工。
注意，在一個(gè)實(shí)施例中，提供具有第一導(dǎo)電元件的集成襯底的 步驟被理解為包括在其中提供集成襯底的單個(gè)步驟，該集成襯底具有 預(yù)先制造的第一導(dǎo)電元件。不過，在另一個(gè)實(shí)施例中，提供具有第一 導(dǎo)電元件的集成襯底的步驟被理解為包括一種處理，在該處理中，在 本發(fā)明的第一方面的方法所包括的其他步驟中的任何一個(gè)步驟之后 的后續(xù)處理過程中，制造被提供到第一集成襯底側(cè)面上的第一導(dǎo)電元 件。作為這種后續(xù)處理的例子，可以在形成溝槽結(jié)構(gòu)之后制造第一導(dǎo) 電元件。不過，必須在附接支撐之前制造第一導(dǎo)電元件。
在一個(gè)實(shí)施例中，采用反應(yīng)離子蝕刻(RIE)，執(zhí)行第一多個(gè)溝
槽結(jié)構(gòu)的制造。已經(jīng)證實(shí)RIE在制造具有橫向延伸的溝槽結(jié)構(gòu)中非
常有用，與根據(jù)現(xiàn)有技術(shù)的處理技術(shù)已知的標(biāo)準(zhǔn)的通過襯底的通路孔 相比，這些溝槽結(jié)構(gòu)的橫向延伸被顯著地降低了。這些現(xiàn)有技術(shù)的處
理技術(shù)的缺點(diǎn)是采用RIE使得具有較大深度和橫向延伸的通過襯底 的通路孔的制造成為一個(gè)相對(duì)較慢和相對(duì)昂貴的工藝。不過，將RIE 用在在本發(fā)明的第一方面的方法的處理的情況中能夠盡可能地減少 蝕刻時(shí)間。由于最終的系統(tǒng)級(jí)封裝中的集成襯底的減小的厚度以及由 于通過襯底的通路的較大的深寬比，所以顯著地降低了溝槽結(jié)構(gòu)的深 度和橫向延伸。
在一些實(shí)施例中，在單個(gè)步驟(通常是RIE蝕刻步驟)中，制 造通過襯底的通路的溝槽結(jié)構(gòu)和諸如溝槽電容器或隔離溝槽之類的 其他溝槽結(jié)構(gòu)。 一個(gè)特定的實(shí)施例包括通過反應(yīng)離子蝕刻，在集成襯 底中制造第二多個(gè)溝槽結(jié)構(gòu)，與第一多個(gè)溝槽結(jié)構(gòu)相比，第二多個(gè)溝 槽結(jié)構(gòu)具有較小的深度延伸。同時(shí)蝕刻出第一和第二多個(gè)溝槽結(jié)構(gòu)， 蝕刻包括給第二多個(gè)溝槽結(jié)構(gòu)施加比給第一多個(gè)溝槽結(jié)構(gòu)更小的橫 向延伸。
這個(gè)實(shí)施例采用了 RIE蝕刻較寬的溝槽比蝕刻較窄的溝槽快的 發(fā)現(xiàn)。從而，通過給第一和第二多個(gè)溝槽結(jié)構(gòu)施加兩個(gè)不同的橫向延 伸，可以在一個(gè)蝕刻步驟中采用這種效應(yīng)來(lái)產(chǎn)生兩個(gè)深度級(jí)別的溝 槽。例如，通過提供適當(dāng)?shù)挠糜谠撐g刻步驟的掩模開口的橫向延伸，可以施加不同的橫向延伸。
例如，第二多個(gè)溝槽結(jié)構(gòu)可以被用于在后面的處理步驟中制造 溝槽電容器。這是針對(duì)這種不同結(jié)構(gòu)的一個(gè)特別簡(jiǎn)單的處理。不過， 應(yīng)當(dāng)注意的是，沒有制造針對(duì)不同的目的的溝槽結(jié)構(gòu)的需要。
在另一實(shí)施例中，將集成襯底減薄包括
從第二集成襯底表面將該集成襯底機(jī)械地研磨到剛好避免暴露 第一多個(gè)溝槽的厚度；
采用對(duì)通路絕緣層沒有影響的第一種蝕刻劑對(duì)該集成襯底進(jìn)行 旋轉(zhuǎn)蝕刻；
采用對(duì)通路芯沒有影響的第二種蝕刻劑，通過蝕刻去除通路絕 緣層的一部分。
這種處理允許非常精確地控制第二集成襯底側(cè)面上的材料去
除。 ...
在本發(fā)明的方法中，通過將第一芯片附接在集成襯底的第一集
成襯底側(cè)面上，實(shí)現(xiàn)了一種特別高的集成密度。在本發(fā)明的處理中， 在附接到該支撐之前，優(yōu)選地將第一集成襯底側(cè)面上的第一芯片減 薄。將第一芯片減薄使得支撐襯底的粘合劑鍵合變得更加容易。例如， 在該減薄步驟之后的第一芯片的合適厚度是20到3(Vm。例如，在 將第一芯片附接到該集成襯底之后，通過研磨可以實(shí)現(xiàn)這個(gè)厚度。附 接第一芯片通常涉及第一芯片的焊料隆起和底部填充步驟。 在另一個(gè)實(shí)施例中，附接支撐包括
在第一集成襯底側(cè)面上淀積可以用紫外光照射固化的粘合劑
層；
在該粘合劑層上定位支撐襯底； 用紫外光照射該粘合劑層。
采用可以用UV光固化的粘合劑層避免了其他粘合劑材料所需 的加熱步驟，加熱步驟會(huì)對(duì)系統(tǒng)級(jí)封裝產(chǎn)生負(fù)面影響。在本文中，由 于可以選擇對(duì)用于固化該粘合劑層的UV照射是透明的適當(dāng)?shù)牟Ａ?材料，采用玻璃作為支撐襯底是有利的?？商娲ＡУ氖黔h(huán)氧樹脂的 晶片級(jí)壓模成型。在另一個(gè)實(shí)施例中，執(zhí)行在該集成襯底中制造開口的步驟。該 開口開在第二集成襯底側(cè)面上。例如，可以在電感器或帶狀線下面采
用該開口，來(lái)改善電感器的特性。 一種可替代的方案是將開口用作具 有高阻硅的填充。
通過反應(yīng)離子蝕刻可以制造該開口。優(yōu)選地，在系統(tǒng)級(jí)封裝處 理的末期執(zhí)行該開口的蝕刻，以盡可能長(zhǎng)時(shí)間地保持該集成襯底平 坦，并從而有助于該處理的進(jìn)行。
以這種方式產(chǎn)生的開口可以用于其他目的，例如用于在該開口 中定位第二芯片。這樣，可以進(jìn)行三層的芯片堆疊。
一種制造系統(tǒng)級(jí)封裝的方法形成了本發(fā)明的第五方面。該方法 包括下列步驟
提供集成襯底，該集成襯底具有第一集成襯底側(cè)面和第二集成 襯底側(cè)面以及一定厚度，并包括第一多個(gè)溝槽結(jié)構(gòu)以及第二組的至少 一個(gè)溝槽結(jié)構(gòu)，所有這些溝槽結(jié)構(gòu)被提供有導(dǎo)電通路芯，其中第一多 個(gè)溝槽結(jié)構(gòu)被配置為用來(lái)執(zhí)行信號(hào)傳輸功能，第二組溝槽結(jié)構(gòu)被配置 為用于其他功能，這些功能之一是散熱、接地、橫向圍護(hù)集成襯底的 第一部分、以及構(gòu)成用于腔的至少一個(gè)訪問通道，該腔是穿過所述訪 問通道，通過去除犧牲層而產(chǎn)生的；
在集成襯底的第一集成襯底側(cè)面上將支撐附接至該集成襯底， 該支撐適于機(jī)械支撐小于10(Him的減小的集成襯底厚度的集成襯 底；
從集成襯底的第二側(cè)面將該集成襯底的厚度減小到小于lOOpm 的厚度，使得只暴露第二多個(gè)溝槽結(jié)構(gòu)的通路芯的底面；以及
在集成襯底的第一集成襯底側(cè)面上將第一芯片電連接并附接到 該集成襯底，使得第一芯片被布置在該集成襯底和支撐之間，或者， 在集成襯底的第二集成襯底側(cè)面上將第二芯片電連接并附接到該集 成襯底。
該方法形成了一種平臺(tái)，該平臺(tái)用于在統(tǒng)一的處理方案中集成 很多不同應(yīng)用目的的溝槽結(jié)構(gòu)。
通過包括具有導(dǎo)電溝槽芯的溝槽的集成襯底，形成了本發(fā)明的第七方面，這些溝槽中的第一多個(gè)溝槽與第一集成襯底側(cè)面上的第一 導(dǎo)電元件電連接，這些溝槽的至少一個(gè)第二溝槽被配置為構(gòu)成用于橫 向圍護(hù)該集成襯底的第一部分。
本發(fā)明的這個(gè)方面的集成襯底形成了本發(fā)明的一個(gè)方法方面的 處理的中間產(chǎn)品。
本發(fā)明的第五方面的方法的實(shí)施例包括一些基于本發(fā)明的第四 方面的方法已經(jīng)說明了的實(shí)施例的附加特征。
在從屬權(quán)利要求中定義了本發(fā)明的進(jìn)一步優(yōu)選實(shí)施例。應(yīng)當(dāng)理
解的是，本發(fā)明的第一方面的方法和本發(fā)明的第二方面的系統(tǒng)級(jí)封裝 具有如在本文和獨(dú)立權(quán)利要求中定義的相似或相同的優(yōu)選實(shí)施例。


參照附圖，更詳細(xì)地對(duì)本發(fā)明進(jìn)行說明，其中，
圖l到圖17示出了系統(tǒng)級(jí)封裝在一種制造方法的第一實(shí)施例的
不同階段中的示意截面圖18示出了一種系統(tǒng)級(jí)封裝的第一實(shí)施例的示意截面圖19到圖29示出了系統(tǒng)級(jí)封裝在一種制造方法的第二實(shí)施例
的不同階段中的示意截面圖30示出了根據(jù)第二實(shí)施例的系統(tǒng)級(jí)封裝的示意截面圖31到圖39示出了系統(tǒng)級(jí)封裝在一種制造方法的第三實(shí)施例
的不同階段中的示意截面圖40示出了了根據(jù)第三實(shí)施例的系統(tǒng)級(jí)封裝的示意截面圖。
具體實(shí)施例方式
圖l到圖17示出了系統(tǒng)級(jí)封裝在一種制造方法的第一實(shí)施例的 不同階段中的示意截面圖。
圖1示出了載體或集成襯底102。集成襯底102具有第一集成襯 底側(cè)面104和第二集成襯底側(cè)面106。在下文中，還將第一集成襯底 側(cè)面稱為正面，還將第二襯底側(cè)面稱為背面。不過，不應(yīng)當(dāng)將術(shù)語(yǔ)"正 面，，和"背面"的使用理解為對(duì)集成襯底的特定布置的限制。在第一集成襯底側(cè)面104上，在圖1所示的處理階段已經(jīng)制成
了多個(gè)溝槽。溝槽108和110橫向定義了電感器區(qū)域112，電感器區(qū) 域112的橫向延伸由雙箭頭114所指示。溝槽110和116橫向定義了 電容器區(qū)域118，電容器區(qū)域118的橫向延伸由雙箭頭120所指示。 溝槽116和122橫向定義了通過襯底，或者換句話說，定義了通過晶 片的通路陣列124，其橫向延伸由雙箭頭126指示。溝槽108、 110、 116和122還被稱為隔離溝槽。
在電容器區(qū)域118中，形成了三個(gè)電容器溝槽128、 130和132。 電容器溝槽的數(shù)量只是單純的示意性的。當(dāng)然，在這里只是為了圖形 標(biāo)識(shí)的目的，還選擇了該電容器區(qū)域的橫向延伸。應(yīng)當(dāng)理解的是，電 容器區(qū)域118的橫向延伸和電容器溝槽的數(shù)量是根據(jù)具體應(yīng)用的需 要而選擇的。本文所說明的制造方法并不對(duì)橫向延伸或電容溝槽的數(shù) 量施加限制。.
示出了具有四個(gè)通路溝槽134、 136、 138和140的通過晶片通 路陣列124。該通過晶片通路陣列的通路溝槽的數(shù)量和橫向延伸只是 示意性的。
在該實(shí)施例中，用硅晶片形成該集成襯底102。不過，這并不是 必然要求。也可以采用其他的襯底材料來(lái)形成該集成襯底102。例如， 合適的例子例如是InP、 GaN、 A1N、玻璃、GaAs等。在一種處理方 法的一個(gè)實(shí)施例中，在一個(gè)反應(yīng)離子蝕刻(RIE)處理中已經(jīng)制造了 在當(dāng)前處理階段所提供的所有溝槽。這種處理利用了在Bosch處理之 類的RIE處理中較寬的溝槽要比較窄的溝槽蝕刻得快的事實(shí)。因此， 通過采用兩個(gè)不同的溝槽寬度，可以實(shí)現(xiàn)在一個(gè)蝕刻步驟中制造兩個(gè) 不同深度dl和d2的溝槽。例如，可以找到用1.5fim的溝槽寬度來(lái) 實(shí)現(xiàn)27pm的溝槽深度d2的合適的蝕刻條件，而5.0pm的溝槽寬度 可以被用來(lái)實(shí)現(xiàn)47pm的溝槽深度dl。不過，例如，考慮到處理控 制要求，在一個(gè)可替換實(shí)施例中，可以分別蝕刻這些溝槽。作為另一 個(gè)可供選擇的實(shí)施例，例如，在第一步驟中，通過采用輔助掩模層， 將隔離溝槽108、 110、 116、 122以及通路溝槽134至140蝕刻至某 一深度，可以局部同時(shí)地蝕刻出這些溝槽。在第二步驟中，繼續(xù)蝕刻這些隔離溝槽和通路溝槽，同時(shí)，在去除該輔助掩模層之后，蝕刻出
電容器溝槽128和132。
圖1示出了處于后面處理階段的集成襯底102，其中已經(jīng)沉積或 生長(zhǎng)了電介質(zhì)層142。例如， 一種合適的用于絕緣層的制造技術(shù)是熱 氧化物生長(zhǎng)。氧化物層142覆蓋該集成襯底102的正面104，而且還 出現(xiàn)在溝槽的側(cè)壁和底面上。注意，沒有示出包括去除抗蝕劑等的中 間步驟。
在圖2所示的隨后的處理步驟中，將摻雜磷的多晶硅層114沉 積到其完全填充電容器溝槽128至132的厚度。隔離溝槽108、 110、 116和122沒有被磷摻雜的多晶硅層144完全填充。在沉積多晶硅層 的過程中可以原位執(zhí)行磷摻雜。
隨后，如圖3所示，沉積氮化硅層146，并形成它的圖案，來(lái)限 定電容器區(qū)域118中的電容器?？梢酝ㄟ^低壓化學(xué)氣相淀積(LPCVD) 來(lái)淀積該氮化硅層146。
氮化硅層146被用作隨后的熱氧化步驟中的掩模，在熱氧化步 驟中，對(duì)位于電容器區(qū)域118外的沒有被氮化硅層146覆蓋的暴露多 晶硅區(qū)域進(jìn)行氧化。在這個(gè)"LOCOS類型"的氧化步驟中，形成大約 1至1.5pm厚的氧化層148，見圖4。該氧化層148在集成襯底102 的正面104上和在隔離溝槽以及通路溝槽中延伸。
隨后，如圖5所示，用鎢填充隔離溝槽108、 110、 116和122 以及通路溝槽134至140。例如，這可以通過等離子增強(qiáng)化學(xué)氣相淀 積來(lái)實(shí)現(xiàn)。去除在這個(gè)步驟中淀積在集成襯底102的表面上的鎢。例 如，這可以通過蝕刻步驟來(lái)實(shí)現(xiàn)。例如，合適的蝕刻劑是SF6?？商?換的去除方法是化學(xué)機(jī)械拋光(CMP)。隔離溝槽108、 110、 116、 122以及在通路溝槽134至140中的鎢填充形成了對(duì)通路150至164 的導(dǎo)電通路芯150.1至164.1 (見圖13)，同時(shí)，將通路芯從襯底隔 開的氧化層148形成了通路絕緣層，該通路絕緣層防止通路芯和集成 襯底102之間的直接電導(dǎo)通。通路芯具有小于3pm的橫向延伸1。注 意，用鴿完全填充通路芯150.1至164.1。由于鎢層具有很高的應(yīng)力 等級(jí)，不推薦用鎢部分填充這些溝槽。在圖6示出了其結(jié)果的接下來(lái)的處理步驟中，淀積電介質(zhì)層
166，并形成它的圖案來(lái)覆蓋隔離溝槽108、 110、 116和122。例如， 通過PECFD可以淀積電介質(zhì)層166。例如，該電介質(zhì)層可以由二氧 化硅制成。
形成電介質(zhì)層166的圖案，使得可以分別用導(dǎo)電接觸結(jié)構(gòu)168 和170將電容器溝槽128至132和通路溝槽134至140進(jìn)行接觸。注 意，在這里未示出的一個(gè)實(shí)施例中，可以保持一些鎢通路芯134至 140懸空。這些溝槽可以被用來(lái)在工藝中對(duì)不同的部件進(jìn)行電絕緣。
隨后，在淀積包括觸片168和170的第一金屬層之后，用公知 的方式繼續(xù)制造互連堆疊172。在圖8中用具有中間層間電介質(zhì)層174 和第二金屬層176的兩個(gè)互連層來(lái)示意性地表示互連堆疊172。不過， 可以為具體應(yīng)用選擇任何適當(dāng)數(shù)量的互連層。在電感器區(qū)域112中的 第二互連層176上制造電感器178。
隨后，如圖9所示，通過焊料隆起將本文中還稱為第一裸片的 芯片附接到集成襯底。焊料隆起180連接至第二互連層上的觸片176。 底部填料182用來(lái)保護(hù)和隔離在芯片179下面的自由空間。
在將芯片179附接到襯底之前，通過研磨將它的厚度h減小到 大約20到30nm。提供芯片179的底部填料使它在隨后的步驟中更 容易附接支撐襯底。該芯片可以形成或包含無(wú)源器件、傳感器、致動(dòng) 器、光電器件、微型透鏡或集成電路，在這種情況下它被稱為有源裸 片。芯片179可以由硅或其他的上述的用于集成襯底的襯底材料制 成，舉例來(lái)講，艮卩，inp、 GaN、 A1N、玻璃、GaAs。
在將該芯片179附接在集成襯底102上的過程中，可以采用焊 料隆起的自對(duì)準(zhǔn)作用。當(dāng)焊料變成液體時(shí)，表面張力將準(zhǔn)確地調(diào)整芯 片在放置的觸片(鍵合焊盤)上的位置。如果鍵合焊盤的數(shù)量增大， 這種效果會(huì)變得更強(qiáng)。原則上，這種方法可以實(shí)現(xiàn)微米量級(jí)的精確對(duì) 準(zhǔn)。
隨后，如圖10所示，通過粘合劑晶片鍵合將支撐184附接到集 成襯底102上。提供粘合劑層186，采用UV光照使該粘合劑層186 硬化。以這種方式，避免對(duì)該結(jié)構(gòu)進(jìn)行加熱。用作襯底載體的合適材料是玻璃。玻璃絕緣、透明而且便宜。
以包覆成型(例如環(huán)氧樹脂包覆成型)的形式可以提供可替換 的合適的支撐。應(yīng)當(dāng)注意的是，芯片179的厚度減小使在粘合劑晶片
鍵合工藝中附接支撐襯底184更容易。
隨后，例如通過機(jī)械研磨將集成襯底102減薄到使是隔離溝槽 108、 110、 116和122以及通路溝槽134、 136、 138和140的最深的 溝槽在集成襯底102的背面106上沒有暴露的厚度。注意，當(dāng)前附圖 的橫截面視圖中有一些關(guān)于隔離溝槽的橫向結(jié)構(gòu)的不明確之處，這實(shí) 際上反映了不同的實(shí)施例。在一個(gè)實(shí)施例中，參考標(biāo)號(hào)108、 IIO指 的是分離的隔離溝槽。在具有同一橫截面示圖的另一個(gè)實(shí)施例中，參 考標(biāo)號(hào)108指的是單個(gè)的、連貫的、環(huán)形的或換句話說是環(huán)狀的隔離 溝槽的不同側(cè)面。對(duì)于參考標(biāo)號(hào)110和116而言是同樣的情況，在一 個(gè)實(shí)施例中，它們被配置為在俯視圖中看到的環(huán)形。當(dāng)然，該形狀可 以具有矩形外形，這使得可以結(jié)合參考標(biāo)號(hào)108、 110和116所示的 分享截面110的兩個(gè)封閉的隔離溝槽。
在較深的溝槽的底部和集成襯底的背面表面106之間保持大約 20微米的距離y是合適的。
隨后，如圖12所示，在合適的蝕刻溶液(例如HF/HN03)中通 過對(duì)集成襯底進(jìn)行旋轉(zhuǎn)蝕刻來(lái)去除研磨損傷。這種蝕刻對(duì)二氧化硅具 有高度的選擇性，以便使溝槽中的絕緣層148原封未動(dòng)。從而，在當(dāng) 前的處理步驟中，溝槽底部的絕緣層148的不同部分從集成襯底102 的背面106突出。
在圖13示出了其結(jié)果的隨后的處理步驟中，從溝槽的底部去除 絕緣層148。這可以通過在不會(huì)對(duì)鎢通路芯150.1至164.1產(chǎn)生有害 影響的緩沖氧化蝕刻劑中進(jìn)行濕法蝕刻來(lái)適當(dāng)?shù)貙?shí)現(xiàn)。從而，在集成 襯底102的背面106暴露了這些鎢通路芯，從而變成了通過襯底的通 路150至164。絕緣層148被用于對(duì)通過襯底的通路的側(cè)壁150.2至 164.2進(jìn)行絕緣。
隨后，如圖14至16所示，形成了背面金屬化機(jī)構(gòu)188，其包括 形成絕緣層190和形成其圖案、在絕緣層190的開口中和/或在該絕緣層的頂部上形成鍵合焊盤192、以及在接觸區(qū)域192上形成焊料隆 '起194。
在隨后的步驟中，在集成襯底102中，在電感器區(qū)域112下面 形成凹槽196。例如，在深度RIE處理(例如采用Bosch處理)中通 過去除一些集成襯底材料來(lái)形成該凹槽196。注意，與已知的處理技 術(shù)相比，該蝕刻步驟已經(jīng)被推遲到處理的最后階段。這使得可以盡可 能長(zhǎng)時(shí)間地保持集成襯底102平坦，并有助于處理。
代替形成凹槽196， 一個(gè)可替換的選擇是采用高阻硅集成襯底 102。不過，高阻硅襯底很昂貴。
剝離RIE處理過程中所采用的抗蝕劑層197之后，通過對(duì)焊料 凸點(diǎn)194形成焊料隆起焊盤，將背面芯片198附接至集成襯底102。 而且，將焊料凸點(diǎn)199放置在集成襯底102的背面上，從而在集成襯 底的正面104上的電路元件、集成襯底的正面上的芯片179上的電路 元件、背面芯片200上的電路元件和外部襯底(例如印刷電路板)之 間形成電接觸。
所述處理具有不需要通過襯底孔蝕刻的優(yōu)點(diǎn)。在單個(gè)蝕刻步驟 中蝕刻出通過晶片的通路孔和溝槽電容器?？梢员苊獠捎勉~作為溝槽 填充或通路芯材料。這是由于可以通過具有隨后對(duì)襯底進(jìn)行填充的深 度RIE處理來(lái)形成這些通路的事實(shí)。從而，可以采用標(biāo)準(zhǔn)鎢填充。 圖18的系統(tǒng)級(jí)封裝還實(shí)現(xiàn)了由隔離溝槽所實(shí)現(xiàn)的完全電介質(zhì)器件隔 離，隔離溝槽是與通路溝槽同時(shí)形成的。同時(shí)，隔離溝槽可以用來(lái)提 供分離的硅島上的器件的光隔離。
注意，在所述的處理中，玻璃襯底被用作支撐襯底。在很多方 面，對(duì)這種應(yīng)用而言玻璃是很方便的。玻璃很便宜、可以獲得晶片尺 寸、絕緣、透明，從而還允許UV固化。不過，玻璃并不是唯一合適 的支撐襯底?？梢圆捎弥T如硅晶片、GaAs晶片、陶瓷或聚合物襯底
之類的其他支撐襯底。另外，成型技術(shù)可以被用來(lái)形成支撐。環(huán)氧樹 脂模具被廣泛地應(yīng)用于集成電路工業(yè)和硅填充，可以實(shí)現(xiàn)與硅同樣的
熱膨脹。在一些實(shí)施例中，例如通過采 熱或UV釋放粘合劑或膠帶 來(lái)去除支撐襯底。圖19至圖29示出了系統(tǒng)級(jí)封裝在一種制造方法的第二實(shí)施例 的不同階段中的示意性截面圖。圖30示出了根據(jù)第二實(shí)施例的系統(tǒng) 級(jí)封裝的示意性截面圖。
該實(shí)施例用來(lái)圖示說明本發(fā)明的適于制造MEMS器件的處理。 原則上，該處理適用于任何獨(dú)立的MEMS器件。為了說明的目的， 本實(shí)施例采用簡(jiǎn)單的諧振梁器件，以便保持圖中的結(jié)構(gòu)細(xì)節(jié)盡可能地 簡(jiǎn)單。
系統(tǒng)級(jí)封裝200的處理以類似于圖1到圖8的上下文中所說明 的方式開始制造集成襯底202。下文的說明關(guān)注圖8和圖19的最終 結(jié)構(gòu)之間的差異。圖19的集成襯底202具有隔離溝槽204，該隔離 溝槽204包圍要被進(jìn)一步說明的器件以實(shí)現(xiàn)完全電介質(zhì)隔離。
溝槽陣列206包含溝槽206.1至206.4，這些溝槽將作為通過襯 底的通路。注意，為了簡(jiǎn)單起見，將與本處理階段的溝槽相同的參考 標(biāo)號(hào)給予通過襯底的通路。
而且，該集成襯底202包含具有釋放溝槽208.1至208.4的釋放 溝槽陣列208。
從圖19中可以看出，參考標(biāo)號(hào)分別為204、 206和208的溝槽 和溝槽陣列的一般結(jié)構(gòu)是相同的。通過RIE蝕刻出這些溝槽。在同
一蝕刻步驟中蝕刻出在圖中沒有示出但根據(jù)具體應(yīng)用也可以出現(xiàn)的 電容器器件。用于該蝕刻處理的不同寬度的掩模開口將產(chǎn)生這些不同
深度的溝槽，這己經(jīng)在圖1的上下文中進(jìn)行了詳細(xì)說明。
隨后，在這些溝槽中和在第一集成襯底側(cè)面210上淀積原位摻 雜多晶硅，之后是通過LPCVD淀積Si3N4以及通過濕法蝕刻形成圖 案。隨后的多晶硅的"LOCOS"類型的氧化和Si3N4層的濕法蝕刻產(chǎn)生 熱二氧化硅的溝槽隔離層212，如圖19所示，其在所有的溝槽中以 及在第一集成襯底側(cè)面210的截面上延伸。
然后，通過CVD用鎢填充這些溝槽，之后是導(dǎo)致出現(xiàn)在圖19 中所示的采用參考標(biāo)號(hào)214通過示例所指示的所有溝槽中存在的鎢 溝槽填充的鎢回蝕。該溝槽填充具有小于3pm的橫向延伸。隨后的 處理包括淀積電介質(zhì)層(例如，TEOS) 216并形成圖案。然后，在準(zhǔn)備特定的MEMS結(jié)構(gòu)218 (在本示例中是諧振梁器 件)所需的具體結(jié)構(gòu)中，形成電介質(zhì)層216和下面的氧化層212圖案。 然后，淀積多晶硅并形成圖案，來(lái)形成諧振梁220。然后，淀積上面 的釋放隔離層222，并形成圖案。上面的釋放隔離層222在一個(gè)實(shí)施 例中是第二TEOS層。然后，淀積蝕刻停止層224，并形成圖案。該 蝕刻停止層224在一個(gè)實(shí)施例中是由氮化硅制成的，并采用低壓(LP) CVD淀積的。然后形成電流接觸226和電容器接觸228。電流接觸 226與諧振梁220直接接觸，而在圖19所示的處理階段中，由上面 的釋放隔離層222將電容器接觸228與該諧振梁隔開。
通過標(biāo)準(zhǔn)的后端處理完成MEMS器件218的器件結(jié)構(gòu)，對(duì)于標(biāo) 準(zhǔn)的后端處理，在本文就不再做進(jìn)一步詳細(xì)說明。在圖19所示的處 理階段，在第一集成襯底側(cè)面210上已經(jīng)淀積了絕緣覆蓋層230、接 觸元件232至236以及接觸隔離層238。
在下文將參照?qǐng)D20至29對(duì)該器件的其他處理進(jìn)行說明。
通過焊料凸點(diǎn)242至246以及底層填充248，在集成襯底202 的第一集成襯底側(cè)面210上，將包括用于該器件的操作的集成電路的 第一芯片240附接并電連接至該集成襯底202。該有源裸片240的厚 度被減薄到20到30pm。
在減薄第一芯片240之后，玻璃支撐襯底250被附接到該集成
襯底202。可通過粘合劑層252將玻璃襯底250粘到集成襯底202。
合適地，作為這種支撐結(jié)構(gòu)的替代物，執(zhí)行頂側(cè)向下的膠粘方法，環(huán)
氧樹脂包覆成型可以被涂覆在第--集成襯底側(cè)面。注意，在晶片級(jí)上， 而不是在單個(gè)芯片上執(zhí)行該處理。
在下一個(gè)步驟中，從集成襯底202的第二集成襯底側(cè)面254對(duì) 它進(jìn)行減薄。在之前參照?qǐng)D11所說明的實(shí)施例的上下文中已經(jīng)對(duì)該 減薄步驟的細(xì)節(jié)進(jìn)行了說明。在減薄步驟之后，溝槽204、 206和208 的底部與第二集成襯底側(cè)面254之間的距離y大約等于2(Him。在圖 20中示出了這個(gè)處理階段。
轉(zhuǎn)至圖21，通過反應(yīng)離子蝕刻在第二集成襯底側(cè)面254上制造 訪問溝槽256.1至256.4。該蝕刻在釋放溝槽208.1至208.4的溝槽隔離層212處停止。訪問溝槽的寬度大約為lpm。
在這個(gè)步驟，釋放溝槽208.1至208.4的精密對(duì)準(zhǔn)是一個(gè)關(guān)鍵問 題。從圖22中可以看出，在一個(gè)實(shí)施例中，通過使訪問溝槽256'.1 至256'.4垂直于這些釋放溝槽，可以避免這些訪問溝槽相對(duì)于釋放 溝槽208'.1至208'.4的橫向位置的對(duì)準(zhǔn)誤差。這形成了圖21所示的 結(jié)構(gòu)的一種可替換結(jié)構(gòu)。從而，在圖22中對(duì)各個(gè)釋放溝槽和訪問溝 槽使用了對(duì)應(yīng)于圖21中的那些參考標(biāo)號(hào)、但具有引號(hào)的參考標(biāo)號(hào)。
返回到圖21的處理步驟，然后在部分釋放蝕刻中釆用訪問溝槽 256.1至256.4來(lái)從釋放溝槽208.1至208.4中去除溝槽隔離層212的 大部分?？梢圆捎肏F來(lái)執(zhí)行該蝕刻。
此后，在圖24中可以看到，去除釋放溝槽208.1至208.4的鎢 通路芯。通過將鎢溶解在NH40H/H202中可以執(zhí)行這個(gè)操作。在后面 的蝕刻步驟中去除剩下的溝槽隔離層212、電介質(zhì)層216和上面的釋 放隔離層222。通過HF可以實(shí)現(xiàn)這個(gè)去除。這個(gè)蝕刻分別停止在諧 振梁220的多晶硅和氮化硅表面以及蝕刻停止層224，從而限定了總 的釋放區(qū)域。因此，釋放溝槽208.1至208.4形成了其中布置諧振梁 220的腔257的部分(圖25)。
然后，例如通過臨界點(diǎn)干燥法，使該結(jié)構(gòu)干燥，在第二集成襯 底側(cè)面254上用抗蝕劑塞子258將訪問溝槽和釋放溝槽進(jìn)行密封(圖 26)。而且，將硅集成襯底202減薄，來(lái)暴露隔離溝槽204和溝槽陣 列206的底部區(qū)域。通過從第二集成襯底側(cè)面254中干法蝕刻(例如 采用CF4圓筒蝕刻)掉硅，可以實(shí)現(xiàn)這個(gè)操作。
如在第一實(shí)施例的上下文中已經(jīng)說明的，然后通過濕法蝕刻可 以去除這些溝槽隔離層的暴露底部區(qū)域，這在圖27中可以看出。隨 后剝離抗蝕劑塞子258，之后淀積背面電介質(zhì)層260 (圖28)。背面 電介質(zhì)層260同時(shí)起到對(duì)腔257的釋放溝槽208.1至208.4進(jìn)行密封 的作用，該腔257具有減小的(例如)等于1至5mbar的壓力(圖 28)。然后，如圖29所示，涂敷背面金屬化262和凸點(diǎn)下金屬化264。 之后，在MEMS器件218的區(qū)域中將第二芯片266附接到凸點(diǎn)下金 屬化，以及在通過襯底的通路陣列206下制造焊料球268。同樣通過底層填料270附接第二芯片。
所說明的處理允許在晶片級(jí)上制造系統(tǒng)級(jí)封裝。該系統(tǒng)級(jí)封裝 包括真空密封腔，也就是釋放溝槽208。該處理允許采用前端處理步 驟。對(duì)于在所說明的處理中執(zhí)行的釋放蝕刻，應(yīng)當(dāng)考慮的是，應(yīng)當(dāng)保 持從第二集成襯底側(cè)面所進(jìn)行的釋放蝕刻的完整(第二集成襯底側(cè)面 還被稱為上文中的晶片背面)，以及只有訪問溝槽256.1至256.4被 用于該釋放蝕刻。
圖31至圖39示出了系統(tǒng)級(jí)封裝在一種制造方法的第三實(shí)施例 的不同階段的示意截面圖。圖40示出了根據(jù)第三實(shí)施例的系統(tǒng)級(jí)封 裝的示意性截面圖。
圖31示出了用于系統(tǒng)級(jí)封裝300的集成襯底302。在集成襯底 302中，以對(duì)應(yīng)于上文參照第一和第二實(shí)施例所說明的方式制造了溝 槽304至310。與上文一樣，這些溝槽包括溝槽隔離層312和鎢芯， 鴇芯例如由參考標(biāo)號(hào)314指出。在溝槽隔離層的頂部，淀積了電介質(zhì) 層316。形成了金屬觸片318至328，其向下延伸至集成襯底302的 硅襯底材料。在圖31中沒有進(jìn)一步詳細(xì)地示出第二電介質(zhì)層330。 不過，在這個(gè)處理點(diǎn)，可采用金屬觸片318至328中的一些，在集成 襯底302的第一集成襯底側(cè)面332上將第一芯片連接和和附接到集成 襯底302。在前述實(shí)施例的框架下已經(jīng)對(duì)該處理進(jìn)行了詳細(xì)地說明， 在這里就不在重復(fù)，而且，為了圖形表示的簡(jiǎn)單起見，在圖中也沒有 示出。
在隨后的處理步驟中，通過粘合劑層336，在集成襯底302的第 一集成襯底側(cè)面上將支撐襯底334附接到集成襯底302。與前文一樣， 成型方法形成了一個(gè)可替換實(shí)施例。隨后，通過上文說明的兩步驟處 理，在襯底的第二集成襯底側(cè)面338上將襯底減薄。在圖33所示的 處理階段中，如上所述，去除溝槽隔離層312的位于溝槽304至310 的底部區(qū)域，即在第二集成襯底側(cè)面338上暴露的溝槽隔離層的部 分，見圖34。隨后，在圖35中可以看到，在第二集成襯底側(cè)面338 上涂敷背面隔離層340，并制造理想的金屬化結(jié)構(gòu)。注意，圖35示 出了一種簡(jiǎn)化結(jié)構(gòu)，該簡(jiǎn)化結(jié)構(gòu)不包含第一和第二集成襯底側(cè)面332和338之間的任何連接。不過，取決于要形成的系統(tǒng)級(jí)封裝300的特 定應(yīng)用，這當(dāng)然可以只適用于集成襯底302的橫向部分。應(yīng)當(dāng)理解的 是，通過襯底的通路用于電連接布置在第一和第二集成襯底側(cè)面上的 導(dǎo)電元件、電路元件或集成電路或芯片。如上所述，取決于特定應(yīng)用 需要，溝槽304至310還可以起到電絕緣集成襯底區(qū)域的作用。而且， 通過襯底的通路可以被用來(lái)將來(lái)自一個(gè)集成襯底側(cè)面的熱傳遞到另 一個(gè)側(cè)面。
在圖36示出了其結(jié)果的隨后的處理步驟中，沉積抗蝕劑層342 并形成圖案。該圖案形成產(chǎn)生開口 344。
然后，在抗蝕劑層342的開口 344中執(zhí)行集成襯底材料的深度 反應(yīng)離子蝕刻，來(lái)制造集成襯底的開口 346。深度RIE處理在溝槽隔 離層312和觸片322以及324上停止，溝槽隔離層312通常是二氧化 硅層，觸片322和324 (例如)可以由鋁制成。然后，去除抗蝕劑層 342，到達(dá)圖37所示的中間處理階段。
之后，凸點(diǎn)下金屬化348被涂敷到背面金屬化觸片和觸片322 以及324。這里可以采用合適的無(wú)電極處理。
在隨后的處理步驟中，布置第二芯片350，并將其附接到開口 346中的集成襯底。通過觸片322和324將第二芯片和集成襯底電連 接起來(lái)。在第二芯片350和集成襯底302的開口 346的側(cè)壁之間提供 底部填料352。最后，附接第三芯片354，并將其電連接至集成襯底 302。在該實(shí)施例中，布置第二芯片來(lái)覆蓋包含第二芯片350的幵口 346。注意，代替第三芯片354，可以在第二集成襯底側(cè)面338上布 置諸如類似于發(fā)光二極管的有源光學(xué)元件之類的光學(xué)元件或諸如透 鏡之類的無(wú)源光學(xué)元件。
另外，制造焊料球356和358，完成本實(shí)施例的處理。
例如，圖40的系統(tǒng)級(jí)封裝300可以被用于制造工作在很高頻率 的射頻(RF)模塊。通過將第二芯片350布置在通常包含無(wú)源元件 的集成襯底302中，可以在同一平面內(nèi)制造第一集成襯底側(cè)面上的第 一芯片、第二芯片350和第三芯片354上的有源電路之間的高頻連接，
從而使信號(hào)衰減最小。而且，通過在三個(gè)不同層次上提供與集成襯底302連接的芯片， 本實(shí)施例允許一種集成度非常高的集成電路。
在不希望干法蝕刻在金屬觸片322和324上結(jié)束的情況下，可 以采用附加層來(lái)設(shè)計(jì)一種可替換的自對(duì)準(zhǔn)過程，這在US5，504，036中 在之前進(jìn)行了描述。
雖然在附圖和上文說明中已經(jīng)對(duì)本發(fā)明進(jìn)行了圖示和說明，這 種圖示和說明應(yīng)當(dāng)被認(rèn)為是說明性和示例性的，而不是限制性的；本 發(fā)明不局限于這些公開的實(shí)施例。
例如，根據(jù)特定應(yīng)用的有關(guān)集成密度和引線電感的需要，在一 些實(shí)施例中優(yōu)化通過襯底的通路的深寬比和集成襯底的厚度的組合。 增大集成襯底上的集成密度包括在不增大集成襯底上的面積消耗的 情況下，在不同位置處提供更多通過襯底的通路的可能性。使通過襯 底的通路分布在集成襯底上允許減小到達(dá)/源自通過襯底的通路的導(dǎo) 電線的引線的長(zhǎng)度。在需要通過襯底的通路的電阻特別低的情況下， 可以并行地電連接和采用幾個(gè)單個(gè)的通過襯底的通路。
在實(shí)施該所要求保護(hù)—的發(fā)明時(shí)，本領(lǐng)域技術(shù)人員通過研究附圖、 公開內(nèi)容和所附權(quán)利要求，可以理解和實(shí)現(xiàn)所公開的實(shí)施例的其他變 型。
在權(quán)利要求中，所用詞"包括"不排除其他的元件或步驟，不定 冠詞"一個(gè)"或"一種"并不排除多個(gè)或多種。在互相不同的從屬權(quán)利要 求中引用某此措施的簡(jiǎn)單事實(shí)不表示不能采用這些措施的組合來(lái)獲 得優(yōu)勢(shì)。
權(quán)利要求中的任一參考標(biāo)號(hào)都不應(yīng)當(dāng)被解釋為對(duì)范圍的限制。
權(quán)利要求
1.一種系統(tǒng)級(jí)封裝，其包括集成襯底(102)，所述集成襯底具有小于100μm的厚度，并包括第一多個(gè)通過襯底的通路(134至140)，第一多個(gè)通過襯底的通路具有導(dǎo)電通路芯(156至162)和大于5的深寬比，配置第一多個(gè)通過襯底的通路，使之將第一集成襯底側(cè)面(104)上的第一導(dǎo)電元件(180)與第二集成襯底側(cè)面(106)上的第二導(dǎo)電元件(199)電連接起來(lái)；支撐(184)，其在所述集成襯底的第一集成襯底側(cè)面上被附接至所述集成襯底，該支撐適于機(jī)械地支撐所述集成襯底；以及第一芯片(179，334)，其在所述集成襯底的第一集成襯底側(cè)面(104)上被附接和電連接至所述集成襯底，其中，第一芯片或者置于所述集成襯底(102)和所述支撐(184)之間或者第一芯片形成了所述支撐(334)，或第二芯片(198)，其在所述集成襯底的第二集成襯底側(cè)面上被附接和電連接至所述集成襯底。
2. 根據(jù)權(quán)利要求1所述的系統(tǒng)級(jí)封裝，其中，通過襯底的通路 (134至140)的深寬比在15和25之間。
3. 根據(jù)權(quán)利要求1所述的系統(tǒng)級(jí)封裝，其中，所述集成襯底 (102)的厚度在151im至4(Him之間。
4. 根據(jù)權(quán)利要求1所述的系統(tǒng)級(jí)封裝，包括在所述集成襯底中 的第二多個(gè)溝槽結(jié)構(gòu)(128至132)，與通過襯底的通路(134至140) 相比，第二多個(gè)溝槽結(jié)構(gòu)具有較小的深度延伸。
5. 根據(jù)權(quán)利要求1所述的系統(tǒng)級(jí)封裝，包括在所述集成襯底中 的至少一個(gè)溝槽結(jié)構(gòu)(108， no)，所述至少一個(gè)溝槽結(jié)構(gòu)具有與通過襯底的通路(134至140)相同的深度延伸。
6. 根據(jù)權(quán)利要求5所述的系統(tǒng)級(jí)封裝，其中，從第一集成襯底 側(cè)面的俯視圖中看到，所述溝槽結(jié)構(gòu)具有環(huán)形形狀(108, 110)。
7. 根據(jù)權(quán)利要求5所述的系統(tǒng)級(jí)封裝，其中，所述溝槽結(jié)構(gòu) (208.1至208.4)形成所述集成襯底中的腔(257)的一部分。
8. 根據(jù)權(quán)利要求1所述的系統(tǒng)級(jí)封裝，其中，通過襯底的通路 具有通路絕緣層(148)，所述通路絕緣層被布置為防止所述通路芯(156至162)和所述集成襯底(102)之間的直接電連接。
9. 根據(jù)權(quán)利要求1所述的系統(tǒng)級(jí)封裝，其中.，第一多個(gè)通過襯 底的通路的一部分(156至162)電連接至第二集成襯底側(cè)面(106) 上的單個(gè)接觸元件(199)。
10. 根據(jù)權(quán)利要求1所述的系統(tǒng)級(jí)封裝，包括所述集成襯底中的 開口 (196， 346)，所述開口是開向第二集成襯底側(cè)面的。
11. 根據(jù)權(quán)利要求10所述的系統(tǒng)級(jí)封裝，其中，在所述開口 (346)中布置第三芯片(350)。
12. —種系統(tǒng)級(jí).封裝(100， 300)，其包括集成襯底(102)，所述集成襯底具有小于10(Him的厚度，并包 括通過襯底的通路(150至164)，通過襯底的通路具有導(dǎo)電通路芯 (150至164)，第一數(shù)量的通過襯底的通路(156至162)被配置為 將第一集成襯底側(cè)面(104)上的第一導(dǎo)電元件(176， 180)與第二 集成襯底側(cè)面(106)上的第二導(dǎo)電元件電連接起來(lái)，而且，通過襯 底的通路中的至少一個(gè)第二通路(108， 110)被配置為構(gòu)成所述集成 襯底的第一部分(196)的橫向圍護(hù)；支撐(1S4， 334)，其在所述集成襯底的第一集成襯底側(cè)面(104) 上被附接至所述集成襯底，所述支撐適于機(jī)械地支撐所述集成襯底 (102);以及第一芯片(179， 334)，其在所述集成襯底的第一集成襯底側(cè) 面(104)上被附接和電連接至所述集成襯底，其中，第一芯片或者 被布置在所述集成襯底和所述支撐(184)之間或者第一芯片形成所 述支撐(334)，或第二芯片(198)，其在所述集成襯底的第二集成 襯底側(cè)面上被附接和電連接至所述集成襯底。
13. 根據(jù)權(quán)利要求12所述的系統(tǒng)級(jí)封裝，其中，所述溝槽結(jié)構(gòu) 被提供了電絕緣側(cè)壁(150.2至164.2)，而且，所述橫向圍護(hù)(108， 110)被配置為電隔離第一部分。
14. 根據(jù)權(quán)利要求13所述的系統(tǒng)級(jí)封裝，其中，所述橫向圍護(hù) (110， 116)至少形成所述集成襯底的第一部分上或第一部分中的部件的電屏蔽的一部分。
15. —種系統(tǒng)級(jí)封裝(200)，其包括集成襯底(202)，所述集成襯底具有小于100pm的厚度，并包 括第一多個(gè)通過襯底的通路(206.1至206.4)，第一多個(gè)通過襯底的 通路具有導(dǎo)電通路芯(21 4)，第一多個(gè)通過襯底的通路被配置為將 第一集成襯底側(cè)面上的第一導(dǎo)電元件與第二集成襯底側(cè)面上的第二 導(dǎo)電元件(268)電連接起來(lái)；至少一個(gè)通向定義在第一集成襯底側(cè)面處和/或第一集成襯底側(cè) 面上的腔的訪問通道(256.1至256.4， 208.1至208.4)，所述訪問 通道從平行于所述通過襯底的通路的第二集成襯底側(cè)面延伸；支撐(250),其在所述集成襯底的第一集成襯底側(cè)面上被附接 至所述集成襯底，所述支撐適于機(jī)械地支撐所述集成襯底；以及第一芯片(240)，其在所述集成襯底(202)上的第一集成側(cè) 面上被附接和電連接至所述集成襯底，其中，第一芯片或者被布置在所述集成襯底和所述支撐之間或者第一芯片形成所述支撐，或第二芯片(266)，其在所述集成襯底的第二集成襯底側(cè)面上被附接和電連 接至所述襯底。
16. —種制造系統(tǒng)級(jí)封裝的方法，其包括提供具有一定厚度的集成襯底(102)，所述集成襯底具有第一 集成襯底側(cè)面(104)和第二集成襯底側(cè)面(106)以及溝槽結(jié)構(gòu)(108 至122)，使得在最終完成的系統(tǒng)級(jí)封裝的集成襯底中，由所述溝槽 結(jié)構(gòu)制造的通過襯底的通路的深寬比大于5，第一多個(gè)溝槽結(jié)構(gòu)被提 供了導(dǎo)電通路芯(150.1至164.1);在所述集成襯底的第一集成襯底側(cè)面上將支撐(184， 334)附 接到所述集成襯底，所述支撐適于機(jī)械地支撐小于10(Him的減小的 集成襯底厚度的集成襯底；從所述集成襯底的第二集成襯底側(cè)面將所述集成襯底的厚度減 小到小于10(Him的厚度，使得只暴露通路溝槽結(jié)構(gòu)的通路芯的底面；在所述集成襯底的第一集成襯底側(cè)面上將第一芯片(179， 334) 電連接并附接至所述集成襯底，使得第一芯片被布置在所述集成襯底 和所述支撐(184)之間，或者，在所述集成襯底的第二集成襯底側(cè) 面(106)上將第二芯片(198)電連接并附接到所述集成襯底。
17. 根據(jù)權(quán)利要求16所述的方法，其包括 通過反應(yīng)離子蝕刻，在所述集成襯底中制造第二多個(gè)(120)溝槽結(jié)構(gòu)(128至132)，所述第二多個(gè)溝槽結(jié)構(gòu)具有比第一多個(gè)溝槽 結(jié)構(gòu)(108， 110, 134至142)的深度延伸(dl)小的深度延伸(d2)， 其中，同時(shí)蝕刻第一多個(gè)溝槽結(jié)構(gòu)和第二多個(gè)溝槽結(jié)構(gòu)，而且， 蝕刻包括給所述第二多個(gè)溝槽結(jié)構(gòu)施加比給第一多個(gè)溝槽結(jié)構(gòu)更小 的橫向延伸。
18. 根據(jù)權(quán)利要求16所述的方法，其中，將所述集成襯底減薄包括從所述第二集成襯底側(cè)面(106)將所述集成襯底(102)機(jī)械 地研磨到剛好避免第一多個(gè)溝槽暴露的厚度；采用對(duì)通路絕緣層沒有影響的第一蝕刻劑，對(duì)所述集成襯底進(jìn) 行旋轉(zhuǎn)蝕刻；采用對(duì)所述通路芯(150至164)沒有影響的第二蝕刻劑，通過 蝕刻去除所述通路絕緣層(148)的一部分。
19. 根據(jù)權(quán)利要求16所述的方法，其包括 在附接所述支撐(184)之前，在所述集成襯底的第一集成襯底側(cè)面上附接第一芯片(179);以及在附接所述支撐之前，將第一芯片(179)減薄。
20. 根據(jù)權(quán)利要求16所述的方法，其中，附接所述支撐包括 在第一集成襯底側(cè)面上淀積用紫外光通過照射固化的粘合劑層(186);在所述粘合劑層(186)上定位所述支撐(184); 用紫外光照射所述粘合劑層。
21. 根據(jù)權(quán)利要求16所述的方法，其包括在所述集成襯底中制 造開口 (196， 346)的步驟，所述開口開在第二集成襯底側(cè)面上。
22. 根據(jù)權(quán)利要求16所述的方法，其包括在所述開口 (346)中 將第三芯片(350)附接和電連接至所述集成襯底的步驟。
23. 根據(jù)權(quán)利要求16所述的方法，其中提供所述集成襯底包括提供集成襯底組件，其中所述集成襯底 具有厚度小于lOOpm的集成襯底厚度以及附接到其上的臨時(shí)支撐； 以及從所述集成襯底的第二集成襯底側(cè)面上將所述集成襯底的厚度 減小到小于100pm的厚度的步驟包括去除所述臨時(shí)支撐。
24. —種用于制造系統(tǒng)級(jí)封裝的方法，其包括下列步驟 提供集成襯底，所述集成襯底具有第一集成襯底側(cè)面和第二集成襯底側(cè)面以及一定厚度，并包括第一多個(gè)溝槽結(jié)構(gòu)以及第二組的至 少一個(gè)溝槽結(jié)構(gòu)，所有溝槽結(jié)構(gòu)都被提供了導(dǎo)電通路芯，其中第一多 個(gè)溝槽結(jié)構(gòu)被配置為用于信號(hào)傳輸功能，第二組溝槽結(jié)構(gòu)被配置為用 于另一功能，所述另一功能是散熱、接地、所述集成襯底的第一部分 的橫向圍護(hù)、以及構(gòu)成至少一個(gè)腔的訪問通道等功能中的一種，所述 腔是穿過所述訪問通道通過去除犧牲層產(chǎn)生的；在所述集成襯底的第一集成襯底側(cè)面上將支撐附接至所述集成襯底，所述支撐適于機(jī)械地支撐小于100pm的減小的集成襯底厚度 的集成襯底；從所述集成襯底的第二側(cè)面，將所述集成襯底的厚度減小到小 于100nm的厚度，使得只暴露第二多個(gè)溝槽結(jié)構(gòu)的通路芯的底面；在所述集成襯底的第一集成襯底側(cè)面上將第一芯片電連接和附 接至所述集成襯底，使得第一芯片被布置在所述集成襯底和所述支撐 之間，或者，在所述集成襯底的第二集成襯底側(cè)面上將第二芯片電連 接和附接至所述集成襯底。
25. —種集成襯底，其包括具有導(dǎo)電溝槽芯的溝槽，所述溝槽中 的第一多個(gè)溝槽與第一集成襯底上的第一導(dǎo)電元件電連接，配置所述 溝槽中的至少一個(gè)第二溝槽，使之構(gòu)成所述集成襯底的第一部分的橫 向圍護(hù)。
全文摘要
本發(fā)明涉及一種系統(tǒng)級(jí)封裝，該系統(tǒng)級(jí)封裝包括具有小于100μm厚度的集成襯底和多個(gè)通過襯底的通路，這些通過襯底的通路具有大于5的深寬比。第一芯片被附接至該集成襯底，并被布置在該集成襯底和支撐之間，該支撐適于在處理和操作過程中機(jī)械地支撐該集成襯底。根據(jù)本發(fā)明，在沒有通過襯底的孔蝕刻步驟的情況下，可以制造該系統(tǒng)級(jí)封裝。較大的深寬比暗示著減小的橫向延伸，該減小的橫向延伸允許增大集成密度和減小引線電感。
文檔編號(hào)H01L23/498GK101589468SQ200880002446
公開日2009年11月25日 申請(qǐng)日期2008年1月14日 優(yōu)先權(quán)日2007年1月17日
發(fā)明者尼古拉斯·J·A·范費(fèi)恩, 羅納德·德克爾, 讓-馬克·揚(yáng)努, 韋伯·D·范諾爾特 申請(qǐng)人:Nxp股份有限公司