專利名稱：一種金屬薄膜體電阻的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種金屬電阻，特別涉及一種金屬薄膜體電阻及其制造方法。它屬于微電子 領(lǐng)域的電阻制造工藝。
背景技術(shù)：
在半導(dǎo)體工藝中，應(yīng)用最廣泛的電阻有擴散電阻、多晶硅電阻和金屬膜電阻等幾種。擴 散電阻是采用擴散或離子注入、退火的方式制作，多晶硅電阻和金屬膜電阻分別是以摻雜的 多晶硅和金屬電阻膜作為電阻材料，經(jīng)光刻、刻蝕形成所需的電阻體。與擴散電阻和多晶硅 電阻相比，金屬膜電阻具有精度高、線性度好、低溫度系數(shù)、可激光修調(diào)等優(yōu)勢。在常規(guī)的 半導(dǎo)體工藝中，電阻的兩個端頭都是從芯片的上表面引出。
圖12為常規(guī)的薄膜電阻剖面結(jié)構(gòu)示意圖。如圖12所示，該薄膜電阻元件由絕緣基板9 上的薄膜電阻體10和金屬電極11組成，鈍化層12是對元件表面起鈍化保護(hù)作用，該電阻的 電阻值取決于被夾在金屬電極兩端的電阻體的長度和寬度。
此種工藝制造出的金屬薄膜電阻，由于兩個電極壓焊點都在元件的表面，且兩個電極之 間的距離不能很小，因此需要占用很大的芯片面積。

發(fā)明內(nèi)容
本發(fā)明在于提供一種金屬膜體電阻結(jié)構(gòu)的制造方法，實現(xiàn)薄膜電阻的三維體結(jié)構(gòu)，達(dá)到 縮減電阻芯片面積的目的。
為實現(xiàn)上述目的，本發(fā)明的一種金屬薄膜體電阻，其包括-
高摻雜的單晶硅襯底；
在單晶硅襯底上形成的絕緣介質(zhì)層；
在絕緣介質(zhì)層上形成的金屬薄膜電阻層；
在絕緣介質(zhì)層上開出與硅襯底相連接的接觸孔；
在絕緣介質(zhì)層上形成與金屬薄膜電阻和接觸孔連接的金屬布線層；
在金屬布線層上形成的鈍化層，
其中，夾在金屬布線之間的多條并聯(lián)的金屬薄膜電阻，其一端從表面引出，另一端通過 與單晶硅襯底相連的接觸孔，從單晶硅襯底的底部引出，形成金屬薄膜體電阻的三維結(jié)構(gòu)。所述絕緣介質(zhì)層的厚度為300—600nm，其可以是二氧化硅，也可以是二氧化硅/氮化硅 的復(fù)合層。
所述金屬薄膜電阻層的材料是CrSi，也可以是NiCrSi或其它金屬電阻材料。
所述金屬布線層的厚度為l一2um,其可以是硅鋁，也可以是鋁銅，還可以是鋁硅銅。
所述鈍化層的厚度為1 wm，其可以是二氧化硅/氮化硅的復(fù)合層，也可以是聚酰亞胺。 有益效果
由于本發(fā)明采取了以上技術(shù)方案，金屬薄膜體電阻的兩個電極分別從電阻體的頂端和底 端引出，實現(xiàn)了薄膜電阻的三維立體結(jié)構(gòu)，縮減了電阻元件面積。對于常規(guī)的兩個端頭從平 面引出的金屬薄膜電阻，其面積通常大于1平方毫米，甚至是數(shù)個平方毫米，而通過實施本 發(fā)明的技術(shù)方案，每支電阻元件劃片后的面積為325 umX325 Pm， 一片6英寸硅圓片上可 以生產(chǎn)至少16萬支該結(jié)構(gòu)的電阻元件，節(jié)約芯片面積50%以上，從而減少了生產(chǎn)成本。另 外，由于本發(fā)明的金屬薄膜體電阻的端頭分別從電阻體的頂端和底端引出，因此還拓展了金 屬薄膜體電阻的應(yīng)用范圍。


圖l為本發(fā)明的硅襯底結(jié)構(gòu)示意圖，其中，圖1A為剖面結(jié)構(gòu)示意圖，圖1B為三維結(jié)構(gòu)示意 圖2為本發(fā)明圖1的硅片上形成絕緣介質(zhì)層后的結(jié)構(gòu)示意圖，其中，圖2A為剖面結(jié)構(gòu)示意 圖，圖2B為三維結(jié)構(gòu)示意圖3為本發(fā)明圖2的硅片上形成金屬薄膜電阻層后的結(jié)構(gòu)示意圖，其中，圖3A為剖面結(jié)構(gòu) 示意圖，圖3B為三維結(jié)構(gòu)示意圖4為本發(fā)明圖3的硅片上形成金屬薄膜電阻條后的結(jié)構(gòu)示意圖，其中，圖4A為剖面結(jié)構(gòu) 示意圖，圖4B為三維結(jié)構(gòu)示意圖5為本發(fā)明圖4的硅片上形成襯底接觸孔后的結(jié)構(gòu)示意圖，其中，圖5A為剖面結(jié)構(gòu)示意 圖，圖5B為三維結(jié)構(gòu)示意圖6為在本發(fā)明圖5的硅片上形成金屬布線層后的結(jié)構(gòu)示意圖，其中，圖6A為剖面結(jié)構(gòu)示 意圖，圖6B為三維結(jié)構(gòu)示意圖7為本發(fā)明圖5的硅片上刻蝕金屬布線后的結(jié)構(gòu)示意圖，其中，圖7A為剖面結(jié)構(gòu)示意圖， 圖7B為三維結(jié)構(gòu)示意圖；圖8為在本發(fā)明圖7的硅片上形成鈍化保護(hù)層后的結(jié)構(gòu)示意圖，其中，圖8A為剖面結(jié)構(gòu)示 意圖，圖8B為三維結(jié)構(gòu)示意圖9為本發(fā)明圖8的硅片上刻蝕鈍化保護(hù)層后的結(jié)構(gòu)示意圖，其中，圖9A為剖面結(jié)構(gòu)示意 圖，圖9B為三維結(jié)構(gòu)示意圖10為本發(fā)明圖9的三維透視結(jié)構(gòu)示意圖ll為本發(fā)明具體實施例的版圖結(jié)構(gòu)示意圖-, 圖12為常規(guī)的薄膜電阻剖面結(jié)構(gòu)示意圖。
在圖1-13中，1為硅襯底，2為二氧化硅層，3為CrSi薄膜電阻材料，4為襯底接觸孔 窗口， 5為金屬布線層，6為鈍化層，7為頂部引出端，8為硅襯底的背面。
具體實施例方式
本發(fā)明的具體實施方式
及版圖結(jié)構(gòu)不僅限于下面的描述。現(xiàn)結(jié)合附圖對本發(fā)明加以進(jìn)一 步說明。
本發(fā)明的一種金屬薄膜體電阻，其包括-
高摻雜的單晶硅襯底1;在單晶硅襯底1上形成的絕緣介質(zhì)層2;在絕緣介質(zhì)層2上形成 的金屬薄膜電阻層3;在絕緣介質(zhì)層2上開出與硅襯底相連接的接觸孔4;在絕緣介質(zhì)層2上 形成與金屬膜電阻和接觸孔連接的金屬布線層5;在金屬布線層5上形成的鈍化層6。
其中，夾在金屬布線5之間的多條并聯(lián)的金屬薄膜電阻3，其一端從表面7引出，另一 端通過與單晶硅襯底相連的接觸孔4,從^晶硅襯底的底部8引出，形成金屬薄膜體電阻的 三維結(jié)構(gòu)，如圖IO所示。
本發(fā)明的一種金屬薄膜體電阻的制造方法，采用常規(guī)的薄膜電阻制造工藝，其工藝流程 如下
1.在高摻雜的單晶硅襯底1上形成一絕緣介質(zhì)層2:
選用N型〈10O晶向、電阻率0.008—0.01 Q 'cm、厚度450—550 ix m的硅襯底片1 ，用 1#液(NH4OH: H202.' H20=1: 2: 7)和2射夜(HC1: H202: H20=1: 2: 7)各清洗10分鐘 (以下簡稱RCA清洗)，本發(fā)明的低電阻率的硅襯底1結(jié)構(gòu)示意圖如圖1A及1B所示。
接著，在850'C干氧氣氛、100min條件下，生長厚度為10-20 rnn的預(yù)氧化層；進(jìn)行磷離 子注入，注入能量為80keV'劑量為2E15/cm 在1000。C濕氧氣氛中，退火+氧化165min, 生長厚度為600-800 nm的Si02絕緣介質(zhì)層2，此時的結(jié)構(gòu)如圖2A及圖2B所示。
所述絕緣介質(zhì)層可以是二氧化硅，也可以是二氧化硅/氮化硅的復(fù)合層材料。
2.在絕緣介質(zhì)層2上形成金屬薄膜電阻層3:
RCA清洗；采用PVD工藝濺射的方式，在絕緣介質(zhì)層2上淀積一層CrSi電阻層3，金屬膜電阻的電阻率和厚度視實際需求而定，此時的結(jié)構(gòu)如圖3A和圖3B所示。 所述金屬薄膜電阻的材料可以是CrSi，也可以是NiCrSi或其它電阻材料，
3. 對所述金屬薄膜電阻3進(jìn)行圖形光刻、刻蝕，形成所需的金屬薄膜電阻圖案-
光刻，將需要去除CrSi材料3的區(qū)域暴露出來，其余部分被光刻膠覆蓋；將整個硅片放 入CrSi腐蝕液(HN03: HF: CH3COOH: H20=1: 1: 1: 30)中，腐蝕去掉硅片表面殘留 的光刻膠，得到如圖4A及圖B所示的結(jié)構(gòu)。
4. 在絕緣介質(zhì)層2上開出與硅襯底相連接的接觸孔4:
光刻，開出襯底接觸孔窗口4，在BOE (Buffer Oxide Etch)中腐蝕3分20秒，襯底接 觸孔區(qū)域4的Si02絕緣介質(zhì)層2被腐蝕掉，露出表面高摻雜的硅襯底1，去掉光刻膠，此時 的結(jié)構(gòu)如圖5A及圖5B所示。
5. 在絕緣介質(zhì)層上形成與金屬膜電阻和接觸孔連接的金屬布線層5:
采用PVD工藝，濺射一金屬布線層5，此金屬布線層為TiW/AlCu復(fù)合層，TiW層的厚 度為100—130 nm， AlCu層5的厚度為2.0 u m，其中TiW為阻擋層，目的是為了防止在后 續(xù)的AlCu腐蝕工藝中對下面的CrSi電阻薄膜3造成損傷，防止Cu元素擴散到硅襯底以及 形成"鋁釘"。此時的結(jié)構(gòu)如圖6A及圖6B所示。
所述金屬層的材料可以為硅鋁，也可以是鋁銅，還可以是鋁硅銅。
6. 光刻，刻蝕形成金屬層布線5:
光刻，開出金屬刻蝕窗口；在H3P04: CH3COOH=4: l的鋁腐蝕液中，將不需要金屬區(qū) 域的AlCu層5去除；去掉光刻膠；在H202液屮腐蝕去掉TiW層，由于有AlCu5作為阻擋 層，AlCu 5下方的TiW將保留，其它區(qū)域的TiW會被去除，所有的襯底接觸孔4都完全被 TiW/AlCu覆蓋，此時的結(jié)構(gòu)如圖7A及圖7B所示。
注在本實施例中，所有AlCu區(qū)域5的下方都有一層TiW， TiW層未在圖上特別的標(biāo)出。
7. 在金屬布線層上形成的鈍化層6;:
采用PECVD工藝，淀積一層鈍化層6，此鈍化層6為二氧化硅/氮化硅復(fù)合層，二氧化 硅的厚度630—770 nm，氮化硅的厚度為250—350 nm，此時的結(jié)構(gòu)如圖8A及8B所示。 所述鈍化保護(hù)層可以是二氧化硅/氮化硅的復(fù)合層，也可以是聚酰亞胺層。 光刻，開出鈍化窗口；干法刻蝕鈍化層6，在鈍化窗口區(qū)域露出金屬布線層5作為電阻的 頂部引出端7;去掉光刻膠；退火/合金，即在440'C、氮氣氣氛中處理30分鐘。
8. 背面減薄，形成所述的金屬薄膜體電阻3結(jié)構(gòu)在硅襯底片l的正面涂膠，將硅襯底片1的背面8減薄至250—300 去膠。最終，
形成所述的金屬薄膜體電阻3的結(jié)構(gòu)，如圖9A、 9B所示。
圖10為本發(fā)明圖9的三維透視結(jié)構(gòu)示意圖。所述的金屬薄膜體電阻3的兩個引出端， 其一端從硅片頂端的鍵合窗口7引出，另一端通過與單晶硅襯底相連的接觸孔4，從單晶硅 襯底的底部8引出，形成金屬薄膜體電阻的三維結(jié)構(gòu)。
本發(fā)明中所用的單項工藝，如清洗、氧化、光刻、去膠、腐蝕、PECVD、濺射、退火、 離子注入、合金、減薄等，以及其參數(shù)、化學(xué)溶液、加工設(shè)備等，除已描述的外，其余的均 為本領(lǐng)域普通技術(shù)人員所知的常用技術(shù)，不再加以詳述。
權(quán)利要求
1. 一種金屬薄膜體電阻，其包括高摻雜的單晶硅襯底；在單晶硅襯底上形成的絕緣介質(zhì)層；在絕緣介質(zhì)層上形成的金屬薄膜電阻層；在絕緣介質(zhì)層上開出與硅襯底相連接的接觸孔；在絕緣介質(zhì)層上形成與金屬薄膜電阻和接觸孔連接的金屬布線層；在金屬布線層上形成的鈍化層，其特征在于夾在金屬布線之間的多條并聯(lián)的金屬薄膜電阻，其一端從表面引出，另一端通過與單晶硅襯底相連的接觸孔，從單晶硅襯底的底部引出，形成金屬薄膜體電阻的三維結(jié)構(gòu)。
2. 如權(quán)利要求l所述的一種金屬薄膜體電阻，其特征在于所述絕緣介質(zhì)層的厚度為300— 600nm，其可以是二氧化硅，也可以是二氧化硅/氮化硅的復(fù)合層。
3. 如權(quán)利要求l所述的一種金屬薄膜體電阻，其特征在于所述金屬薄膜電阻層的材料是 CrSi，也可以是NiCrSi或其它金屬電阻材料。
4. 如權(quán)利要求1所述的一種金屬薄膜體電阻，其特征在于所述金屬布線層的厚度為l一2 nm，其可以是硅鋁，也可以是鋁銅，還可以是鋁硅銅。
5. 如權(quán)利要求l所述的一種金屬薄膜體屯阻，其特征在于所述鈍化層的厚度為lum，其 可以是二氧化硅/氮化硅的復(fù)合層，也可以是聚酰亞胺。
全文摘要
本發(fā)明公開了一種金屬薄膜體電阻。本發(fā)明的技術(shù)方案在于夾在金屬布線之間的多條并聯(lián)的金屬薄膜電阻，其一端從表面引出，另一端通過與單晶硅襯底相連的接觸孔，從單晶硅襯底的底部引出，形成金屬薄膜體電阻的三維結(jié)構(gòu)。由于金屬薄膜體電阻的兩個電極分別從電阻體的頂端和底端引出，實現(xiàn)了金屬薄膜電阻的三維體結(jié)構(gòu)，縮減了電阻元件面積50％以上，減少了生產(chǎn)成本。另外，由于本發(fā)明的金屬薄膜體電阻的端頭分別從電阻體的頂端和底端引出，拓展了金屬薄膜體電阻的應(yīng)用范圍。
文檔編號H01L27/01GK101436591SQ20081023338
公開日2009年5月20日 申請日期2008年12月18日 優(yōu)先權(quán)日2008年12月18日
發(fā)明者何開全, 劉玉奎, 怡 鐘 申請人:中國電子科技集團(tuán)公司第二十四研究所