本發(fā)明屬于薄膜電阻陣控制技術(shù)領(lǐng)域，具體涉及一種驅(qū)動MOS薄膜電阻陣的DAC陣列控制電路和實現(xiàn)方法。

背景技術(shù)：

薄膜電阻陣是一種可以產(chǎn)生熱圖像的高精度、大規(guī)模集成的專用電子器件。它一般與光學系統(tǒng)、電子驅(qū)動系統(tǒng)、圖像計算機生成系統(tǒng)和機械系統(tǒng)等一同構(gòu)成一種紅外場景產(chǎn)生系統(tǒng)。該系統(tǒng)是硬件在回路仿真系統(tǒng)的一個重要組成子系統(tǒng)，主要應(yīng)用于紅外成像系統(tǒng)的測試和仿真中，如導(dǎo)彈位標器、紅外成像告警器和紅外成像觀測器等。目前，國外對該器件的設(shè)計、生產(chǎn)和使用進行了深入地研究，如美國的Honeywell和SBIR公司均有相關(guān)產(chǎn)品見諸于公開報道。美國軍方已經(jīng)成功的建設(shè)了數(shù)個以薄膜電阻陣為核心部件的紅外場景產(chǎn)生系統(tǒng)，并投入到多種類型的紅外成像制導(dǎo)武器系統(tǒng)的測試、仿真和評估。

我國設(shè)計和生產(chǎn)的薄膜電阻陣為了保證高幀頻顯示的需求，在輸入模擬控制信號時，采用了分組多路并行輸入模式，基于這種多路并行輸入模擬數(shù)據(jù)的需求，需要薄膜電阻陣的驅(qū)動裝置的模擬信號產(chǎn)生電路能夠與之匹配，將圖像生產(chǎn)計算機生成的數(shù)字圖像數(shù)據(jù)流轉(zhuǎn)換為這種多路并行模擬信號，送給對應(yīng)的模擬輸入端。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題在于針對上述現(xiàn)有技術(shù)的不足，提供一種保證多路DAC數(shù)據(jù)加載的正確性，提高了圖像數(shù)據(jù)刷新的效率，保證了圖像數(shù)據(jù)DAC轉(zhuǎn)換的可靠性和實時性的驅(qū)動MOS薄膜電阻陣的DAC陣列控制電路。

為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案是，一種驅(qū)動MOS薄膜電阻陣的DAC陣列控制電路，包括依次相連接的圖像數(shù)據(jù)FIFO、時序控制電路和DAC陣列；所述DAC陣列為m×n結(jié)構(gòu)，即m個DAC為一組，共有n組；m和n均為不包含0的自然數(shù)；每一組中的m個DAC的數(shù)據(jù)輸入端并行連接，n組DAC各自獨立與時序控制電路相連接；DAC陣列的輸出端用于與MOS薄膜電阻陣相連接，DAC的通道數(shù)量與MOS薄膜電阻陣的模擬信號輸入端數(shù)量一致，且一一對應(yīng)；所述時序控制電路還用于與MOS薄膜電阻陣相連接，時序控制電路為雙緩沖控制模式。

該圖像數(shù)據(jù)FIFO用于緩沖數(shù)字圖像數(shù)據(jù)序列。該時序控制電路用于從圖像數(shù)據(jù)FIFO中讀出數(shù)字圖像數(shù)據(jù)，將數(shù)字圖像數(shù)據(jù)驅(qū)動對應(yīng)的DAC；該DAC陣列用于接收時序控制電路傳輸?shù)膱D像數(shù)據(jù)，并接收時序控制電路的控制信號，將圖像數(shù)據(jù)轉(zhuǎn)換為驅(qū)動MOS薄膜電阻陣顯示的模擬信號。

進一步地，該時序控制電路由FPGA構(gòu)成。

本發(fā)明還公開了上述的一種驅(qū)動MOS薄膜電阻陣的DAC陣列控制電路的實現(xiàn)方法，該方法如下：

步驟一、圖像數(shù)據(jù)FIFO接收圖像數(shù)據(jù)，進行緩沖保存；

步驟二、時序控制電路從圖像數(shù)據(jù)FIFO1中以流水線形式加載m×n個數(shù)字圖像數(shù)據(jù)，并傳輸給DAC陣列；同時，時序控制電路向DAC陣列發(fā)出同步控制信號；

步驟三、DAC陣列接收步驟二中的數(shù)字圖像數(shù)據(jù)和同步控制信號，同步將m×n個DAC的數(shù)字圖像數(shù)據(jù)轉(zhuǎn)換為驅(qū)動MOS薄膜電阻陣顯示的模擬信號，并輸出。

本發(fā)明一種驅(qū)動MOS薄膜電阻陣的DAC陣列控制電路具有如下優(yōu)點：通過將驅(qū)動薄膜電阻陣工作的多個DAC在電路上設(shè)計為陣列模式，采用多路數(shù)據(jù)同步加載和模擬量更新輸出同步控制的二次緩沖方法，既保證多路DAC數(shù)據(jù)加載的正確性，也避免了多路DAC串行加載數(shù)據(jù)帶來的過多時間消耗，提高了圖像數(shù)據(jù)刷新的效率，很好的保證了圖像數(shù)據(jù)DAC轉(zhuǎn)換的可靠性和實時性。

附圖說明

圖1是本發(fā)明驅(qū)動MOS薄膜電阻陣的DAC陣列控制電路的結(jié)構(gòu)示意圖；

其中：1.圖像數(shù)據(jù)FIFO；2.時序控制電路；3.DAC陣列。

具體實施方式

本發(fā)明一種驅(qū)動MOS薄膜電阻陣的DAC陣列控制電路，包括依次相連接的圖像數(shù)據(jù)FIFO1、時序控制電路2和DAC陣列3；DAC陣列3為m×n結(jié)構(gòu)，即m個DAC為一組，共有n組；m和n均為不包含0的自然數(shù)；每一組中的m個DAC的數(shù)據(jù)輸入端并行連接，n組DAC各自獨立與時序控制電路2相連接；DAC陣列3的輸出端用于與MOS薄膜電阻陣相連接，DAC的通道數(shù)量與MOS薄膜電阻陣的模擬信號輸入端數(shù)量一致，且一一對應(yīng)；時序控制電路2還用于與MOS薄膜電阻陣相連接，時序控制電路2為雙緩沖控制模式。該時序控制電路2由FPGA構(gòu)成。

該圖像數(shù)據(jù)FIFO1用于緩沖數(shù)字圖像數(shù)據(jù)序列；時序控制電路2用于從圖像數(shù)據(jù)FIFO 1中加載數(shù)字圖像數(shù)據(jù)，將數(shù)字圖像數(shù)據(jù)寫入對應(yīng)的DAC；DAC陣列3用于接收時序控制電路2寫入的圖像數(shù)據(jù)，并接收時序控制電路2的控制信號，將圖像數(shù)據(jù)轉(zhuǎn)換為驅(qū)動MOS薄膜電阻陣顯示的模擬信號。

本發(fā)明公開了上述一種驅(qū)動MOS薄膜電阻陣的DAC陣列控制電路的實現(xiàn)方法，該方法如下：

步驟一、圖像數(shù)據(jù)FIFO1接收圖像數(shù)據(jù)，進行緩沖保存；

步驟二、時序控制電路2從圖像數(shù)據(jù)FIFO1中以流水線形式加載m×n個數(shù)字圖像數(shù)據(jù)，并傳輸給DAC陣列3；同時，時序控制電路2向DAC陣列3發(fā)出同步控制信號；

步驟三、DAC陣列3接收步驟二中的數(shù)字圖像數(shù)據(jù)和同步控制信號，同步將m×n個DAC的數(shù)字圖像數(shù)據(jù)轉(zhuǎn)換為驅(qū)動MOS薄膜電阻陣顯示的模擬信號，并輸出。

重復(fù)上述步驟，即完成一幀圖像數(shù)據(jù)的加載。

實施例

本實施例以256×256元MOS薄膜電阻陣列為例，32個DAC和由FPGA構(gòu)成的時序控制電路2。將32個DAC設(shè)計為2×16的陣列，即共為16組，每組2個DAC，每一組內(nèi)的DAC數(shù)據(jù)加載采用并行方式。

該時序控制電路2判斷圖像數(shù)據(jù)FIFO 1中是否為空，如果不為空，且其中數(shù)據(jù)個數(shù)大于等于32，則從其中連續(xù)讀出32個數(shù)據(jù)；首先同時完成第1組2個DAC的數(shù)據(jù)同步加載，接著進行第2組，……，直至完成第16組DAC數(shù)據(jù)的加載；時序控制電路2發(fā)出同步控制信號，DAC陣列3同步將32路DAC的數(shù)字圖像數(shù)據(jù)轉(zhuǎn)換為驅(qū)動MOS薄膜電阻陣顯示的模擬信號，并輸出。同時，時序控制電路2對256×256元MOS薄膜電阻陣列發(fā)出控制信號，使256×256元MOS薄膜電阻陣列接收該32路模擬信號。重復(fù)上述順序，完成256×256元MOS薄膜電阻陣一幀圖像數(shù)據(jù)的加載。

通過對一組DAC的并行控制，以及多組DAC同步控制的雙緩沖數(shù)據(jù)加載方法，完成MOS薄膜電阻陣模擬信號的生成。通過DAC陣列3雙緩沖控制方法進行MOS薄膜電阻陣的圖像模擬信號驅(qū)動，滿足MOS薄膜電阻陣高幀頻顯示的需求。