專(zhuān)利名稱(chēng)：半導(dǎo)體結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置，尤其涉及一種金屬-氧化物-半導(dǎo)體
(metal-oxide-semiconductor, MOS)裝置，尤其更涉及MOS裝置中應(yīng)力的改 善。
背景技術(shù)：
在半導(dǎo)體裝置中，例如MOS裝置，尺寸及原有特征(inherentfeature) 的縮小，能夠持續(xù)改善過(guò)去數(shù)年來(lái)集成電路的速度、效能、密度以及每單位 運(yùn)作的成本。根據(jù)MOS裝置的設(shè)計(jì)及其中一原有特征，調(diào)整柵極下方位于 MOS裝置的源極與漏極之間的通道區(qū)(channelregion)長(zhǎng)度，改變通道區(qū)的 阻值，進(jìn)而影響MOS裝置的效能。更特別的是假設(shè)MOS裝置其他參數(shù)相對(duì) 維持不變，縮短通道區(qū)的長(zhǎng)度而降低MOS裝置中源極至漏極的阻值，可在 MOS裝置的柵極施加適當(dāng)?shù)碾妷簳r(shí)，增加源極與漏極之間的電流。
為了進(jìn)一步提升MOS裝置的效能，在MOS裝置的通道區(qū)導(dǎo)入應(yīng)力，以 改善其載流子遷移率(carrier mobility)。 一般而言，會(huì)在N型MOS裝置 (NMOS)的通道區(qū)的源極至漏極的方向(通道區(qū)長(zhǎng)度方向)導(dǎo)入一伸張應(yīng) 力，而在P型MOS裝置(PMOS)的通道區(qū)的通道區(qū)長(zhǎng)度方向?qū)胍粔嚎s 應(yīng)力。
一種常用的方法用于施加壓縮應(yīng)力于MOS裝置的通道區(qū)為形成受應(yīng)力 的接觸孔蝕刻終止層(contact etch stop layer, CESL)，其施加應(yīng)力于MOS 裝置下方。由于CESL為MOS裝置現(xiàn)有的部件，故很少采用受應(yīng)力的CESL， 若有的話，也會(huì)額外增加制造成本。對(duì)于NMOS裝置而言，上方的CESL需 具備原有的伸張應(yīng)力并施加伸張應(yīng)力至通道區(qū)。對(duì)于PMOS裝置而言，上方 的CESL需具備原有的壓縮應(yīng)力并施加壓縮應(yīng)力至通道區(qū)。
CESL在所有方向都施加一相同的應(yīng)力(伸張或壓縮其中一者)至MOS 裝置下方。然而，MOS裝置較傾向不同方向有不同類(lèi)型的應(yīng)力。舉例而言，PMOS裝置傾向在通道長(zhǎng)度方向?yàn)閴嚎s應(yīng)力，而在通道寬度方向?yàn)樯鞆垜?yīng)力。
因此，在PMOS裝置的通道寬度方向施加壓縮應(yīng)力，實(shí)際上是會(huì)降低PMOS 裝置的效能。本發(fā)明提供一種新的結(jié)構(gòu)可解決MOS裝置特定應(yīng)力需求的問(wèn) 題。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一型態(tài)， 一種半導(dǎo)體結(jié)構(gòu)包括 一有源區(qū)、位于有源區(qū)上
方的一柵極帶層、以及一金屬-氧化物-半導(dǎo)體(MOS)裝置。 一部份的柵極 帶層構(gòu)成MOS裝置的柵極。 一部份的有源區(qū)構(gòu)成MOS裝置的源極/漏極區(qū)。 半導(dǎo)體結(jié)構(gòu)還包括位于MOS裝置上方的一應(yīng)激區(qū)以及位于應(yīng)激區(qū)內(nèi)部且 位于有源區(qū)上方外側(cè)的一無(wú)應(yīng)激區(qū)。
根據(jù)本發(fā)明的另一型態(tài)， 一種半導(dǎo)體結(jié)構(gòu)包S^: —半導(dǎo)體基底、位于半
導(dǎo)體基底內(nèi)的一有源區(qū)、位于半導(dǎo)體基底內(nèi)且與有源區(qū)相鄰的一隔離區(qū)，以
及一MOS裝置。MOS裝置包括位于有源區(qū)上方的一柵極電極以及位于柵
極電極的相對(duì)側(cè)的一源極區(qū)及一漏極區(qū)，其中源極區(qū)及漏極區(qū)與部份的有源
區(qū)重疊。半導(dǎo)體結(jié)構(gòu)還包括位于有源區(qū)及隔離區(qū)上方一應(yīng)激層、被應(yīng)激層
所圍繞且位于隔離區(qū)正上方的一無(wú)應(yīng)激區(qū)、以及位于無(wú)應(yīng)激區(qū)的一應(yīng)變條 層。
根據(jù)本發(fā)明的另一型態(tài)， 一種半導(dǎo)體結(jié)構(gòu)包括 一半導(dǎo)體基底、位于半 導(dǎo)體基底內(nèi)的一有源區(qū)、位于半導(dǎo)體基底內(nèi)且與有源區(qū)相鄰的一淺溝槽隔離
(shallow trench isolation, STI)區(qū)，以及一MOS裝置。MOS裝置包括位 于有源區(qū)上方的一柵極電極以及位于柵極電極的相對(duì)側(cè)的一源極區(qū)及一漏
極區(qū)，其中源極區(qū)及漏極區(qū)與部份的有源區(qū)重疊。半導(dǎo)體結(jié)構(gòu)還包括位于
有源區(qū)及STI區(qū)上方一接觸孔蝕刻終止層(CESL)、位于STI區(qū)上方且被 CESL所圍繞的一無(wú)應(yīng)激區(qū)、填入無(wú)應(yīng)激區(qū)的一應(yīng)變條層、位于CESL上方 的一層間介電(inter-layer dielectric, ILD)層、以及位于ILD層內(nèi)，且與源
極區(qū)及漏極區(qū)其中的一接觸的一接觸插塞。
根據(jù)本發(fā)明的另一型態(tài)， 一種半導(dǎo)體結(jié)構(gòu)制造方法包括提供一半導(dǎo)體 基底，其內(nèi)包括一有源區(qū)；提供一隔離區(qū)，其位于半導(dǎo)體基底內(nèi)且與有源區(qū) 相鄰的；以及形成一MOS裝置。形成MOS裝置的步驟包括在有源區(qū)上方形成一柵極電極；以及在柵極電極的相對(duì)側(cè)形成一源極區(qū)及一漏極區(qū)。上述 方法還包括在有源區(qū)及隔離區(qū)上方形成一應(yīng)激層；以及在隔離區(qū)上方形成 一應(yīng)變條層，其中應(yīng)變條層被應(yīng)激層所圍繞。
根據(jù)本發(fā)明的另一型態(tài)， 一種半導(dǎo)體結(jié)構(gòu)制造方法包括提供一半導(dǎo)體
基底，其內(nèi)包括一有源區(qū)；提供一STI區(qū)，其位于半導(dǎo)體基底內(nèi)且與有源區(qū) 相鄰；以及形成一MOS裝置。形成MOS裝置的步驟包括在有源區(qū)上方形 成一柵極電極；以及在柵極電極的相對(duì)側(cè)形成一源極區(qū)及一漏極區(qū)。上述方 法還包括在有源區(qū)及STI區(qū)上方形成一 CESL;在CESL內(nèi)且位于STI區(qū) 正上方形成一開(kāi)口；以及填充開(kāi)口以形成一應(yīng)變條層。
本發(fā)明的優(yōu)點(diǎn)包括改善施加于MOS裝置的應(yīng)力，進(jìn)而改善MOS裝置的 效能。


圖1示出了應(yīng)變條層形成于PMOS裝置上方壓縮應(yīng)激層內(nèi)的平面示意
圖2示出了應(yīng)變條層形成于PMOS裝置上方伸張應(yīng)激層內(nèi)的平面示意
圖3A和圖3B示出了應(yīng)變條層形成于NMOS裝置上方壓縮應(yīng)激層內(nèi)的 平面示意圖4示出了沒(méi)有應(yīng)變條層形成于NMOS裝置上方伸張應(yīng)激層內(nèi)的平面示 意圖5示出了單一應(yīng)激層平面示意圖，其中一相同的伸張應(yīng)激層形成于 PMOS裝置與NMOS裝置上方；
圖6示出了單一應(yīng)激層平面示意圖，其中一相同的壓縮應(yīng)激層形成于 PMOS裝置與NMOS裝置上方；
圖7示出了具有不規(guī)則外型的應(yīng)變條層平面示意圖8和圖9示出了形成圖2結(jié)構(gòu)的中間步驟剖面示意圖，其中應(yīng)變條層 由層間介電層所構(gòu)成；
圖IO示出了圖1結(jié)構(gòu)的剖面示意圖11至圖13示出了形成圖2結(jié)構(gòu)的中間步驟剖面示意圖，其中應(yīng)變條層由相同于接觸插塞的材料所構(gòu)成；
圖14至圖17示出了形成圖2結(jié)構(gòu)的中間步驟剖面示意圖，其中應(yīng)變條 層由與應(yīng)激層具有相反應(yīng)力類(lèi)型的介電材料所構(gòu)成；
圖18示出了用于進(jìn)行實(shí)驗(yàn)的一樣品結(jié)構(gòu)平面示意圖；及
圖19和圖20示出了應(yīng)激層的尺寸影響的實(shí)驗(yàn)結(jié)果。
其中，附圖標(biāo)記說(shuō)明如下
10 半導(dǎo)體基底；
30 接觸插塞；
30' 接觸開(kāi)口；
31 輔助接觸插塞；
31' 輔助接觸開(kāi)口；
100-PMOS裝置；
110、 210 有源區(qū)；
112、 212 多晶硅帶層(柵極帶層)； 114、 214、 314、 CESL1、 CESL2 應(yīng)激層； 116、 216 應(yīng)變條層； 118、 218 層間介電層； 200 NMOS裝置；216' 應(yīng)變條層開(kāi)口； Dx、 Dy、 Enx、 Eny 距離；
Ll、 L2 長(zhǎng)度；STI 淺溝槽隔離區(qū)；
Wl、 W2 寬度。
具體實(shí)施例方式
以下詳細(xì)說(shuō)明本發(fā)明實(shí)施例的制造與使用。然而，必須了解的是本發(fā)明 提供許多適當(dāng)?shù)陌l(fā)明概念，可實(shí)施于不同的特定背景。述及的特定實(shí)施例僅 僅用于說(shuō)明以特定方法來(lái)制造及使用本發(fā)明，并非用以限定本發(fā)明范圍。
以下說(shuō)明一種新的應(yīng)激層，其用來(lái)施加應(yīng)力于MOS裝置。接著說(shuō)明較 佳實(shí)施例的制造方法。而在本發(fā)明實(shí)施例中，所有相同的部件使用相同的標(biāo) 號(hào)。
圖1示出了本發(fā)明一實(shí)施例的PMOS裝置100及圍繞區(qū)的平面示意圖。 PMOS裝置IOO包括有源區(qū)110以及延伸跨越有源區(qū)110的多晶硅帶層(柵極帶層)112。在以下的說(shuō)明，"多晶硅帶層" 一詞表示由多晶硅或其他導(dǎo) 電材料所構(gòu)成的導(dǎo)電帶層，例如金屬、金屬硅化物、或金屬氮化物等等。有
源區(qū)110被絕緣區(qū)所圍繞，例如淺溝槽隔離區(qū)(STI，參見(jiàn)圖10)。應(yīng)激層 114形成于多晶硅帶層112及有源區(qū)110上方。應(yīng)激層114可為一接觸孔蝕 刻終止層(CESL)或形成于PMOS裝置100上方的其他介電層。
由公知技術(shù)可知，PMOS裝置較佳為受到壓縮應(yīng)力。在本實(shí)施例中，應(yīng) 激層114具有原有(inherent)壓縮應(yīng)力。因此，壓縮應(yīng)力自X方向及Y方 向施加于PMOS裝置100。 X方向(通道長(zhǎng)度的方向)的壓縮應(yīng)力(應(yīng)激層 114的原有應(yīng)力以及施加于PMOS裝置100的應(yīng)力)有助于改善PMOS裝置 100的驅(qū)動(dòng)電流，因而最好將其保留。而Y方向(通道寬度的方向)的壓縮 應(yīng)力則不利于PMOS裝置100的驅(qū)動(dòng)電流，因而最好將其排除。在較佳的實(shí) 施例中，二應(yīng)變條層116形成于淺溝槽隔離(STI)區(qū)(有源區(qū)110外側(cè)) 上方，且位于應(yīng)激層114內(nèi)。通過(guò)蝕刻應(yīng)激層114而形成開(kāi)口并于開(kāi)口內(nèi)填 入不同于應(yīng)激層114的材料便可形成應(yīng)變條層116。因此，應(yīng)變條層116所 在區(qū)域也是無(wú)應(yīng)激區(qū)。在一實(shí)施例中，應(yīng)變條層116填入層間介電材料。在 其他實(shí)施例中，應(yīng)變條層116填入相同于接觸插塞(contactplug)的材料。 又另一實(shí)施例中，應(yīng)變條層116填入具有中性應(yīng)力(無(wú)應(yīng)力)或具有與應(yīng)激 層114相反應(yīng)力類(lèi)型的材料。又另一實(shí)施例中，應(yīng)變條層116甚至可填入具 有相同應(yīng)力類(lèi)型的材料，但是其應(yīng)力小于應(yīng)激層114的應(yīng)力。本文稍后將進(jìn) 一步說(shuō)明應(yīng)變條層116的材料以及制造方法。有源區(qū)110的作側(cè)及右側(cè)并無(wú) 形成應(yīng)變條層。
應(yīng)變條層116有助于阻斷Y方向的應(yīng)變途徑，進(jìn)而降低Y方向中有害 原有壓縮應(yīng)力。因此，施加于PMOS裝置100的有害原有壓縮應(yīng)力便可降低。 位于應(yīng)變條層116與有源區(qū)100所對(duì)應(yīng)的邊緣之間的距離Eny最好是短的。 在較佳的實(shí)施例中，上述距離Eny小于l微米(pm)且最好小于0.3pm。當(dāng) 距離Eny增加時(shí)，應(yīng)激層114仍具有降低Y方向應(yīng)力的效果。然而，降低的 量將會(huì)減少。較大的應(yīng)變條層116寬度W2有助于降低Y方向的壓縮應(yīng)力。 較佳的寬度W2約為1.0lam。應(yīng)變條層116的長(zhǎng)度L2最好是大于施加于MOS 裝置的通道的有害應(yīng)力途徑。在一實(shí)施例中，應(yīng)變條層116的長(zhǎng)度L2大于 柵極帶層112的寬度且較佳為大于長(zhǎng)度L1。再者，應(yīng)變條層116的左端及右端最好是延伸超越有源區(qū)iio所對(duì)應(yīng)的左端及右端。
PMOS裝置100可被具有原有伸張應(yīng)力的應(yīng)激層所覆蓋，如圖2所示。 伸張應(yīng)激層214自X方向及Y方向施加伸張應(yīng)力于PMOS裝置100。由于通 道寬度W1方向(Y方向)的伸張應(yīng)力有助于PMOS裝置100的效能，故無(wú) 應(yīng)變條層形成于Y方向的原有應(yīng)力的途徑。另一方面，由于通道長(zhǎng)度L1方 向(X方向)的伸張應(yīng)力不利于PMOS裝置100的效能，故形成應(yīng)變條層 216平行于多晶硅帶層112,且與有源區(qū)110所對(duì)應(yīng)的左邊緣及右邊緣相鄰。 類(lèi)似地，應(yīng)變條層216的由不同于應(yīng)激層214的材料所構(gòu)成。應(yīng)變條層216 有助于降低施加于PMOS裝置100的通道長(zhǎng)度方向的伸張應(yīng)力。位于應(yīng)變條 層216與柵極帶層112所對(duì)應(yīng)的側(cè)壁之間的距離Enx較佳為小于1微米(pm) 且最好小于0.3pm，使得降低有害應(yīng)力的效果能增加到最大限度。
圖3A至圖4示出了如何形成應(yīng)變條層來(lái)改善NMOS裝置的效能。請(qǐng)參 見(jiàn)圖3A， NMOS裝置200包括有源區(qū)210以及位于有源區(qū)210上方的多晶 硅帶層212，其中一部分的多晶硅帶層212作為NMOS裝置200的柵極。壓 縮應(yīng)激層114形成于NMOS裝置200上方。由于通道長(zhǎng)度方向與通道寬度方 向的壓縮應(yīng)力不利于NMOS裝置200的效能，故應(yīng)變條層116形成于應(yīng)激層 114內(nèi)以降低應(yīng)激層114內(nèi)X方向及Y方向的原有應(yīng)力。在圖3A中，應(yīng)變 條層116為分離條層而彼此完全分開(kāi)。然而， 一或一個(gè)以上相鄰的應(yīng)變條層 116可連接在一起。如圖3B所示，應(yīng)變條層116連接在一起而形成一應(yīng)變 圈層。類(lèi)似于圖1，應(yīng)變條層116可填入內(nèi)層介電(ILD)材料、接觸插塞 材料、或具有伸張或中性應(yīng)力的介電材料。
可以理解的是受到表面型態(tài)(geographical)的限制，并非皆可形成所有 列舉應(yīng)變條層。舉例而言，另一MOS裝置占據(jù)了一應(yīng)變條層的位置。然而， 盡管在尺寸縮小的情形下，只有形成部分的應(yīng)變條層仍可改善所對(duì)應(yīng)的MOS 裝置的效能。舉例而言，可在圖l和圖2所示的結(jié)構(gòu)中僅形成一應(yīng)變條層， 也可在圖3A中形成一個(gè)、二個(gè)、或三個(gè)應(yīng)變條層。
請(qǐng)參見(jiàn)圖4， NMOS裝置200被具有伸張應(yīng)力的應(yīng)激層214所覆蓋。由 于NMOS裝置200較佳為通道長(zhǎng)度方向與通道寬度方向受到伸張應(yīng)力，故不 形成應(yīng)變條層。
在上述實(shí)施例中，在沒(méi)有形成應(yīng)變條層的方向，應(yīng)激層最好作深遠(yuǎn)的延伸，以加強(qiáng)所需應(yīng)力。舉例而言，距離Dx及Dy (請(qǐng)參見(jiàn)圖1、圖2和圖4) 較佳為大于5pm。換句話說(shuō)，在應(yīng)激層施加有利應(yīng)力于MOS裝置的通道的 方向上，各自方向的距離Dx及Dy并沒(méi)有上限值。
圖5和圖6示出了形成于單一應(yīng)激層的應(yīng)變條層平面示意圖。圖5示出 了一相同的伸張應(yīng)激層214覆蓋PMOS裝置100及NMOS裝置200。該實(shí)施 例實(shí)質(zhì)上是圖2及圖4實(shí)施例的結(jié)合。圖6示出了一單一壓縮應(yīng)激層114形 成于PMOS裝置100及NMOS裝置200上方。該實(shí)施例實(shí)質(zhì)上是圖1及圖 3A實(shí)施例的結(jié)合。
在雙重應(yīng)激結(jié)構(gòu)中，較佳為一壓縮應(yīng)激層形成于PMOS裝置上方，而一 伸張應(yīng)激層形成于NMOS裝置上方。因此，各自的實(shí)施利可通過(guò)結(jié)合圖1 及圖4實(shí)施例而得。
可以理解的是雖然圖1至圖6所示的應(yīng)變條層為矩形條層，但是其可為 任何外型，只要其形成于應(yīng)激層內(nèi)不要的原有應(yīng)力途徑上。圖7示出了不規(guī) 則外型的應(yīng)變條層116形成于應(yīng)激層114內(nèi)。在此情形中，相鄰的MOS裝 置的應(yīng)變條層連接在一起。再者，原本形成于MOS裝置兩側(cè)的應(yīng)變條層可 僅形成于MOS裝置的一側(cè)，如圖7所示。
圖8至圖17示出了本發(fā)明實(shí)施例的剖面示意圖并用于解釋前述實(shí)施例 形成過(guò)程。圖8和圖9示出了沿圖2的A-A，線形成該結(jié)構(gòu)的中間步驟剖面示 意圖。請(qǐng)參見(jiàn)圖8，形成PMOS裝置100，其有源區(qū)110由淺溝槽隔離區(qū)STI 所定義而成。有源區(qū)110包括一半導(dǎo)體基底10表面。形成應(yīng)激層214以覆 蓋整個(gè)PMOS裝置100。于應(yīng)激層214內(nèi)形成應(yīng)變條層開(kāi)口 216，，例如該應(yīng) 變條層開(kāi)口 216'可以通過(guò)蝕刻而形成。為了形成應(yīng)變條層開(kāi)口 216，，需要一 額外的掩模(mask)。請(qǐng)參見(jiàn)圖9，形成一層間介電(ILD)層218，且在應(yīng) 變條層開(kāi)口216，內(nèi)填入層間介電層218。接著，形成接觸開(kāi)口以貫穿ILD層 218及應(yīng)激層214，其中應(yīng)激層214可作為CESL。接著在接觸開(kāi)口內(nèi)形成接 觸插塞30。在本實(shí)施例中，以ILD層218的底部作為應(yīng)變條層216。因此， 應(yīng)變條層216 (及應(yīng)變條層116)的形成方法可包括次常壓化學(xué)氣相沉積 (sub-atmospheric pressure chemical vapor deposition, SACVD)、高密度等離 子體(high density plasma, HDP)、及旋轉(zhuǎn)涂覆(spin-on)等等。應(yīng)變條層 216/116可包括一般所使用的ILD材料，例如含碳低介電材料、未摻雜硅玻璃(un-doped silicate glass, USG)、或是其他介電材料。圖10示出了沿圖1 的B-B'線的結(jié)構(gòu)剖面示意圖。類(lèi)似于圖8和圖9所示的實(shí)施例，應(yīng)變條層 116由塡入ILD層118而成。形成接觸插塞30以貫穿ILD層118及應(yīng)激層 114。
圖11至圖13示出了另一實(shí)施例沿圖2的A-A'線形成該結(jié)構(gòu)的剖面示意 圖。請(qǐng)參見(jiàn)圖11，形成PMOS裝置IOO，接著形成應(yīng)激層214及ILD層218。 請(qǐng)參見(jiàn)圖12，同時(shí)形成接觸開(kāi)口 30，及輔助接觸開(kāi)口 31，以貫穿ILD層218 及應(yīng)激層214。如圖13所示，輔助接觸開(kāi)口 31'形成于應(yīng)變條層216所在位 置，且位于淺溝槽隔離區(qū)STI上方。請(qǐng)參見(jiàn)圖13，形成接觸插塞30及輔助 接觸插塞31。輔助接觸插塞31較佳為浮置(floating)的。應(yīng)激層214內(nèi)的 輔助接觸插塞31作為應(yīng)變條層216。因此，應(yīng)變條層216 (及其他實(shí)施例的 應(yīng)變條層116)可包括鴇、鋁、銅、鉭、鈦、其氮化物、其組合及其構(gòu)成的 多層結(jié)構(gòu)等等。形成應(yīng)變條層216的適當(dāng)方法包括物理氣相沉積(physical vapor deposition, PVD)、原子層沉禾只(atomic layer deposition, ALD)、濺鍍 (sputtering)、及電鍍(plating)等等。在本實(shí)施例中，好處在于無(wú)需額外 的掩模及額外的制造工藝步驟來(lái)形成應(yīng)變條層216。
圖14至圖17示出了又另一實(shí)施例，其中應(yīng)變條層具有與應(yīng)激層相反的 應(yīng)力類(lèi)型。再次以圖2中沿A-A'線的剖面示意圖作為范例說(shuō)明。請(qǐng)參見(jiàn)圖 14，首先在PMOS裝置100上方形成壓縮應(yīng)激層314。接著，請(qǐng)參見(jiàn)圖15， 將應(yīng)激層314圖案化且留下一部分而形成應(yīng)變條層216，其位于淺溝槽隔離 區(qū)STI上方。請(qǐng)參見(jiàn)圖16，伸張應(yīng)激層214全面性覆蓋PMOS裝置100及 應(yīng)變條層216。再一次實(shí)施圖案化以去除位于應(yīng)變條層216正上方的應(yīng)激層 214，以形成圖17所示的結(jié)構(gòu)。在該結(jié)構(gòu)中，應(yīng)變條層216具有與應(yīng)激層314 相反的應(yīng)力類(lèi)型且對(duì)于降低有害應(yīng)力非常有效。然而，本實(shí)施例需要二個(gè)額 外的掩模， 一個(gè)用于應(yīng)激層314圖案化，而另一個(gè)則用于應(yīng)激層214圖案化。
雖然圖8至圖17僅示出了本發(fā)明若干實(shí)施例的制造工藝步驟，任何本 領(lǐng)域普通技術(shù)人員可知本發(fā)明其他實(shí)施例可運(yùn)用上述的技術(shù)并配合選擇適 當(dāng)?shù)牟牧霞皥D案。
應(yīng)變條層116及216可使用邏輯操作進(jìn)行設(shè)計(jì)，其包括掩模的圖形數(shù)據(jù) 系統(tǒng)(graphic data system, GDS)文件的布局調(diào)整(layout modification)。舉例而言，在邏輯操作中，首先找出MOS裝置及其上方CESL的掩模，并確 定CESL所施加的有害應(yīng)力的方向，之后決定出應(yīng)變條層的適當(dāng)位置及尺寸 并將應(yīng)變條層的圖案加入至掩模。另外，應(yīng)變條層也可手動(dòng)加入。應(yīng)變條層 較佳為形成于STI區(qū)或場(chǎng)氧化物(field oxide)區(qū)正上方，而不是有源區(qū)正上 方。在其他實(shí)施例中，應(yīng)變條層也可形成于有源區(qū)正上方。
圖19和圖20示出了應(yīng)激層尺寸對(duì)于裝置效能改善的影響的實(shí)驗(yàn)結(jié)果。 圖18示出了使用于上述實(shí)驗(yàn)的樣品，其包括PMOS裝置100 (包括多晶帶 層112即有源區(qū)110)及形成于PMOS裝置100上方的壓縮應(yīng)激層CESL1。 應(yīng)激層CESL2圍繞應(yīng)激層CESL1且具有伸張應(yīng)力。圖19示出了驅(qū)動(dòng)電流 △Idsat (%)的增量與距離Dy之間函數(shù)關(guān)系圖，該距離示出了于圖18。不同 的樣品實(shí)驗(yàn)結(jié)果以不同外型類(lèi)別進(jìn)行區(qū)分。由圖19可知在有害應(yīng)力的施加 方向，距離Dy的縮減能增進(jìn)更多驅(qū)動(dòng)電流直至某一距離(在這些樣品中約 為O.lnm)為止，驅(qū)動(dòng)電流的增進(jìn)達(dá)到飽和。因此，應(yīng)變條層較佳為形成于 靠近有源區(qū)的地方。
圖20示出了驅(qū)動(dòng)電流AIdsat (%)的降低量與距離Dx之間函數(shù)關(guān)系圖， 該距離也示出了于圖18。由圖20可知在有利應(yīng)力的施加方向，距離Dx的 增加有較少的驅(qū)動(dòng)電流降低量(換句話說(shuō)，驅(qū)動(dòng)電流的增加與距離Dx呈一 函數(shù)關(guān)系)直至某一距離(在這些樣品中約為3.0pm)為止，驅(qū)動(dòng)電流的降 低量達(dá)到飽和。因此，沒(méi)有應(yīng)變條層形成于施加有利應(yīng)力的方向。
利用本發(fā)明的實(shí)施例，應(yīng)激層所施加的有害應(yīng)力可達(dá)到最小程度，同時(shí) 由相同應(yīng)激層所施加的有利應(yīng)力則得以維持，因而改善MOS裝置的效能。 本發(fā)明實(shí)施例所需的額外步驟及掩模最少，故制造成本實(shí)質(zhì)上并未增加。
雖然本發(fā)明已以較佳實(shí)施例公開(kāi)如上，然其并非用以限定本發(fā)明，任何 本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作更動(dòng)與潤(rùn)飾， 因此本發(fā)明的保護(hù)范圍當(dāng)以隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1. 一種半導(dǎo)體結(jié)構(gòu)，包括一有源區(qū)；一柵極帶層，位于該有源區(qū)上方；一金屬-氧化物-半導(dǎo)體裝置，其中一部份的該柵極帶層構(gòu)成該金屬-氧化物-半導(dǎo)體裝置的一柵極；一部份的該有源區(qū)構(gòu)成該金屬-氧化物-半導(dǎo)體裝置的一源極/漏極區(qū)；一應(yīng)激區(qū)，位于該金屬-氧化物-半導(dǎo)體裝置上方；以及一無(wú)應(yīng)激區(qū)，位于該應(yīng)激區(qū)內(nèi)部與其外部的該有源區(qū)上方。
2. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該無(wú)應(yīng)激區(qū)與該有源區(qū)的一邊 緣相鄰，且具有一長(zhǎng)度大于有害應(yīng)力施加于該金屬-氧化物-半導(dǎo)體裝置的通 道的途徑。
3. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該無(wú)應(yīng)激區(qū)位于該應(yīng)激區(qū)內(nèi)一 有害原有應(yīng)力的途徑，且其中位于該應(yīng)激區(qū)內(nèi)一有^J原有應(yīng)力的途徑?jīng)]有應(yīng) 變條層形成于內(nèi)。
4. 如權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其中該金屬-氧化物-半導(dǎo)體裝置為P 型金屬-氧化物-半導(dǎo)體裝置，該應(yīng)激區(qū)具有一壓縮應(yīng)力，且其中該無(wú)應(yīng)激區(qū) 位于該金屬-氧化物-半導(dǎo)體裝置的柵極寬度方向的一原有應(yīng)力途徑。
5. 如權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其中該金屬-氧化物-半導(dǎo)體裝置為P 型金屬-氧化物-半導(dǎo)體裝置，該應(yīng)激區(qū)具有一伸張應(yīng)力，且其中該無(wú)應(yīng)激區(qū) 位于該金屬-氧化物-半導(dǎo)體裝置的柵極長(zhǎng)度方向的一原有應(yīng)力途徑。
6. 如權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其中該金屬-氧化物-半導(dǎo)體裝置為N 型金屬-氧化物-半導(dǎo)體裝置，該應(yīng)激區(qū)具有一壓縮應(yīng)力，且其中該無(wú)應(yīng)激區(qū) 位于該金屬-氧化物-半導(dǎo)體裝置的柵極寬度方向的一原有應(yīng)力途徑。
7. 如權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)，還包括一客頁(yè)外的無(wú)應(yīng)激區(qū)，位于該 金屬-氧化物-半導(dǎo)體裝置的柵極長(zhǎng)度方向的該原有應(yīng)力途徑。
8. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包括一層間介電層，位于該應(yīng)激 區(qū)上方，其中該層間介電層延伸至該無(wú)應(yīng)激區(qū)內(nèi)。
9. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包括 一層間介電層，位于該應(yīng)激區(qū)上方；一輔助接觸插塞，延伸至該層間介電層內(nèi)以及該無(wú)應(yīng)激區(qū)內(nèi)。
10. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該無(wú)應(yīng)激區(qū)包括一介電材料， 其具有與該應(yīng)激區(qū)相反類(lèi)型的原有應(yīng)力。
11. 一種半導(dǎo)體結(jié)構(gòu)，包括-一半導(dǎo)體基底；一有源區(qū)，位于該半導(dǎo)體基底內(nèi)；一隔離區(qū)，位于該半導(dǎo)體基底內(nèi)且與該有源區(qū)相鄰；一金屬-氧化物-半導(dǎo)體裝置，包括一柵極電極，位于該有源區(qū)上方；以及一源極區(qū)及一漏極區(qū)位于該柵極電極的相對(duì)側(cè)，其中該源極區(qū)及該漏極 區(qū)與部份的該有源區(qū)重疊；一應(yīng)激層，位于該有源區(qū)及該隔離區(qū)上方；一無(wú)應(yīng)激區(qū)，被該應(yīng)激層所圍繞且位于該隔離區(qū)正上方；以及一第一應(yīng)變條層，位于該無(wú)應(yīng)激區(qū)。
12. 如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中該第一應(yīng)變條層與該有源區(qū) 一最靠近的邊界之間的距離小于0.3微米。
13. 如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中該第一應(yīng)變條層具有一應(yīng)力 類(lèi)型相反于該應(yīng)激層的應(yīng)力類(lèi)型。
14. 如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中該第一應(yīng)變條層大體平行于 該有源區(qū)一最靠近的邊緣，其中該第一應(yīng)變條層具有一長(zhǎng)度大于有害應(yīng)力施 加于該金屬-氧化物-半導(dǎo)體裝置的通道的途徑。
15. 如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，還包括一第二應(yīng)變條層，位于與 該第一應(yīng)變條層相對(duì)側(cè)的該有源區(qū)內(nèi)，其中該第二應(yīng)變條層被該應(yīng)激層所圍 繞且位于一第二隔離區(qū)正上方。
16. 如權(quán)利要求15所述的半導(dǎo)體結(jié)構(gòu)，還包括一第三應(yīng)變條層，大體垂 直該第一及該第二應(yīng)變條層，其中該第三應(yīng)變條層被該應(yīng)激層所圍繞且位于 一第三隔離區(qū)正上方。
17. 如權(quán)利要求15所述的半導(dǎo)體結(jié)構(gòu)，其中該第一及該第二應(yīng)變條層與 多個(gè)額外應(yīng)變條層形成一封閉圈，且其中所述多個(gè)額外應(yīng)變條層被該應(yīng)激層 所圍繞且位于具有該第一及該第二隔離區(qū)的一連續(xù)隔離區(qū)上方。
18. —種半導(dǎo)體結(jié)構(gòu)，包括 一半導(dǎo)體基底；一有源區(qū)，位于該半導(dǎo)體基底內(nèi)；一淺溝槽隔離區(qū)，位于該半導(dǎo)體基底內(nèi)且與該有源區(qū)相鄰； 一金屬-氧化物-半導(dǎo)體裝置，包括 一柵極電極，位于該有源區(qū)上方；以及一源極區(qū)及一漏極區(qū)位于該柵極電極的相對(duì)側(cè)，其中該源極區(qū)及該漏極 區(qū)與部份的該有源區(qū)重疊；一接觸孔蝕刻終止層，位于該有源區(qū)及該淺溝槽隔離區(qū)上方； 一無(wú)應(yīng)激區(qū)，位于該淺溝槽隔離區(qū)上方且被該接觸孔蝕刻終止層所圍繞；一應(yīng)變條層，填入該無(wú)應(yīng)激區(qū)；一層間介電層，位于該接觸孔蝕刻終止層上方；以及 一接觸插塞，位于該層間介電層內(nèi)，且與該源極區(qū)及該漏極區(qū)其中的一 接觸。
19. 如權(quán)利要求18所述的半導(dǎo)體結(jié)構(gòu)，其中該層間介電層延伸至該無(wú)應(yīng) 激區(qū)內(nèi)以形成該應(yīng)變條層。
20. 如權(quán)利要求18所述的半導(dǎo)體結(jié)構(gòu)，還包括一輔助接觸插塞，位于該 層間介電層內(nèi)，其中該輔助接觸插塞延伸至該無(wú)應(yīng)激區(qū)內(nèi)以形成該應(yīng)變條
全文摘要
本發(fā)明公開(kāi)一種半導(dǎo)體結(jié)構(gòu)，包括一有源區(qū)(active region)、位于有源區(qū)上方的一柵極帶層、以及一金屬-氧化物-半導(dǎo)體(MOS)裝置。一部份的柵極帶層構(gòu)成MOS裝置的柵極。一部份的有源區(qū)構(gòu)成MOS裝置的源極/漏極(source/drain)區(qū)。半導(dǎo)體結(jié)構(gòu)還包括位于MOS裝置上方的一應(yīng)激(stressor)區(qū)以及位于應(yīng)激區(qū)內(nèi)部且位于有源區(qū)上方外側(cè)的一無(wú)應(yīng)激(stressor-free)區(qū)。通過(guò)本發(fā)明的半導(dǎo)體結(jié)構(gòu)可以改善施加于MOS裝置的應(yīng)力，進(jìn)而改善MOS裝置的效能。
文檔編號(hào)H01L29/78GK101533853SQ20081021584
公開(kāi)日2009年9月16日 申請(qǐng)日期2008年9月5日 優(yōu)先權(quán)日2008年3月13日
發(fā)明者敏 曹, 楊勝杰, 林仲德, 王彥森 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司