專利名稱：半導體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體裝置，特別是涉及高耐壓且電流容量大、可實 現(xiàn)小型化的半導體裝置。
背景技術(shù)：
作為耐壓高且電流容量也大的所謂電力用分立半導體(單功能半導體、
單個半導體)元件，已知有例如IGBT (Insulated Gate Bipolar Transistor:纟色 緣柵雙極性晶體管)、MOSFET (Metal Oxide Semiconductor Field Effect Transistor:金屬氧化物半導體場效應(yīng)晶體管)或二極管等。
圖4表示現(xiàn)有的半導體裝置的一個例子。圖4是表示將IGBT的半導體 芯片安裝于框架時的俯視圖。
半導體芯片210在一個主面上設(shè)置有IGBT的多個單元，以覆蓋單元表 面的方式設(shè)置有與它們連接的發(fā)射極電極212和柵極焊盤電極211 。在半導 體芯片的整個背面(未圖示)蒸鍍有金屬，并設(shè)置有集電極電極。
框架213是將銅作為坯料沖裁而成的框架，在該框架的頭部通過預(yù)成 型部件固定半導體芯片210的背面(集電極電極)，與頭部相連的引線部作 為集電極端子216導出到外部。
另一方面，半導體芯片210表面的發(fā)射極電極212和柵極焊盤電極211 分別通過導線217與另一框架213 (引線部)相連，并作為柵極端子214、 發(fā)射極端子215導出到外部，該另一框架213與頭部分離。
半導體芯片210和框架213被構(gòu)成封裝的樹脂層218 —體地包覆(例 如參照專利文獻1 )。
專利文獻1:(日本)特開2004 - 103995號公報
電力用半導體裝置例如用于數(shù)字靜態(tài)圖片照相機(DSC)或手機的攝 像頭的閃光燈(頻閃)控制，隨著DSC和手機的小型化，市面上對于該半 導體裝置的小型化和低電壓驅(qū)動的要求也在提高。但是，如果半導體裝置 變得小型化，則各端子的引腳的配置接近，由于端子(引腳)的配置，恐
怕會導致耐壓能力變差。因此，為了實現(xiàn)高耐壓和大電流容量， 一般需要
確保增加IGBT的晶體管單元數(shù)量，增大襯底(芯片)尺寸。即，難以在至
少維持現(xiàn)有特性的狀態(tài)下實現(xiàn)半導體裝置的小型化。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述課題而作出的，提供一種半導體裝置，具備第一 框架，其具有頭部和引線部，所述頭部為具有第一邊和第二邊的矩形且具 有第 一安裝區(qū)域和第二安裝區(qū)域，并且利用該第 一安裝區(qū)域和第二安裝區(qū) 域之間的平行于所述第一邊的對折線而向所述第二邊的延伸方向?qū)φ?，?述引線部向所述第一邊的延伸方向?qū)С?；分立的第一半導體芯片，其固定 于所述第一安裝區(qū)域，在一個主面上設(shè)置有第一突起電極；分立的第二半 導體芯片，其固定于所述第二安裝區(qū)域，在一個主面上設(shè)置有第二突起電 極；以及第二框架，其具有引線部，所述引線部與所述第一半導體芯片以 及所述第二半導體芯片連接，并且向所述第一邊的延伸方向?qū)С觥?br> 根據(jù)本發(fā)明，通過將兩個半導體芯片積層并固定于框架，在封裝的安 裝面積維持以往的一個半導體芯片的面積的同時，能夠得到與兩個半導體 芯片相應(yīng)的特性。因此，與半導體芯片是一個的情況相比，通過增加晶體 管數(shù)量，從而可以降低接通電阻，實現(xiàn)低電壓驅(qū)動。另外，能夠謀求增大 電流。
或者，與將兩個半導體芯片并排安裝在同一平面上(或者使用單元數(shù) 較多的大芯片尺寸的芯片)的情況相比，能夠謀求封裝外形的安裝面積的 小型化。
另外，由于構(gòu)成為使兩個半導體芯片的表面(例如發(fā)射極電極(源極 電極)以及柵極電極)彼此相對的結(jié)構(gòu)，所以能夠避免制造工序的復(fù)雜化。 由于發(fā)射極電極(源極電極)和柵極電極需要將電極圖案分離，所以如果 構(gòu)成為使芯片的背面(集電極(漏極)電極)彼此相對的結(jié)構(gòu)(即，在外 側(cè)配置有發(fā)射極(源極電極)和柵極電極的結(jié)構(gòu))，則制造工序會變得復(fù)雜。 在本實施方式中，可以容易地實現(xiàn)兩個半導體芯片的積層結(jié)構(gòu)。
并且，由于構(gòu)成為將安裝有兩個半導體芯片的一個框架(第一框架) 彎折的結(jié)構(gòu)，所以與例如將多塊金屬板在中途連接的結(jié)構(gòu)相比較，具有散 熱性均勻且有助于降低電阻值等優(yōu)點。
另外，由于作為高電位的漏極端子(或者集電極端子)的第一框架的
引線部(引腳)和作為低(GND)電位的源極端子(或發(fā)射極端子)的第 二框架的引線部(引腳)相對，所以能夠增大高電位與低電位的引腳之間 的距離。因此，與高電位的引腳和低電位的引腳向封裝的同一側(cè)導出的結(jié) 構(gòu)相比，能夠提高耐壓能力。


圖1 (A)、 (B)是用于說明本發(fā)明的半導體裝置的俯視圖，圖1 (C) 是剖面圖2是用于說明本發(fā)明的半導體裝置的概略剖面圖； 圖3 (A)、 (B)、 (C)、 (D)、 (E)是用于說明本發(fā)明的半導體裝置的 等價電路圖4是說明現(xiàn)有的半導體裝置的俯視圖。
附圖標記說明<image>image see original document page 5</image>
具體實施例方式
參照圖1至圖3詳細說明本發(fā)明的實施方式。
本實施方式的半導體裝置由第一半導體芯片、第二半導體芯片、第一 框架以及第二框架構(gòu)成。
圖l是表示半導體裝置100的圖，圖1 (A)是將半導體裝置100展開 的俯視圖，圖1 ( B )是組裝后的俯視圖，圖1 ( C )是圖1 ( B )的a-a線剖面圖。
參照圖1 (A)，第一框架3是例如由銅等沖裁而成的框架，其具有引線 部31和頭部32。頭部32為具有第一邊和第二邊的矩形，并具有沿第二邊 排列的第一安裝區(qū)域33和第二安裝區(qū)域34。另外，第一框架3的引線部 31向頭部32的第一邊的延伸方向?qū)С觥?br> 在第一安裝區(qū)域33中，固定并安裝有第一半導體芯片1。第一半導體 芯片l是分立半導體芯片，例如，是設(shè)置有多個IGBT的晶體管單元的半導 體芯片。另外，在第一半導體芯片1的一個主面，設(shè)置有第一突起電極11 (虛線的圓形標記)。第一突起電極11是分別與IGBT的發(fā)射極電極和柵極 焊盤電極連接的發(fā)射極突起電極lle和柵極突起電極llg。另外，在未圖示 的第一半導體芯片1的背面設(shè)置有集電極電極。
第二安裝區(qū)域34固定并安裝有第二半導體芯片2。第二半導體芯片2 也是分立半導體芯片。在此，作為一個例子，使該第二半導體芯片2與第 一半導體芯片l為同一圖案、同一尺寸的IGBT的半導體芯片。在第二半導 體芯片2的一個主面，設(shè)置有第二突起電極21。第二突起電極21是分別與 IGBT的發(fā)射極電極以及柵極焊盤電極連接的發(fā)射極突起電極21 e以及柵極 突起電極21g。另外，在未圖示的第二半導體芯片2的背面設(shè)置有集電極。
第一框架3的引線部31作為第一半導體芯片1以及第二半導體芯片2 的集電極端子C而導出到外部。
第二框架4是例如由銅沖裁而成的框架，其與第一半導體芯片1及第 二半導體芯片2的突起電極連接。在本實施方式中，在圖1 (A)中表示與 第一半導體芯片l的第一突起電極ll固定的狀態(tài)，但同樣地與第二半導體 芯片2的第二突起電極21也固定(如后所述)。
第二框架4具有向第一框架3的頭部32的第一邊的延伸方向?qū)С龅囊?線部41，引線部41包括作為第一半導體芯片1的發(fā)射極端子E而向外部
導出的第一引線部411、和作為第一半導體芯片1的柵極端子G而向外部導
出的第二引線部412。
參照圖1 (A)、 (B)，第一框架3的頭部32利用與第一邊平行的對折 線35沿第二邊的延伸方向?qū)φ郏搶φ劬€35位于第一安裝區(qū)域33和第二 安裝區(qū)域34之間。
另外，第一半導體芯片1、第二半導體芯片2、第一框架3以及第二框 架4被用粗虛線表示的樹脂層5 —體地包覆并支承，構(gòu)成三端子的半導體 裝置。
參照圖1(C),固定在第一安裝區(qū)域33以及第二安裝區(qū)域34的第一半 導體芯片1以及第二半導體芯片2通過將第一框架3的頭部32對折而相對 地配置。另外，在第一半導體芯片1以及第二半導體芯片2之間配置有第 二框架4。
在本實施方式中，由于第一半導體芯片1和第二半導體芯片2共同使 用第一引線部411和第二引線部412,所以第一半導體芯片1和第二半導體 芯片2相對于對折線35呈線對稱地配置(參照圖1 (A))。
由此，第二框架4的一個主面與第一半導體芯片l的第一突起電極ll 固定，而另一主面與第二半導體芯片2的第二突起電極21固定。
第二框架4的第 一引線部411在用于第 一半導體芯片1的同時還連接到 第二半導體芯片2的發(fā)射極電極，第二引線部412在用于第一半導體芯片1 的同時還連接到第二半導體芯片2的柵極電極(參照圖1 (B))。
這樣，本實施方式的半導體裝置構(gòu)成如下結(jié)構(gòu)在通過利用對折線35 對折而成為相對面的頭部32的第一安裝區(qū)域33和第二安裝區(qū)域34,分別 固定有第一半導體芯片l和第二半導體芯片2，第一突起電極ll和第二突 起電極21分別與配置在它們之間的第二框架4的兩個主面連接。
第一半導體芯片l和第二半導體芯片2的集電極電極共同連接到第一 框架3的引線部31而作為集電極端子C向外部導出。
另外，第一半導體芯片1和第二半導體芯片2各自的發(fā)射極突起電極 lle、 21e共同連接到第二框架4的第一引線部411，并作為發(fā)射極端子E 而導出到外部。同樣地，第一半導體芯片1和第二半導體芯片2各自的柵 極突起電極llg、 21g共同連接到第二框架4的第二引線部412,并作為柵 極端子G而導出到外部。
由于第一半導體芯片1和第二半導體芯片2是相同芯片尺寸且相同圖
案的IGBT,所以，能夠利用一個半導體芯片的安裝面積安裝兩個半導體芯 片。即，如果第一和第二半導體芯片1、 2的芯片尺寸與以往的芯片尺寸相 同，則與安裝一個半導體芯片的情況相比，不用增大安裝面積即可以實現(xiàn) 因接通電阻的降低而引起的驅(qū)動電壓降低或者增大電流容量。另外，與將 兩個半導體芯片安裝在同 一平面上的情況(或者安裝芯片尺寸為當前芯片 尺寸兩倍的半導體芯片的情況)相比，能夠在維持特性的狀態(tài)下實現(xiàn)半導 體裝置的小型化。
另夕卜，由于構(gòu)成為使第一半導體芯片l和第二半導體芯片2的表面(例 如發(fā)射極突起電極lie以及柵極突起電極llg、與發(fā)射極突起電極21e以及 柵極突起電極21g)彼此相對的結(jié)構(gòu)，所以能夠避免制造工序的復(fù)雜化。由 于發(fā)射極電極118和柵極焊盤電極(未圖示，或者柵極布線119)需要將電 極圖案分離，所以如果構(gòu)成為使芯片的背面(集電極電極120)彼此相對的 結(jié)構(gòu)(即，構(gòu)成為在外側(cè)配置有發(fā)射極電極118和柵極焊盤電極(柵極布 線119)),則制造工序會變得復(fù)雜。在本實施方式中，可以容易地實現(xiàn)兩個 半導體芯片的積層結(jié)構(gòu)。
進而，由于構(gòu)成為將安裝有第一半導體芯片1和第二半導體芯片2的 一個框架(第一框架)彎折，所以與例如將多塊金屬板在中途連接的結(jié)構(gòu) 相比較，具有散熱性均勻且有助于降低電阻值等優(yōu)點。
另外，在本實施方式中，作為高電位的集電極端子C的第一框架3的 引線部31 (引腳)和作為低(GND)電位的發(fā)射極端子E的第二框架4的 引線部411(引腳)，夾著樹脂層5而相對，所以能夠增大高電位的引腳與 低電位的引腳之間的距離。因此，例如與高電位的引腳和低電位的引腳向 封裝(樹脂層)的同一側(cè)導出的結(jié)構(gòu)相比，能夠提高耐壓能力。
圖2是示意性地表示構(gòu)成于本實施方式的半導體芯片的晶體管單元與 突起電極部分的、圖1 (A)的b-b線剖面圖。在圖2中，作為一個例子， 表示n溝道型IGBT。另外，以下對第一半導體芯片1進行說明，第二半導 體芯片2也具有同樣的結(jié)構(gòu)。
在p +型(硅)半導體層101上，例如通過積層n+型半導體層102a、 n一型半導體層102b等，設(shè)置有作為漂移區(qū)域102的集電極區(qū)域。這些區(qū)域 既可以在p +型半導體層(襯底)101上生長n +型外延層10h以及n-型外
延層102b，也可以在n-型半導體襯底102b的一個主面?zhèn)壤秒s質(zhì)擴散而形 成n +型半導體層102a、 p型低電阻層101。
在n-型半導體層102b的表面上設(shè)置有p型基底區(qū)域104。在基底區(qū)域 104的表面上設(shè)置有柵極絕緣膜(氧化膜)111,在柵極絕緣膜111上配置 有柵極電極113。在柵極電極113上設(shè)置有層間絕緣膜116，柵極電極113 的周圍被柵極絕緣膜111以及層間絕緣膜116包覆。
發(fā)射極區(qū)域115是設(shè)置在基底區(qū)域104的高濃度的n型雜質(zhì)區(qū)域，其配 置在柵極電極113下方的局部以及外側(cè)。在發(fā)射極區(qū)域115之間的基底區(qū)域 104表面上，設(shè)置有作為高濃度的p型雜質(zhì)區(qū)域的主體區(qū)域114。發(fā)射極區(qū) 域115以及主體區(qū)域114經(jīng)由層間絕緣膜116之間的接觸孔而與發(fā)射極電極 118接觸。由此，構(gòu)成IGBT的晶體管單元。
柵極電極113例如在基底區(qū)域104端部的保護環(huán)區(qū)域122上，隔著絕緣 膜111延伸，并經(jīng)由進一步包覆柵極電極113的絕緣膜121上設(shè)置的開口部， 與柵極布線119連接。柵極布線119與發(fā)射極電極118由同一金屬層形成， 連接到柵極焊盤電極(在此未圖示)。
在發(fā)射極電極118以及柵極焊盤電極上，設(shè)置有第一突起電極11 (發(fā) 射極突起電極lle、柵極突起電極)，該第一突起電極11例如通過金突起或 者焊錫突起形成。第一突起電極11與第二框架4(第一引線部411、第二引 線部412)連接。
集電極電極120是設(shè)置在第一半導體芯片1背面的由金等制成的背襯 電極(裏張電極)，與第一框架3 (頭部32)固定。
如圖所示，發(fā)射極電極118和柵極布線119由同一金屬層形成為同樣的 厚度。因此，在發(fā)射極電極118上不設(shè)置第一突起電極11而直接固定第二 框架4并將其導出到外部的情況下，為了防止與配置在芯片周圍的柵極布 線119短路，需要通過在柵極布線119上彎折第二框架來確保規(guī)定的間隙 CL。但是，在本實施方式中，由于第二框架被第一半導體芯片1和第二半 導體芯片2共用，所以，為了確保間隙CL而在芯片上向任一方向彎折的結(jié) 構(gòu)是不合適的。
因此，使用第一突起電極11將第二框架與發(fā)射極電極118和柵極焊盤 電極連接。另外，實際上各突起電極ll、 21的直徑例如是25pm左右，相 對于單元而言，比圖示的更大。由此，能夠充分確保第一半導體芯片1以
及第二半導體芯片2上的間隙CL，所以第二框架4不用在第一半導體芯片 1上以及第二半導體芯片2下(到達芯片端部的環(huán)形區(qū)域123的區(qū)域)彎折， 而可以水平地導出到芯片外部。另外，在第一半導體芯片1、第二半導體芯 片2外部或者樹脂層5外部，第二框架4的引線部41 (根據(jù)需要還有第一 框架3的引線部31)如圖1 (A)、 (B)的單點劃線所示，被彎折加工成希 望的形狀。
以上，以第一半導體芯片1和第二半導體芯片2使用相同芯片尺寸和 相同圖案的IGBT的情況為例進行了說明，但芯片圖案和芯片尺寸不必相 同。另外，第一半導體芯片1和第二半導體芯片2也可以分別是例如IGBT 和二極管等功能不同的分立半導體元件。
參照圖3的等價電路圖說明一個例子。第一半導體芯片1和第二半導 體芯片2的俯視圖與圖1 (A)相同。另外，在下面的例子中，將第二半導 體芯片2和第一半導體芯片1替換也是相同的。
圖3(A)是第一半導體芯片1以及第二半導體芯片2均為MOSFET的 情況。
圖3 (B)是第一半導體芯片1為IGBT、第二半導體芯片2為二極管的 情況。例如，第二半導體芯片2為二極管時具有兩個端子，所以不設(shè)置圖1 (A)所示的柵極突起電極21g,不與第二框架的引線部412連接。二極管 的陽極與對應(yīng)于圖1 (A)所示的發(fā)射極突起電極21e的第二突起電極21 連接，并連接到第二框架4的引線部411。另外，二極管的陰極固定在第一 框架3的頭部32，與引線部31連接。
圖3 (C)是第一半導體芯片1為MOSFET、第二半導體芯片2為二極 管的情況。
圖3 (D)是第一半導體芯片1為MOSFET、第二半導體芯片為IGBT 的情況。
另外，圖3 (E)是圖1中說明的第一半導體芯片1為IGBT、第二半導 體芯片2也是IGBT的情況。
權(quán)利要求
1. 一種半導體裝置，具備第一框架，該第一框架具有頭部和引線部，所述頭部為具有第一邊和第二邊的矩形且具有第一安裝區(qū)域和第二安裝區(qū)域，并且利用該第一安裝區(qū)域和第二安裝區(qū)域之間的平行于所述第一邊的對折線而向所述第二邊的延伸方向?qū)φ?，所述引線部向所述第一邊的延伸方向?qū)С?；分立的第一半導體芯片，固定在所述第一安裝區(qū)域中，在一個主面上設(shè)置有第一突起電極；分立的第二半導體芯片，固定在所述第二安裝區(qū)域中，在一個主面上設(shè)置有第二突起電極；以及第二框架，該第二框架具有引線部，所述引線部連接在所述第一半導體芯片以及所述第二半導體芯片上并且向所述第一邊的延伸方向?qū)С觥?br> 2. 如權(quán)利要求1所述的半導體裝置，其特征在于，所述第二框架配置 在所述第 一半導體芯片以及所述第二半導體芯片之間。
3. 如權(quán)利要求2所述的半導體裝置，其特征在于，所述第一半導體芯 片和所述第二半導體芯片經(jīng)由所述第二框架相對配置，所述第一突起電極 以及所述第二突起電極連接在所述第二框架的兩個主面上。
4. 如權(quán)利要求3所述的半導體裝置，其特征在于，所述第二框架的所 述引線部包括第 一 引線部以及第二引線部，所述第 一 引線部以及第二引線 部作為所述第 一半導體芯片以及所述第二半導體芯片各自的第 一端子以及 第二端子而向外部導出。
5. 如權(quán)利要求1所述的半導體裝置，其特征在于，所述第一框架的所 述引線部作為所述第一半導體芯片以及所述第二半導體芯片各自的第3端 子而向外部導出。
全文摘要
本發(fā)明提供一種半導體裝置。為實現(xiàn)高耐壓及大電流容量，一般需要確保增加晶體管單元數(shù)量，增大襯底尺寸。至少難以在維持現(xiàn)有特性的狀態(tài)下實現(xiàn)半導體裝置的小型化。本發(fā)明的半導體裝置通過將具有兩個安裝區(qū)域的矩形頭部對折而將兩個半導體芯片與相對的安裝區(qū)域固定，由此，在封裝的安裝面積維持以往的一個半導體芯片的面積的同時，可實現(xiàn)半導體芯片的積層結(jié)構(gòu)，得到與兩個半導體芯片相應(yīng)的特性。因此，與半導體芯片是一個的情況相比，通過增加晶體管數(shù)量，能降低接通電阻，實現(xiàn)低電壓驅(qū)動。另外，能夠謀求增大電流。與將兩個半導體芯片并排安裝在頭部上的情況相比，能夠?qū)崿F(xiàn)封裝外形的安裝面積的小型化。
文檔編號H01L25/00GK101388388SQ200810215389
公開日2009年3月18日 申請日期2008年9月11日 優(yōu)先權(quán)日2007年9月13日
發(fā)明者及川慎 申請人:三洋電機株式會社;三洋半導體株式會社