專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，更特別地，涉及可用于具有以多段的方 式層疊多個半導(dǎo)體封裝的封裝上封裝(package on package ) ( POP ) 結(jié)構(gòu)的半導(dǎo)體器件的技術(shù)。
背景技術(shù)：
作為半導(dǎo)體封裝的一個方式，通過在單一布線基板上安裝不同類
型的多個半導(dǎo)體芯片(例如，微計算機(jī)芯片和存儲器芯片)來配置系 統(tǒng)的封裝中系統(tǒng)(system in package ) (SIP)是已知的。
作為這種類型的SIP的例子，存在在日本專利特開平10-12809號 (專利文獻(xiàn)l)中說明的多芯片模塊(MCM) 。 MCM包含具有絕緣 層和布線層的多層布線基板，并且，在多層布線基板的表面上，通過 倒裝芯片法(flip-chip)安裝多個芯片。
在多層布線基板的背面，形成以網(wǎng)格圖案配置的多個用于外部輸 入/輸出信號的導(dǎo)電焊盤，并且，包含焊球等的外部輸入/輸出信號端 子連接到焊盤上。并且，在多層布線基板的表面上及其內(nèi)層中，形成 連接多個芯片的端子與外部輸入/輸出信號端子的信號布線以及連接 芯片的端子的信號布線。
并且，在配置在多層布線基板的背面的用于外部輸入/輸出信號的 導(dǎo)電焊盤內(nèi)，形成連接芯片的端子并且不與外面連接的多個用于檢查 的導(dǎo)電端子，并且，通過向用于檢查的導(dǎo)電端子施加檢查探針，能夠
檢查芯片的所有端子的連接狀態(tài)和各芯片的操作。
另一方面，作為與以上的SIP不同方式的半導(dǎo)體封裝，存在在日 本專利特開2007-123454號(專利文獻(xiàn)2 )中說明的封裝上封裝(POP )。 POP是與在單一布線基板上安裝多個芯片的SIP不同的疊層封裝。在 POP中，例如，制備包含安裝了微計算機(jī)芯片的布線基板的封裝和包 含安裝了存儲器芯片的布線基板的封裝，并通過使封裝重疊以使它們 的芯片相互連接來配置其系統(tǒng)。
POP包含多個布線基板，因此，即使當(dāng)微計算機(jī)芯片的輸入/輸出 端子的數(shù)量伴隨系統(tǒng)的高性能化而增加時，也存在與具有相同的安裝 面積的SIP相比信號布線的數(shù)量可增加的優(yōu)點(diǎn)。另外，在POP中，由 于在芯片被安裝到各個布線基板上之后，芯片相互連接，因此，能夠 在用于使芯片相互連接的過程之前確定芯片和布線基板的連接狀態(tài)， 這對于提高封裝組裝的成品率是有效的。并且，與SIP相比，還能夠 靈活應(yīng)對系統(tǒng)的數(shù)量的減少以及系統(tǒng)的種類數(shù)量的增加。
專利文獻(xiàn)1 日本專利特開平10-12809號
專利文獻(xiàn)2 日本專利特開2007-123454號

發(fā)明內(nèi)容
本發(fā)明的發(fā)明人考慮代替常規(guī)的SIP引入可根據(jù)用途改變要安裝 的半導(dǎo)體芯片的POP,作為諸如移動電話的小型信息通信終端裝置用 系統(tǒng)。
在POP中，微計算機(jī)芯片被安裝在具有多層布線層的第 一布線基 板的表面(頂面)上，并且存儲器芯片被安裝在第二布線基板的表面 上。微計算機(jī)芯片通過沿其主表面的四個邊形成的多個焊球以倒裝芯 片方式連接到(面朝下安裝到)第一布線基板的表面(信號焊盤)上。 存儲器芯片被面朝上安裝到第二布線基板的表面上，并通過多個Au 布線與第二布線基板的表面上的信號焊盤連接。
由于微計算機(jī)芯片使鍵合焊盤(外部連接端子)的數(shù)量遠(yuǎn)多于存 儲器芯片的數(shù)量，因此，鍵合焊盤(和在其表面上形成的焊球)沿微
計算機(jī)芯片的主表面的四個邊配置成兩行，并且，以交錯的方式配置 內(nèi)側(cè)的行中的鍵合焊盤和外側(cè)的行中的鍵合焊盤。結(jié)果，在第一布線 基板的表面上形成的導(dǎo)電焊盤也被配置成兩行，并且，以交錯的方式 配置內(nèi)側(cè)的行中的導(dǎo)電焊盤和外側(cè)的行中的導(dǎo)電焊盤。
安裝了微計算機(jī)芯片的第一布線基板和安裝了存儲器芯片的第二 布線基板通過在第二布線基板的背面上形成的多個焊球被電連接。在 第一布線基板的表面的中心部分上，安裝微計算機(jī)芯片并因此沿第二 布線基板的背面的外緣部分配置焊球。在第一布線基板的表面的外緣 部分(微計算機(jī)芯片的外面)上，形成與焊球連接的導(dǎo)電焊盤。
在第一布線基板的背面，如同上述的專利文獻(xiàn)l中的SIP那樣，
形成以網(wǎng)格圖案配置的多個用于外部輸入/輸出信號的導(dǎo)電焊盤，并 且，焊球連接到導(dǎo)電焊盤上。第一布線基板的表面上的信號焊盤和背 面的用于外部輸入/輸出信號的焊盤通過基板表面上的信號導(dǎo)線、內(nèi)層 中的信號導(dǎo)線和連接它們的通路孔被電連接。
對于如上面說明的那樣配置的POP，在連接第一布線基板和第二
布線基板之后，需要用于確認(rèn)微計算機(jī)芯片與存儲器芯片的導(dǎo)電狀態(tài) 的測試過程。通過在第 一布線基板的背面形成與微計算機(jī)芯片和存儲 器芯片連接的測試導(dǎo)電焊盤并用施加到測試導(dǎo)電焊盤上的探針檢查芯 片之間的導(dǎo)電狀態(tài)，從而進(jìn)行該測試。
考慮與上面安裝常規(guī)的SIP的母板的兼容性以及第一布線基板的 布線層的數(shù)量的增加，優(yōu)選地，如在上述的專利文獻(xiàn)l中的SIP中那
樣在用于外部輸入/輸出信號的導(dǎo)電焊盤內(nèi)配置上述的測試導(dǎo)電焊盤。
但是，在POP的情況下，上面安裝了微計算機(jī)芯片的第一布線基
板和上面安裝了存儲器芯片的第二布線基板通過配置在第二布線基板 的外緣部分上的焊球被電連接，因此，如果在用于外部輸入/輸出信號 的導(dǎo)電焊盤內(nèi)配置測試導(dǎo)電焊盤，那么當(dāng)連接焊球和測試導(dǎo)電焊盤時， 第一布線基板中的布線的數(shù)量增加。因此，第一布線基板變得更可能
異的翹曲。如果作;;對翹曲的對k嘗試加厚絕緣層以、提供具有剛性
的布線基板，則難以減薄POP，并且布線基板的制造成本也增加。 另外，伴隨POP的小型化和高性能化，微計算機(jī)芯片的外部連接
端子的數(shù)量增加，同時，還促進(jìn)了在第一布線基板的表面上形成的導(dǎo) 線和導(dǎo)電焊盤的間距的減小，因此，如果如上面說明的那樣將第一布 線基板的表面上的導(dǎo)電焊盤配置成兩行并且以交錯的圖案配置內(nèi)側(cè)的 行中的導(dǎo)電焊盤和外側(cè)的行中的導(dǎo)電焊盤，則會難以規(guī)定通過內(nèi)側(cè)的
本發(fā)明的一個目的是提供促進(jìn)POP的小型化和高性能化的技術(shù)。 本發(fā)明的另一目的是提供提高POP的可靠性的技術(shù)。 本發(fā)明的另 一 目的是提供降低POP的制造成本的技術(shù)。
參照附圖閱讀本說明書中的以下說明，本發(fā)明的以上和其它目的 和新穎性特征將變得更加明顯。
以下簡要概述這里公開的本發(fā)明的優(yōu)選實(shí)施方式。
本發(fā)明涉及一種半導(dǎo)體器件，其中層疊有第一布線基板和第二布 線基板，在所述第一布線基板上安裝有具有微計算機(jī)電路的第一半導(dǎo) 體芯片，在所述第二布線基板上安裝有具有存儲器電路的第二半導(dǎo)體 芯片，其中，所述第一布線基板配置成使其上安裝有所述第一半導(dǎo)體 芯片的第一表面與所述第二布線襯底的一個表面相對，且在所述第一 表面內(nèi)通過在安裝了所述第一半導(dǎo)體芯片的區(qū)域的外面形成的多個第 一導(dǎo)電焊盤與所述第二布線基板電連接，在所述第一布線基板的與所 述第一表面不同的第二表面上，形成構(gòu)成外部輸入/輸出端子的多個第 二導(dǎo)電焊盤和用于確定所述第 一半導(dǎo)體芯片與所述第二半導(dǎo)體芯片的 導(dǎo)電狀態(tài)的質(zhì)量的多個測試導(dǎo)電焊盤，且所述多個測試導(dǎo)電焊盤配置 在所述第二表面內(nèi)且在所述多個第二導(dǎo)電焊盤的外面。
簡要說明本發(fā)明的優(yōu)選實(shí)施方式帶來的效果如下。
能夠促進(jìn)POP的小型化和高性能化。另外，能夠提高POP的可靠性。


圖1是示出本發(fā)明的一個實(shí)施方式中的POP的一般配置的斷面圖。
圖2是示出構(gòu)成POP的一部分的基底基板(base substrate)的 背面的平面圖。
圖3是示出圖2的一部分的放大的平面圖。
圖4是示出在構(gòu)成POP的一部分的基底基板的表面上形成的導(dǎo)電 焊盤的布局的平面圖。
圖5是示出在構(gòu)成POP的一部分的基底基板的表面上安裝了微計 算機(jī)芯片的狀態(tài)的平面圖。
圖6是示出圖4的一部分的放大的平面圖。
圖7是示出在構(gòu)成POP的一部分的基底基板的內(nèi)層中形成的 GND平面層的平面圖。
圖8是示出在構(gòu)成POP的一部分的基底基板的內(nèi)層中形成的電源 平面層的平面圖。
圖9是示出將在POP上安裝的微計算機(jī)芯片和存儲器芯片連接到 測試導(dǎo)電焊盤上的導(dǎo)線的路徑的例子的主要部分的斷面圖。
圖IO是示出在POP上安裝的微計算機(jī)芯片的主表面的平面圖。
圖11是示出將在POP上安裝的微計算機(jī)芯片和存儲器芯片連接 到測試導(dǎo)電焊盤上的導(dǎo)線的路徑的另一例子的主要部分的斷面圖。
圖12是示出將在POP上安裝的微計算機(jī)芯片和存儲器芯片連接 到測試導(dǎo)電焊盤上的導(dǎo)線的路徑的另一例子的主要部分的斷面圖。
圖13是示出在構(gòu)成POP的一部分的基底基板的表面上安裝了微 計算機(jī)芯片的狀態(tài)的平面圖。
圖14是示出在構(gòu)成POP的一部分的基底基板的表面上安裝了微 計算機(jī)芯片的狀態(tài)的平面圖。
具體實(shí)施例方式
以下基于附圖詳細(xì)說明本發(fā)明的實(shí)施方式。在用于說明實(shí)施方式
的所有附圖中，對于相同的部件分配相同的符號，并省略其重復(fù)說明。 (第一實(shí)施方式) 本實(shí)施方式中的半導(dǎo)體器件是要被安裝到諸如移動電話的小型信
息通信終端上的封裝上封裝(POP)。
首先，通過使用圖1 (斷面圖)說明本實(shí)施方式中的POP的一般 配置。POP 1A是通過在上面安裝了第一半導(dǎo)體芯片2的基底基板(第 一布線基板)3上層疊上面安裝了第二半導(dǎo)體芯片4的存儲器基板(第 二布線基板)5而形成的二層結(jié)構(gòu)的疊層型封裝。這里，第一半導(dǎo)體 芯片2是通過將例如可編程邏輯電路和微計算機(jī)電路集成到一個芯片 中形成的，在以下的說明中被稱為微計算機(jī)芯片。在第二半導(dǎo)體芯片 4中，例如，形成具有512兆位或1千兆位的存儲容量的DRAM (動 態(tài)隨機(jī)存取存儲器)電路，該第二半導(dǎo)體芯片4在以下的說明中被稱 為存儲器芯片。
對于圖l所示的POP 1A,通過在存儲器基板5的表面(頂面) 上層疊兩個存儲器芯片4來實(shí)現(xiàn)1.5千兆位的存儲容量，但是，可以 適當(dāng)?shù)馗淖円诖鎯ζ骰?上安裝的存儲器芯片4的存儲容量和數(shù) 量。即，使用POP 1A，可以通過在幾乎不改變上面安裝了微計算機(jī) 芯片2的基底基板3側(cè)的規(guī)格的情況下改變要在存儲器基板5上安裝 的存儲器芯片4的存儲容量和數(shù)量來制造各種類型的半導(dǎo)體器件。
基底基板3是通過例如組合構(gòu)建法(build-up construction method)制造的具有六層布線(表面布線、背面布線以及四層內(nèi)層布 線)的多層布線基板，并且，使布線層之間電絕緣的絕緣層包含在玻 璃纖維或碳纖維中含浸了樹脂的預(yù)浸漬體(prepreg，半固化片)。六 層布線包含含有例如銅(Cu)作為其主要成分的導(dǎo)電膜。在圖1中沒 有示出這些布線，而只示出在基底基板3的表面(頂面)上形成的導(dǎo) 電焊盤6p、 7p、 8p以及在基底基板3的背面形成的用于外部輸入/輸 出的焊盤9p和測試導(dǎo)電焊盤10p。
微計算機(jī)芯片2是通過在其主表面(下表面)上形成的多個焊球 11與基底基板3的表面上的導(dǎo)電焊盤(第三導(dǎo)電焊盤)6p、 7p連接
(面朝下連接)的倒裝芯片。利用底部填充(under-fill)樹脂14氣 密地密封微計算機(jī)芯片2的主表面。雖然沒有示意地示出，但微計算 機(jī)芯片2具有大量的鍵合焊盤(輸入/輸出端子)，因此，鍵合焊盤(以 及與它們的表面連接的焊球11)沿微計算機(jī)芯片2的主表面的四個邊 被配置成兩行，并且，以交錯的方式配置內(nèi)側(cè)的行中的鍵合焊盤和外 側(cè)的行中的鍵合焊盤。
在基底基板3的背面，形成多個用于外部輸入/輸出的導(dǎo)電焊盤(第 二導(dǎo)電焊盤)9a,并且焊球13與它們的表面電連接。通過焊球13在 信息通信終端的母板上安裝POP 1A。雖然沒有示意地示出，但基底 基板3的表面上的布線與背面的用于外部輸入/輸出的導(dǎo)電焊盤9p通 過內(nèi)層布線以及連接這些布線的通路孔(via holes)來電連接。
在用于外部輸入/輸出的導(dǎo)電焊盤9p的外側(cè)，形成多個測試導(dǎo)電 焊盤10p。測試導(dǎo)電焊盤10p是用于在完成POP 1A的組裝后確定微 計算機(jī)芯片2與存儲器4的導(dǎo)電狀態(tài)的質(zhì)量的端子。即，POP 1A的 制造商在將完成組裝的POP 1A運(yùn)送給用戶(信息通信終端裝置等的 制造商)之前，通過對測試導(dǎo)電焊盤10p施加探針確認(rèn)微計算機(jī)2與 存儲器芯片4的導(dǎo)電狀態(tài)。結(jié)果，當(dāng)用戶在信息通信終端裝置的母板 上安裝POPIA時，不必將測試導(dǎo)電焊盤10p連接到母板上，因此， 焊球13不與測試導(dǎo)電焊盤10p連接。
另一方面，上面安裝了兩個存儲器芯片4的存儲器基板5，構(gòu)成 具有玻璃環(huán)氧樹脂等作為絕緣層的樹脂基板。兩個存儲器芯片4中的 一個在存儲器基板5的表面上被面朝上地安裝，另一個夾著偽芯片15 被層疊在存儲器芯片4上。兩個存儲器芯片4中的每一個通過Au導(dǎo) 線16與存儲器芯片4的表面上的導(dǎo)電焊盤17電連接。通過模制樹脂 20氣密地密封兩個存儲器芯片4、偽芯片15、 Au導(dǎo)線16和導(dǎo)電焊盤 17。在存儲器基板5的背面，形成導(dǎo)電焊盤18，該導(dǎo)電焊盤18通過 沒有示意地示出的通路孔與導(dǎo)電焊盤17電連接，并且焊球12與其表 面電連接。例如，導(dǎo)電焊盤17、 18中的每一個都沿存儲器基板5的外 緣部分配置成兩行。
與存儲器基板5的導(dǎo)電焊盤18連接的焊球12還與在基底基板3 的表面的外緣部分上形成的導(dǎo)電焊盤(第一導(dǎo)電焊盤)8p電連接，上 面安裝了微計算機(jī)芯片2的基底基板3和上面安裝了存儲器芯片4的 存儲器基板5由此被電連接。焊球12具有比將在微計算機(jī)芯片2的主 表面上形成的焊球ll的直徑與微計算機(jī)芯片2的厚度相加得到的和更 大的直徑，使得安裝在基底基板3上的微計算機(jī)芯片2的頂面不與存 儲器基板5的下表面接觸。
如上所述，在基底基板3的背面，形成有用于外部輸入/輸出的導(dǎo) 電焊盤9p以及測試導(dǎo)電焊盤10p。圖2是示出基底基板3的背面的平 面圖，圖3是圖2的一部分(由矩形框包圍的區(qū)域)的放大的平面圖。 在圖2和圖3中，沒有示意地示出與用于外部輸入/輸出的導(dǎo)電焊盤9p 連接的焊球13。
如圖2所示，在基底基板3的背面以網(wǎng)格圖案配置用于外部輸入/ 輸出的導(dǎo)電焊盤9p。在用于外部輸入/輸出的導(dǎo)電焊盤9p的外側(cè)，配 置測試導(dǎo)電焊盤IO(示為陰影)。如圖3所示，在用于外部輸入/輸出 的導(dǎo)電焊盤9p的每一個的附近形成通路孔22，并且用于外部輸入/輸 出的導(dǎo)電焊盤9p及其附近的通路孔22通過背面布線(第六層導(dǎo)線) 23電連接。用于外部輸入/輸出的導(dǎo)電焊盤9p通過通路孔22和背面 布線23與內(nèi)層布線(未示出)電連接。同樣地，在測試導(dǎo)電焊盤10p 中的每一個的附近形成通路孔22，并且測試導(dǎo)電焊盤10p及其附近的 通路孔22通過背面布線23電連接。測試導(dǎo)電焊盤10p通過通路孔22 和背面布線23與將在后面說明的內(nèi)層布線電連接。
圖4是示出在基底基板3的表面上形成的導(dǎo)電焊盤6p、 7p、 8p 的布局的平面圖，圖5是示出在基底基板3的表面上安裝了微計算機(jī) 芯片2的狀態(tài)的平面圖，圖6是圖4的一部分(由矩形框包圍的區(qū)域) 的放大平面圖。
如上所述，微計算機(jī)芯片2的鍵合焊盤沿微計算機(jī)芯片2的主表 面的四個邊配置成兩行，并且，以交錯的方式配置內(nèi)側(cè)的行中的鍵合 焊盤和外側(cè)的行中的鍵合焊盤。由此，如圖4和圖6所示，栽置與微
計算機(jī)芯片2的鍵合焊盤連接的焊球11的基底基板3的導(dǎo)電焊盤6p、 7p，也沿與基底基板3的四個邊平行的方向配置成兩行，并且，以交 錯的方式配置內(nèi)側(cè)的行中的導(dǎo)電焊盤6p和外側(cè)的行中的導(dǎo)電焊盤7p。 另外，如圖6所示，導(dǎo)電焊盤6p、 7p、 8p中的每一個都通過表面布 線(第一層布線)25)和通路孔24與內(nèi)層布線(未示出)連接。在圖 4和圖5中，為了避免附圖的復(fù)雜化，沒有示意地示出表面布線25和 通路孔24。
圖7是示出在基底基板3的內(nèi)層(第三層中的布線層)中形成的 GND平面層26的平面圖，圖8是示出在第四層的布線層中形成的電 源平面層27的平面圖。
為了使向POP 1A供給的電源穩(wěn)定化，在形成GND平面層26時， 除了形成連接上層和下層的布線的通路孔(未示出)的區(qū)域以外，它 基本上覆蓋第三層的布線層的整個表面。出于相同的原因，在形成電 源平面層27時，除了形成連接上層和下層的布線的通路孔(未示出) 的區(qū)域以外，它基本上覆蓋第四層的布線層的整個表面。
圖9是示出將微計算機(jī)芯片2和存儲器芯片4連接到測試導(dǎo)電焊 盤10p上的布線的路徑的例子的主要部分的斷面圖。如圖9所示，當(dāng) 通過在基底基板3上形成的布線層將微計算機(jī)芯片2和存儲器芯片4 連接到測試導(dǎo)電焊盤10p上時，作為一般的規(guī)則，微計算機(jī)芯片2和 存儲器芯片4通過外側(cè)的行中的導(dǎo)電焊盤7p被電連接。原因在于，在 POP結(jié)構(gòu)的情況下，如上所述，用于與存儲器基板5的導(dǎo)電焊盤18 連接的焊球12和基底基板3之間的導(dǎo)電的導(dǎo)電焊盤(第一導(dǎo)電焊盤) 8p位于與微計算機(jī)芯片2電連接的導(dǎo)電焊盤6p、 7p的外面(基底基 板的外緣部分)。另外，伴隨半導(dǎo)體器件的尺寸的減小，導(dǎo)電焊盤6p、 7p的間距減小，因此，變得難以設(shè)定導(dǎo)電焊盤之間的布線的路線。
由此，如圖IO所示，類似地，在微計算機(jī)芯片2上，在在微計算 機(jī)芯片2的主表面上形成的多個導(dǎo)電焊盤(電極)19中，作為一般的 規(guī)則，在外側(cè)(微計算機(jī)芯片2的外緣部分)的行中配置要與測試導(dǎo) 電焊盤10p電連接的導(dǎo)電焊盤19。在圖9所示的例子中，微計算機(jī)芯
片2和存儲器芯片4通過與外側(cè)的行中的導(dǎo)電焊盤7p—體形成的表面 布線25被電連接。另外，表面布線25通過在基底基板3的外緣附近 形成的第二層布線30、第三層布線31、第四層布線32和第五層布線 33以及電連接這些布線的通路孔22、 24、 35與測試導(dǎo)電焊盤10p電 連接。
并且，在圖11所示的例子中，微計算機(jī)芯片2和存儲器芯片4 通過與外側(cè)的行中的導(dǎo)電焊盤7p —體形成的表面布線25、通路孔24 和第二層布線30被電連接。第二層布線30通過在基底基板3的外緣 附近形成的第三層布線31、第四層布線32和第五層布線33以及電連 接這些布線的通路孔22、 24和35與測試導(dǎo)電焊盤10p電連接。
如果由于布線設(shè)計規(guī)則的限制而存在微計算機(jī)芯片2與存儲器芯 片4不能通過外側(cè)的行中的導(dǎo)電焊盤7p被電連接的部分，或者，如果 由于微計算機(jī)芯片2的設(shè)計規(guī)則的限制而不能對外側(cè)的行中的焊盤 (電極)7p配置與測試導(dǎo)電焊盤10p電連接的焊盤(第一焊盤)，那 么微計算機(jī)芯片2與存儲器芯片4通過內(nèi)側(cè)的行中的導(dǎo)電焊盤6p被電 連接。例如，在圖12所示的例子中，微計算機(jī)芯片2與存儲器芯片4 通過內(nèi)側(cè)的行中的導(dǎo)電焊盤6p、通路孔24和向內(nèi)延伸超過外側(cè)的行 中的導(dǎo)電焊盤7p的笫二層布線30被電連接。第二層布線30通過在基 底基板3的外緣附近形成的第三層布線31、第四層布線32和第五層 布線33以及電連接這些布線的通路孔22、 24和35與測試導(dǎo)電焊盤 10p電連接。
如上所述，在本實(shí)施方式的POP 1A中，在用于外部輸入/輸出的 導(dǎo)電焊盤9p的外面配置用于確定微計算機(jī)芯片2與存儲器芯片4的導(dǎo) 電狀態(tài)的質(zhì)量的測試導(dǎo)電焊盤10p。然后，當(dāng)將微計算機(jī)芯片2和存 儲器芯片4電連接到測試導(dǎo)電焊盤10p上時，作為一般規(guī)則，使用外 側(cè)的行中的導(dǎo)電焊盤7p，并且，僅當(dāng)由于布線設(shè)計規(guī)則的限制不能使 用外側(cè)的行中的導(dǎo)電焊盤7p時，使用內(nèi)側(cè)的行中的導(dǎo)電焊盤6p。
與在用于外部輸入/輸出的導(dǎo)電焊盤9p內(nèi)配置測試導(dǎo)電焊盤10p 的情況相比，這樣做能夠縮短從焊球12到測試導(dǎo)電焊盤10p的布線路
徑。結(jié)果，在基底基板3上形成的布線的數(shù)量減少，因此，能夠抑制 起因于布線與絕緣層(預(yù)浸漬體)之間的熱膨脹系數(shù)的差異的基底基 板3的翹曲。由于在基底基板3上形成的布線的數(shù)量減少，即布線的 長度減小，因此可望改善電氣特性，諸如減少噪聲。
并且，通過這樣做，作為結(jié)果，在基底基板3的外緣的附近配置 將微計算機(jī)芯片2和存儲器芯片4連接到測試導(dǎo)電焊盤10p上的通路 孔35。另一方面，當(dāng)在用于外部輸入/輸出的導(dǎo)電焊盤9p內(nèi)配置測試 導(dǎo)電焊盤10p時，在基底基板3內(nèi)配置將微計算機(jī)芯片2和存儲器芯 片4連接到測試導(dǎo)電焊盤10p上的通路孔。但是，當(dāng)在基底基板3內(nèi) 配置通路孔時，在基底基板3的內(nèi)層中形成的GND平面層26和電源 平面層27變得更可能因通路孔而斷開，因此，它們的面積減小。與此 相反，在本實(shí)施方式的POP 1A的在基底基板3的外緣的附近配置了 將微計算機(jī)芯片2和存儲器芯片4連接到測試導(dǎo)電焊盤10p上的通路 孔35的情況下，GND平面層26和電源平面層27不太可能因通路孔 35而斷開，因此，GND平面層26和電源平面層27的面積增加，并 且，能夠使向POP 1A供給的電源穩(wěn)定化。
另外，通過用外側(cè)的行中的導(dǎo)電焊盤7p將微計算機(jī)芯片2和存儲 器芯片4連接到測試導(dǎo)電焊盤10p，使得能夠?qū)⒁B接到導(dǎo)電焊盤7p 上的表面布線25引出到導(dǎo)電焊盤7p的外側(cè)并將要連接到內(nèi)側(cè)的行中 的導(dǎo)電焊盤6p的表面布線25引出到導(dǎo)電焊盤6p的內(nèi)側(cè)。因此，在 相鄰的內(nèi)側(cè)導(dǎo)電焊盤6p、 6p之間或在相鄰的外側(cè)導(dǎo)電焊盤7p、 7p之 間通過的表面布線25不再是必需的，因此，變得更容易使導(dǎo)電焊盤 6p、 7p的間距變窄。
并且，通過使導(dǎo)電焊盤6p、 7p的間距更容易變窄，基底基板3 的制造成本可降低。即，當(dāng)制造在具有較窄的間距的導(dǎo)電焊盤6p、 7p 之間配置導(dǎo)線的布線基板時，需要諸如ABF膜的昂貴的布線基板用材 料。但是，當(dāng)不在導(dǎo)電焊盤6p、 7p之間配置布線時，能夠基于比在 在導(dǎo)電焊盤6p、 7p之間配置導(dǎo)線時寬松的布線設(shè)計規(guī)則使導(dǎo)電焊盤 6p、 7p的間距變窄，因此，能夠使用與ABF膜相比雖然加工精度較
低但制造成本更低的諸如預(yù)浸漬體的布線基板用材料。
當(dāng)將外側(cè)的行中的導(dǎo)電焊盤7p連接到測試導(dǎo)電焊盤10p上時， 推薦使用沿基底基板3的四個邊配置的導(dǎo)電焊盤7p中的在基底基板3 的拐角部分及其附近區(qū)域(例如，圖4中的被矩形框包圍的區(qū)域)中 形成的導(dǎo)電焊盤7p。 (第二實(shí)施方式)
在上述的第一實(shí)施方式中，微計算機(jī)芯片2被安裝在基底基板3 的表面的中心，但是，例如，如圖13和圖14所示，微計算機(jī)芯片2 可被安裝在偏離基底基板3的表面的中心的位置上。在這種情況下， 也能夠通過在與測試導(dǎo)電焊盤10p連接的外側(cè)的導(dǎo)電焊盤7p的附近 配置導(dǎo)電焊盤8p并且在外側(cè)的導(dǎo)電焊盤7p的外側(cè)配置測試導(dǎo)電焊盤 10p來減少在基底基板3上形成的布線的數(shù)量。
以上基于實(shí)施方式具體說明了本發(fā)明的發(fā)明人提出的發(fā)明，但是， 很顯然本發(fā)明不限于以上的實(shí)施方式，在不背離其發(fā)明構(gòu)思的范圍內(nèi) 可以提出各種變形。
例如，還能夠在基底基板(第一布線基板)上層疊多個存儲器基 板(第二布線基板)。并且，安裝在存儲器基板(第二布線基板)上 的存儲器芯片(第二半導(dǎo)體芯片)可以是DRAM以外的存儲器電路， 例如可以是具有閃速存儲器電路的存儲器芯片。
本發(fā)明可被有效應(yīng)用于具有以多段的方式層疊了多個半導(dǎo)體封裝 的封裝上封裝(POP)結(jié)構(gòu)的半導(dǎo)體器件。
權(quán)利要求
1. 一種半導(dǎo)體器件，其中層疊有第一布線基板和第二布線基板，在所述第一布線基板上安裝有具有微計算機(jī)電路的第一半導(dǎo)體芯片，在所述第二布線基板上安裝有具有存儲器電路的第二半導(dǎo)體芯片，其中，所述第一布線基板配置成使其上安裝有所述第一半導(dǎo)體芯片的第一表面與所述第二布線襯底的一個表面相對，且在所述第一表面內(nèi)通過在安裝了所述第一半導(dǎo)體芯片的區(qū)域的外面形成的多個第一導(dǎo)電焊盤與所述第二布線基板電連接，在所述第一布線基板的與所述第一表面不同的第二表面上，形成構(gòu)成外部輸入/輸出端子的多個第二導(dǎo)電焊盤和用于確定所述第一半導(dǎo)體芯片與所述第二半導(dǎo)體芯片的導(dǎo)電狀態(tài)的質(zhì)量的多個測試導(dǎo)電焊盤，且所述多個測試導(dǎo)電焊盤配置在所述第二表面內(nèi)且在所述多個第二導(dǎo)電焊盤的外面。
2. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中，所述第一布線基板是通過組合構(gòu)建法制造的。
3. 根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中，所述第一布線基板的絕緣層包含在纖維中含浸了樹脂的預(yù) 浸漬體。
4. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中，所述第 一半導(dǎo)體芯片以倒裝芯片方式安裝在形成在所述第 一布線基板的所述第一表面上的多個第三導(dǎo)電焊盤上，所述多個第三導(dǎo)電焊盤沿與所述第一布線基板的四個邊平行的方 向4皮配置成兩^f亍，且內(nèi)側(cè)的行中的所述第三導(dǎo)電焊盤和外側(cè)的行中的所述第三導(dǎo)電焊 盤是以交錯的方式配置的。
5. 根據(jù)權(quán)利要求4的半導(dǎo)體器件，其中，在所述第一布線基板的所述第二表面上形成的所述多個測 試導(dǎo)電焊盤與所述外側(cè)的行中的所述第三導(dǎo)電焊盤電連接。
6. 根據(jù)權(quán)利要求4的半導(dǎo)體器件，其中，在所述第一布線基板的所述第二表面上形成的所述多個測 試導(dǎo)電焊盤的一部分的一端，通過向外面延伸超出所述外側(cè)的行中的 所述第三導(dǎo)電焊盤的內(nèi)層布線與所述內(nèi)側(cè)的行中的所述第三導(dǎo)電焊盤 電連接。
7. 根據(jù)權(quán)利要求5的半導(dǎo)體器件，其中，與所述多個測試導(dǎo)電焊盤電連接的所述外側(cè)的行中的所述 第三導(dǎo)電焊盤配置在所述第一布線基板的所述第一表面的拐角部分及 其附近。
8. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中，在所述第一布線基板的所述第二表面上形成的所述第二導(dǎo) 電焊盤與凸塊電極連接，并且，配置在所述第二導(dǎo)電焊盤的外面的所 述測試導(dǎo)電焊盤不與凸塊電極連接。
9. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中，所述第一布線基板是包含構(gòu)成電源平面層的內(nèi)層布線和構(gòu) 成GND平面層的內(nèi)層布線的多層布線基板。
10. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中，安裝在所述第二布線基板上的所述第二半導(dǎo)體芯片具有 DRAM電路。
11. 根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中，在所述第二布線基板上安裝多個所述第二半導(dǎo)體芯片。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件，該半導(dǎo)體器件具有以多段的方式層疊了多個半導(dǎo)體封裝的封裝上封裝(POP)結(jié)構(gòu)，它促進(jìn)了半導(dǎo)體器件的小型化和高性能化。在用于外部輸入/輸出的導(dǎo)電焊盤的外面配置了用于確定微計算機(jī)芯片與存儲器芯片的導(dǎo)電狀態(tài)的質(zhì)量的測試導(dǎo)電焊盤，由此縮短了連接微計算機(jī)芯片和存儲器芯片的導(dǎo)線的路徑的長度。并且，把微計算機(jī)芯片和存儲器芯片連接到測試導(dǎo)電焊盤上的導(dǎo)線與要與微計算機(jī)芯片連接的兩行導(dǎo)電焊盤中的外側(cè)的行中的焊盤連接。
文檔編號H01L23/488GK101388389SQ20081021091
公開日2009年3月18日 申請日期2008年8月12日 優(yōu)先權(quán)日2007年9月12日
發(fā)明者岡田三香子, 石川智和 申請人:株式會社瑞薩科技