專利名稱：芯片封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種芯片封裝(chip package)，且特別是有關(guān)于一種可提 高可靠度(reliability)與降低生產(chǎn)成本的芯片封裝。
背景技術(shù)：
近年來，逐漸發(fā)展出具有多個(gè)堆疊芯片(stacked chips)的芯片封裝。芯 片封裝是將多個(gè)芯片堆疊(stack)于承載器(carrier)的上方且透過焊線(bonding wire)或凸塊(bump)電性連接至承載器，其中凸塊例如是金凸塊(gold bump)、 銅凸塊(copper bump)、聚合物凸塊(polymer bump)或焊料凸塊(solder bump)， 而承載器例如是一印刷電路板(print circuit board)或一導(dǎo)線架(lead-frame)。 一般來說，每一堆疊于承載器上的芯片可借由膠合物(例如膠帶或液態(tài)粘著劑) 粘附于其他芯片或承載器上。特別是，當(dāng)使用膠帶作為芯片接合制程
(die-bonding process)或芯片堆疊制程(chip-stacking process)的膠合物時(shí)， 具有適當(dāng)大小及粘性的膠帶是貼附于芯片或承載器上。當(dāng)使用液態(tài)粘著劑作為 芯片接合制程或芯片堆疊制程的膠合物時(shí)，先將液態(tài)粘著劑配置于芯片上或承 載器上，芯片與承載器接合時(shí)或之后固化液態(tài)粘著劑。由于進(jìn)行芯片接合制程 或芯片堆疊制程之前，必需先將膠帶裁剪成適當(dāng)?shù)拇笮?，因此此處所使用的膠 帶不適于大量生產(chǎn)。此外，芯片封裝的可靠度會(huì)因液態(tài)粘著劑的厚度難以控制 而受到影響。因此，如何將芯片封裝的可靠度提升以及降低芯片封裝的生產(chǎn)成 本，為亟待解決的問題。

發(fā)明內(nèi)容
本發(fā)明提供一種芯片封裝，可提高可靠度與降低生產(chǎn)成本。 本發(fā)明提出一種芯片封裝，其包括一線路基板、 一第一芯片、多條第一焊 線、 一元件、 一第一粘著層以及一封裝膠體。第一芯片具有一第一有源面、一
4相對(duì)于第一有源面的第一背面以及多個(gè)配置于第一有源面的第一焊墊，其中第 一芯片的第一背面粘附于線路基板上，且第一芯片電性連接至線路基板。第一 焊線電性連接至線路基板與第一芯片的第一焊墊。元件配置于第一芯片的第一 有源面的上方。第一粘著層粘附于第一芯片的第一有源面與元件之間，且未覆 蓋第一焊墊。第一粘著層包括一第一B階粘著層以及一第二B階粘著層。第一
B階粘著層粘附于第一芯片的部份第一有源面上。第二 B階粘著層粘附于第一 B階粘著層與元件之間。封裝膠體配置于線路基板上且覆蓋第一芯片、元件、 第一粘著層以及第一焊線。
在本發(fā)明的一實(shí)施例中，上述的線路基板具有多個(gè)第一連接墊。第一連接 墊透過第一焊線電性連接至第一焊墊。
在本發(fā)明的一實(shí)施例中，上述的元件為一第二芯片。第二芯片具有一第二 背面與一相對(duì)于第二背面的第二有源面。第二芯片的第二背面借由第一粘著層 粘附于第一芯片的第一有源面。
在本發(fā)明的一實(shí)施例中，上述的芯片封裝更包括多條第二焊線。第二焊線 電性連接至第二芯片與線路基板。
在本發(fā)明的一實(shí)施例中，上述的第二芯片具有多個(gè)第二焊墊，且線路基板 具有多個(gè)第二連接墊。第二連接墊透過第二焊線電性連接至第二焊墊。
在本發(fā)明的一實(shí)施例中，上述的元件為一散熱器。
在本發(fā)明的一實(shí)施例中，上述的芯片封裝，更包括一第二粘著層。第二粘
著層粘附于第一芯片的第一背面與線路基板之間。
在本發(fā)明的一實(shí)施例中，上述的第二粘著層包括一第三B階粘著層以及一
第四B階粘著層。第三B階粘著層粘附于第一芯片的第一背面上。第四B階
粘著層粘附于第三B階粘著層與線路基板之間。
在本發(fā)明的一實(shí)施例中，上述的第一芯片的邊緣對(duì)齊元件的邊緣。 在本發(fā)明的一實(shí)施例中，上述的第一芯片的邊緣未對(duì)齊元件的邊緣。 基于上述，由于本發(fā)明采用的第一粘著層具有呈半固態(tài)狀的一第一 B階粘
著層與一第二B階粘著層，因此第一粘著層的厚度容易控制。此外，因第一粘
著層可直接形成于晶片(wafer)的有源面上，有利于大量生產(chǎn)。


為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，以下結(jié)合附圖對(duì)本發(fā) 明的具體實(shí)施方式
作詳細(xì)說明，其中
圖1為本發(fā)明的第一實(shí)施例的一種芯片封裝的剖面示意圖。 圖2為本發(fā)明的第二實(shí)施例的一種芯片封裝的剖面示意圖。 圖3與圖4為本發(fā)明的第三實(shí)施例的芯片封裝的剖面示意圖。
主要元件符號(hào)說明
100、 200、 300、 400:芯片封裝 110:線路基板 112:第一連接墊 114:第二連接墊 120:第一芯片
120a:第一有源面
120b:第一背面 122:第一焊墊 130:第一焊線 140:元件
140a:第二有源面
140b:第二背面 142:第二焊墊 150:第一粘著層
150a:第一B階粘著層
150b:第二B階粘著層 160:封裝膠體 170:第二粘著層
170a:第三B階粘著層 170b:第四B階粘著層 180:第二焊線
具體實(shí)施例方式
圖1為本發(fā)明的第一實(shí)施例的一種芯片封裝的剖面示意圖。請(qǐng)參考圖1，
在本實(shí)施例中，芯片封裝100包括一線路基板110、 一第一芯片120、多條第 一焊線130、 一元件140、 一第一粘著層150以及一封裝膠體160。第 一芯片 120具有一第一有源面120a、 一相對(duì)于第一有源面120a的第一背面120b以及 多個(gè)配置于第一有源面120a上的第一焊墊122，其中第一芯片120的第一背面 120b粘附于線路基板IIO上，且第一芯片120電性連接至線路基板110。第一 焊線130電性連接至線路基板110與第一芯片120的這些第一焊墊122。元件 140配置于第一芯片120的第一有源面120a的上方。第一粘著層150粘附于第 一芯片120的第一有源面120a與元件140之間，且未覆蓋第一焊墊122。第一 粘著層150包括一第一 B階粘著層150a以及一第二 B階粘著層150b。第一 B 階粘著層150a粘附于第一芯片120的部份第一有源面120a上。第二 B階粘著 層150b粘附于第一B階粘著層150a與元件140之間。封裝膠體160配置于線 路基板110上且覆蓋第一芯片120、元件140、第一粘著層150以及這些第一 焊線130。舉例而言，線路基板110可為一電路板，例如是FR-4基板、FR-5 基板、BT基板或其他適合的基板。
請(qǐng)?jiān)賲⒖紙D1，線路基板110具有多個(gè)第一連接墊112，且這些第一連接 墊112配置于線路基板110的一表面。這些第一連接墊112分別透過這些第一 焊線130電性連接至這些第一焊墊122。在本實(shí)施例中，第一焊線130為打線 接合制程所形成的金線。
在本實(shí)施例中，元件140為一散熱器。為了提升散熱效果，封裝膠體160 可僅覆蓋部份的元件140 (散熱器)，換句話說，元件140 (散熱器)的部份 表面是暴露于封裝膠體160外。在其他實(shí)施例中，封裝膠體160亦可完全覆蓋 元件140 (散熱器)。請(qǐng)?jiān)賲⒖紙D1，封裝膠體160能保護(hù)這些第一焊線130 避免受到毀壞。
在本實(shí)施例中，配置于第一芯片120的第一有源面120a上的一第一粘著 層150可透過以下的步驟進(jìn)行制作。首先，提供一晶片，此晶片上具有多個(gè)成 陣列排列的第一芯片120。接著，形成一第一雙階粘著層于第一芯片120的第
7一有源面120a上，借由加熱或紫外線照射使得第一雙階粘著層被部份固化而形 成第一 B階粘著層150a。之后，形成一第二雙階粘著層于第一 B階粘著層150a 上。最后，借由加熱或紫外線照射使得第二雙階粘著層被部份固化而形成第二 B階粘著層150b。此時(shí)，第一 B階粘著層150a與第二 B階粘著層150b便被形 成于晶片的有源面上。當(dāng)晶片被切割(單體化)之后，即可得到第一有源面120a 上形成有第一粘著層150的第一芯片120。因此，具有第一 B階粘著層150a 與第二B階粘著層150b的第一粘著層150有利于量產(chǎn)。此外，第一B階粘著 層150a與第二B階粘著層150b的形成方式可以借由旋轉(zhuǎn)涂布法、印刷法或其 他適合的方式。
在第二 B階粘著層150b被部份固化的同時(shí)，第一 B階粘著層150a也可再 進(jìn)一步被固化而具有較佳的機(jī)械強(qiáng)度，以保持第一芯片120與元件140之間的 間距(gap)。此時(shí)，第一B階粘著層150a可為部份固化或是全部固化來提供 足夠的支撐力，而第二B階粘著層150b可呈現(xiàn)柔軟且具粘性的狀態(tài)。
在本實(shí)施例中，當(dāng)元件140粘附于第一芯片120或封裝膠體160覆蓋元件 140之后，第一B階粘著層150a與第二B階粘著層150b會(huì)被完全固化。舉例 而言，第一 B階粘著層150a與第二 B階粘著層150b可為ABLESTIK的8008 或8008HT，且其玻璃轉(zhuǎn)換溫度大約介于攝氏八十度與攝氏三百度之間。此外， 第一 B階粘著層150a與第二 B階粘著層150b亦可為ABLESTIK的6200、6201、 6202C或HITACHI Chemical CO.， Ltd.提供的SA-200-6、 SA-200-10，且其玻璃 轉(zhuǎn)換溫度大約介于攝氏負(fù)四十度與攝氏一百五十度之間。第一B階粘著層150a 的玻璃轉(zhuǎn)換溫度可大于、等于或小于第二 B階粘著層150b的玻璃轉(zhuǎn)換溫度。 此外，例如可將一些導(dǎo)電粒子(如銀粒子、銅粒子及金粒子)攙雜于第一B階 粘著層150a與第二B階粘著層150b中以增加導(dǎo)電性。
請(qǐng)?jiān)賲⒖紙D1，芯片封裝100更可包括一第二粘著層170，其貼附于第一 芯片120的第一背面120b與線路基板110之間。換句話說，第一芯片120借 由第二粘著層170貼附于線路基板110。在本實(shí)施例中，第一芯片120的尺寸 與元件140 (散熱器)的尺寸實(shí)質(zhì)上相同。此外，第一芯片120的邊緣對(duì)齊元 件140 (散熱器)的邊緣。
圖2為本發(fā)明的第二實(shí)施例的一種芯片封裝的剖面示意圖。請(qǐng)同時(shí)參考圖
82與圖1，在本實(shí)施例中，圖2的芯片封裝200與圖1的芯片封裝100相似， 二者主要差異之處在于圖2的芯片封裝200中的第二粘著層170包括一粘附 于第一芯片120的第一背面120b上的第三B階粘著層170a以及一粘附于第三 B階粘著層170a與線路基板IIO之間的第四B階粘著層170b。在此必須說明 的是，第三B階粘著層170a與第四B階粘著層170b可以借由旋轉(zhuǎn)涂布法、印 刷法或其他適合的方式形成于第一芯片120的第一背面120b上或線路基板110 上。
在本實(shí)施例中，第一芯片120的尺寸與元件140 (散熱器)的尺寸實(shí)質(zhì)上 相同。此外，第一芯片120的邊緣未對(duì)齊元件140 (散熱器)的邊緣。
在本實(shí)施例中，當(dāng)?shù)谝恍酒?20被貼附于線路基板110或封裝膠體160覆 蓋第一芯片120之后，第三B階粘著層170a與第四B階粘著層170b會(huì)被完全 固化。第三B階粘著層170a與第四B階粘著層170b可為ABLESTIK的8008 或8008HT，且其玻璃轉(zhuǎn)換溫度大約介于攝氏八十度與攝氏三百度之間。此外， 第三B階粘著層170a與第四B階粘著層170b亦可為ABLESTIK的6200、6201 、 6202C或HITACHI Chemical CO.， Ltd.提供的SA-200-6、 SA-200-10，且其玻璃 轉(zhuǎn)換溫度大約介于攝氏負(fù)四十度與攝氏一百五十度之間。第三B階粘著層170a 的玻璃轉(zhuǎn)換溫度可大于、等于或小于第四B階粘著層170b的玻璃轉(zhuǎn)換溫度。 此外，例如可將一些導(dǎo)電粒子(如銀粒子、銅粒子及金粒子)攙雜于第三B階 粘著層170a與第四B階粘著層170b中以增加導(dǎo)電性。
圖3與圖4為本發(fā)明的第三實(shí)施例的芯片封裝的剖面示意圖。請(qǐng)同時(shí)參考 圖3與圖1，在本實(shí)施例中，圖3的芯片封裝300與圖1的芯片封裝100相似， 二者主要差異之處在于圖3的元件140為一第二芯片。此外，請(qǐng)同時(shí)參考圖 4與圖2，在本實(shí)施例中，圖4的芯片封裝400與圖2的芯片封裝200相似， 二者主要差異之處在于圖4的元件140為一第二芯片。
請(qǐng)同時(shí)參考圖3與圖4，線路基板110具有多個(gè)第一連接墊112與多個(gè)第 二連接墊114，其中這些第一連接墊112與這些第二連接墊114配置于線路基 板110的同一表面。元件140 (第二芯片)具有一第二背面140b與一相對(duì)于第 二背面140b的第二有源面140a。元件140 (第二芯片)的第二背面140b借由 第一粘著層150貼附于第一芯片120的第一有源面120a。元件140(第二芯片)包括多個(gè)配置于第二有源面140a的第二焊墊142。此外，芯片封裝300更包括 多條第二焊線180，這些第二焊線180電性連接至元件140 (第二芯片)的第 二焊墊142與線路基板IIO的第二連接墊114。在本實(shí)施例中，第一B階粘著 層150a與第二 B階粘著層150b可形成于具有元件140 (第二芯片)的晶片 (wafer)的背面上。當(dāng)晶片被切割(單體化)之后，即可得到第二背面140b 上形成有第一粘著層150的元件140 (第二芯片)。因此，具有第一B階粘著 層150a與第二B階粘著層150b的第一粘著層150有利于量產(chǎn)。此外，第一 B 階粘著層150a與第二B階粘著層150b的形成方式可以借由旋轉(zhuǎn)涂布法、印刷 法或其他適合的方式。在此必須說明的是，元件140亦可為一被動(dòng)元件，其例 如是一電容器、 一電阻器或一電感器。
雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何本 領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的修改和完善， 因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所界定的為準(zhǔn)。
權(quán)利要求
1.一種芯片封裝，包括一線路基板；一第一芯片，具有一第一有源面、一相對(duì)于該第一有源面的第一背面以及多個(gè)配置于該第一有源面的第一焊墊，其中該第一芯片的該第一背面粘附于該線路基板上，且該第一芯片電性連接至該線路基板；多條第一焊線，電性連接至該線路基板與該第一芯片的該些第一焊墊；一元件，配置于該第一芯片的該第一有源面的上方；一第一粘著層，粘附于該第一芯片的該第一有源面與該元件之間，且未覆蓋該些第一焊墊，其中該第一粘著層包括一第一B階粘著層，粘附于該第一芯片的部份該第一有源面上；以及一第二B階粘著層，粘附于該第一B階粘著層與該元件之間；以及一封裝膠體，配置于該線路基板上且覆蓋該第一芯片、該元件、該第一粘著層以及該些第一焊線。
2. 如權(quán)利要求l所述的芯片封裝，其特征在于，該線路基板具有多個(gè)第一 連接墊，透過該些第一焊線電性連接至該些第一焊墊。
3. 如權(quán)利要求1所述的芯片封裝，其特征在于，該元件為一第二芯片，具 有一第二背面與一相對(duì)于該第二背面的第二有源面，該第二芯片的該第二背面 借由該第一粘著層粘附于該第一芯片的該第一有源面。
4. 如權(quán)利要求3所述的芯片封裝，其特征在于，更包括多條第二焊線，電 性連接至該第二芯片與該線路基板。
5. 如權(quán)利要求4所述的芯片封裝，其特征在于，該第二芯片具有多個(gè)第二 焊墊，且該線路基板具有多個(gè)第二連接墊，該些第二連接墊透過該些第二焊線 電性連接至該些第二焊墊。
6. 如權(quán)利要求1所述的芯片封裝，其特征在于，該元件為一散熱器。
7. 如權(quán)利要求1所述的芯片封裝，其特征在于，更包括一第二粘著層，粘 附于該第一芯片的該第一背面與該線路基板之間。
8. 如權(quán)利要求7所述的芯片封裝，其特征在于，該第二粘著層包括一第三B階粘著層，粘附于該第一芯片的該第一背面上；以及 一第四B階粘著層，粘附于該第三B階粘著層與該線路基板之間。
9. 如權(quán)利要求l所述的芯片封裝，其特征在于，該第一芯片的邊緣對(duì)齊該 元件的邊緣。
10. 如權(quán)利要求1所述的芯片封裝，其特征在于，該第一芯片的邊緣未對(duì)齊該元件的邊緣。
全文摘要
本發(fā)明提出一種芯片封裝，包括一線路基板、一第一芯片、多條第一焊線、一元件、一第一粘著層以及一封裝膠體。第一芯片具有一第一有源面、一第一背面及多個(gè)第一焊墊，第一背面粘附于線路基板上，且第一芯片電性連接至線路基板。第一焊線電性連接至線路基板與第一芯片的第一焊墊。元件配置于第一芯片的第一有源面的上方。第一粘著層粘附于第一有源面與元件之間，且未覆蓋第一焊墊。第一粘著層包括一粘附于第一芯片的部份第一有源面的第一B階粘著層以及一粘附于第一B階粘著層與元件之間的第二B階粘著層。
文檔編號(hào)H01L25/00GK101661925SQ200810186350
公開日2010年3月3日 申請(qǐng)日期2008年12月8日 優(yōu)先權(quán)日2008年8月26日
發(fā)明者沈更新, 偉 王 申請(qǐng)人:南茂科技股份有限公司;百慕達(dá)南茂科技股份有限公司