專利名稱：具有多晶粒的半導(dǎo)體組件封裝結(jié)構(gòu)及其方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于半導(dǎo)體組件封裝結(jié)構(gòu)，特定而言是有關(guān)于具有多晶粒的半導(dǎo)體組
件封裝結(jié)構(gòu)及其方法，本結(jié)構(gòu)可減小封裝尺寸及改善產(chǎn)量及可靠性。
背景技術(shù)：
近年來，高科技電子制造業(yè)推出更具特征且更為人性化的電子產(chǎn)品。半導(dǎo)體科技 的快速成長已促使半導(dǎo)體封裝尺寸縮小、適用多接腳、細(xì)間距、電子組件縮小等的快速進(jìn) 展。圓片級封裝的目的及優(yōu)點(diǎn)包含減少生產(chǎn)成本以及由利用較短導(dǎo)線路徑、獲得較佳噪聲 比(即訊號(hào)對噪聲的比)而減少寄生電容及寄生電感所造成的影響。 因傳統(tǒng)封裝技術(shù)必須將圓片上的晶粒分割成各別的晶粒且接著各別封裝該晶粒， 故此類技術(shù)對于制造程序而言為耗時(shí)。因芯片封裝技術(shù)大為受到集成電路發(fā)展的影響，故 當(dāng)電子裝置的尺寸變?yōu)楦咭髸r(shí)，封裝技術(shù)亦如此。由于上述理由，封裝技術(shù)的趨勢朝向現(xiàn) 今的錫球數(shù)組(BGA)、芯片倒裝封裝(芯片倒裝錫球數(shù)組(FC-BGA))、芯片尺寸封裝(CSP)、 圓片級封裝(WLP)。 「圓片級封裝」(WLP)是被了解為圓片上整體封裝、所有互連及其它程序 步驟是于分割成晶粒的前施行。 一般而言，于完成所有組裝程序或封裝程序之后，獨(dú)立的半 導(dǎo)體封裝從具數(shù)個(gè)半導(dǎo)體晶粒的圓片分割出。該圓片級封裝具有極小的尺寸并結(jié)合極佳的 電子特性。 于制造方法中，圓片級芯片尺寸封裝(WLCSP)技術(shù)為高級封裝技術(shù)，其晶粒于圓 片上予以制造及測試，且接著切割而分割出，以用于在表面黏著生產(chǎn)線中組裝。因圓片級封 裝技術(shù)利用整個(gè)圓片作為目標(biāo)，而非利用單一芯片或晶粒，因此于進(jìn)行分割程序之前，封裝 及測試皆已完成。此外，圓片級封裝(WLP)是如此的高級技術(shù)，因此打線接合、晶粒黏著及 底部填充的程序可予以忽略。利用圓片級封裝技術(shù)，可減少成本及制造時(shí)間且圓片級封裝 的最終結(jié)構(gòu)尺寸可相當(dāng)于晶粒大小，故此技術(shù)可滿足電子裝置的微型化需求。再者，圓片級 芯片尺寸封裝(WLCSP)具有能由利用晶粒的外圍區(qū)域作為接合點(diǎn)而直接于晶粒上印刷重 分布電路的優(yōu)點(diǎn)。其是由重分布晶粒表面上的區(qū)域數(shù)組而達(dá)成，可完全利用晶粒的整塊區(qū) 域。接合點(diǎn)是由形成芯片倒裝凸塊而位于重分布電路上，故晶粒的底側(cè)直接連接至具有微 型分隔接合點(diǎn)的印刷電路板(PCB)。 雖圓片級芯片尺寸封裝(WLCSP)可大為減少訊號(hào)路徑距離，然而當(dāng)晶粒及內(nèi)部組 件的整合度更高時(shí)，于晶粒表面上容納所有接合點(diǎn)仍然非常困難。當(dāng)整合度更高時(shí)，晶粒上 的接腳數(shù)增加，故區(qū)域數(shù)組中接腳的重分布也就難以達(dá)到。即使接腳重分布成功，接腳之間 的距離將太小而無法符合印刷電路板(PCB)之間距。亦即，由于巨大的封裝尺寸，此樣先前 技術(shù)的程序及結(jié)構(gòu)受困于良率及可靠度的問題。先前技術(shù)的方法的另一缺點(diǎn)為較高成本及 制造耗時(shí)。 雖圓片級封裝技術(shù)具有上述優(yōu)點(diǎn)，然而仍存在一些影響圓片級封裝技術(shù)的接受度 的問題。例如，圓片級封裝結(jié)構(gòu)的材料與印刷電路板(PCB)間的熱膨脹系數(shù)差異變?yōu)榱硪?造成結(jié)構(gòu)的機(jī)械不穩(wěn)定的關(guān)鍵因素。美國專利申請第6， 271， 469號(hào)公開的封裝方案則受困于熱膨脹系數(shù)不匹配的問題。因先前技術(shù)利用由模制混合物包裹的硅晶粒。如本領(lǐng)域所熟 知，硅材料的熱膨脹系數(shù)系為2. 3，然而模制混合物的熱膨脹系數(shù)約20至80。由于混合物 及介電層材料的固化溫度較高，故此配置會(huì)造成晶粒位置于工藝期間偏移，且互連焊墊亦 將偏移，而造成良率及效能問題。于溫度循環(huán)期間要回復(fù)到原來位置是為困難(若固化溫 度鄰近或高于玻璃化轉(zhuǎn)變溫度(Tg)，則由環(huán)氧樹脂特性所造成)。其意指先前的結(jié)構(gòu)封裝 不能以大尺寸來制造，且會(huì)造成較高制造成本。 再者，若干技術(shù)牽涉到利用直接形成于基板上表面上的晶粒。如本領(lǐng)域所熟知，形 成于半導(dǎo)體晶粒上的焊墊通過牽涉到重分布層(RDL)的公知重分布程序予以重分布成區(qū) 域數(shù)組形式中的復(fù)數(shù)個(gè)金屬墊。積層將增加封裝的尺寸。因此，封裝的厚度會(huì)增加。其可 能與減少芯片尺寸的需求相抵觸。 此外，先前技術(shù)受困于需要復(fù)雜工藝以形成板型封裝。其需要模制工具以用于模 制材料的包裹及注入。由于混合物熱固化后會(huì)變形，故不可能控制晶粒表面與混合物于同 一水平，因此需要化學(xué)機(jī)械研磨(CMP)程序以刨光不平坦的表面。成本因此提高。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種新穎的具有多晶粒的結(jié)構(gòu)及其方法以用于板型封裝 (Panel scale package ;PSP)，以便克服上述問題。 本發(fā)明將以若干較佳實(shí)施例加以敘述。然而，本領(lǐng)域技術(shù)人員應(yīng)得以領(lǐng)會(huì)，除此處 的詳細(xì)敘述外，本發(fā)明可廣泛實(shí)施于其它實(shí)施例中。本發(fā)明的范圍是不受此類實(shí)施例所限 制，且應(yīng)視權(quán)利要求書而定。 本發(fā)明的目的是提供半導(dǎo)體組件封裝結(jié)構(gòu)及其方法，其可提供一具有堆棧晶粒的 新穎超薄封裝結(jié)構(gòu)。 本發(fā)明的另一目的是提供半導(dǎo)體組件封裝結(jié)構(gòu)及其方法，由于基板及印刷電路板 具有相同的熱膨脹系數(shù)，故可提供較佳的可靠度。 本發(fā)明的又另一目的是提供半導(dǎo)體組件封裝結(jié)構(gòu)及其方法，其可提供一簡易的用 以形成半導(dǎo)體組件封裝的工藝。 本發(fā)明的再另一目的是提供半導(dǎo)體組件封裝結(jié)構(gòu)及其方法，其可降低成本并提高 良率。 本發(fā)明的另一目的是提供半導(dǎo)體組件封裝結(jié)構(gòu)及其方法，其可提供一良好的低腳 位數(shù)組件解決方案。 為實(shí)現(xiàn)上述目的，本發(fā)明提供的半導(dǎo)體組件封裝結(jié)構(gòu)，其包含基板，其具有至少一 晶粒接收通孔及一導(dǎo)電連接通孔結(jié)構(gòu)，且通過上述導(dǎo)電連接通孔結(jié)構(gòu)與上述基板的上表面 上的第一接觸墊及上述基板的下表面上的第二接觸墊相耦合；至少一第一晶粒，其具有第 一接合墊且設(shè)置于上述晶粒接收通孔內(nèi)；第一黏著材料，其形成于上述第一晶粒之下；第 二黏著材料，其填充入上述第一晶粒與上述基板的上述晶粒接收通孔的側(cè)壁間的間隔內(nèi)； 第一導(dǎo)線，其加以形成以耦合上述第一接合墊與上述第一接觸墊；至少一第二晶粒，其具有 第二接合墊且附著于上述第一晶粒上；晶粒附著材料，其形成于上述第二晶粒之下；第二 導(dǎo)線，其加以形成以耦合上述第二接合墊與上述第一接觸墊；以及復(fù)數(shù)介電層，其形成于上 述第一及第二導(dǎo)線、上述第一及第二晶粒以及上述基板之上。
本發(fā)明提供的用以形成半導(dǎo)體組件封裝的方法，其包含提供具有至少一晶粒接收 通孔及導(dǎo)電連接通孔結(jié)構(gòu)的基板，上述基板通過上述導(dǎo)電連接通孔結(jié)構(gòu)與上述基板的上表 面上的第一接觸墊及上述基板的下表面上的第二接觸墊相耦合；印刷圖樣化黏膠于晶粒重 布工具上；由上述圖樣化黏膠將上述基板接合于上述晶粒重布工具上；由取放精密對準(zhǔn)系 統(tǒng)將具有第一接合墊的至少一第一晶粒重分布于上述晶粒重布工具上，使其具有期望的間 距并使第一晶粒的主動(dòng)面由上述圖樣化黏膠所緊黏；形成第一黏著材料于上述第一晶粒的 背側(cè)上(其可于切割的前以圓片形式實(shí)施)；將第二黏著材料填充入上述第一晶粒的邊緣 與上述基板的上述晶粒接收通孔間的間隔內(nèi)；由分離上述圖樣化黏膠將封裝結(jié)構(gòu)(或板圓 片，意指具有內(nèi)嵌晶粒及黏著材料的基板)從上述晶粒重布工具分開；形成第一導(dǎo)線以將 上述第一接合墊連接至上述第一接觸墊；由晶粒附著材料將具有第二接合墊的至少一第二 晶粒附著并放置于上述第一晶粒上(晶粒附著材料可以黏著膠膜實(shí)施于圓片形式或于完 成形成第一導(dǎo)線的后印刷晶粒附著材料于第一晶粒上)；形成第二導(dǎo)線以連接上述第二接 合墊以及上述第一接觸墊；由導(dǎo)電連接通孔結(jié)構(gòu)(預(yù)形成于基板內(nèi))將第一接觸墊連接至 第二接觸墊；形成復(fù)數(shù)介電層于上述導(dǎo)線、上述第一及第二晶粒的主動(dòng)面以及上述基板的 上表面上；以及將上述封裝結(jié)構(gòu)(板型)黏著于膠膜上并予以切割使其形成獨(dú)立晶粒。其 可于分割晶粒的前以板圓片形式實(shí)施最終測試及/或預(yù)燒程序。 本發(fā)明提供的用以形成半導(dǎo)體組件封裝的方法，其包含提供具有至少一晶粒接收 通孔及導(dǎo)電連接通孔結(jié)構(gòu)的基板，上述基板通過上述導(dǎo)電連接通孔結(jié)構(gòu)與上述基板的上表 面上的第一接觸墊及上述基板的下表面上的第二接觸墊相耦合；印刷圖樣化黏膠于晶粒重 布工具上；由上述圖樣化黏膠將上述基板接合于上述晶粒重布工具上；由取放精密對準(zhǔn)系 統(tǒng)將具有第一接合墊的至少一第一晶粒重分布于上述晶粒重布工具上，使上述第一晶粒的 背側(cè)由上述圖樣化黏膠緊黏并使其具有期望的間距且于上述晶粒接收通孔內(nèi)；形成第一導(dǎo) 線以將上述第一接合墊連接至上述第一接觸墊；將具有第二接合墊的至少一第二晶粒放置 /附著于上述第一晶粒上(于第二晶粒的背側(cè)上附有黏著膠膜/材料)；形成第二導(dǎo)線以耦 合上述第二接合墊以及上述第一接觸墊；形成介電層于上述第一及第二晶粒的主動(dòng)面以及 上述基板的上表面上且填充入上述第一晶粒邊緣與上述基板的上述晶粒接收通孔的側(cè)壁 間的間隔內(nèi)；由分離上述圖樣化黏膠將封裝結(jié)構(gòu)(或板型結(jié)構(gòu)，意指具有晶粒及黏著材料 即此處的介電層的基板)從上述晶粒重布工具分開；以及將上述封裝結(jié)構(gòu)(板型)黏著于 膠膜上并予以切割使其形成獨(dú)立晶粒(半導(dǎo)體組件)。


本發(fā)明可由說明書中若干較佳實(shí)施例及詳細(xì)敘述以及后附圖式得以了解。然而， 本領(lǐng)域技術(shù)人員應(yīng)得以領(lǐng)會(huì)所有本發(fā)明的較佳實(shí)施例是用以說明而非用以限制本發(fā)明的 權(quán)利要求，其中 圖la是根據(jù)本發(fā)明的一實(shí)施例的半導(dǎo)體組件封裝結(jié)構(gòu)的橫切面示意圖(打線接 合型)。 圖lb是根據(jù)本發(fā)明的一實(shí)施例的半導(dǎo)體組件封裝結(jié)構(gòu)的橫切面示意圖(重分布 層型)。 圖2a是根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體組件封裝結(jié)構(gòu)的橫切面示意圖。
圖2b是根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體組件封裝結(jié)構(gòu)的橫切面示意圖。
圖3a是根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體組件封裝結(jié)構(gòu)的橫切面示意圖(打線 接合型)。 圖3b是根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體組件封裝結(jié)構(gòu)的橫切面示意圖(重分 布層型)。 圖4是根據(jù)本發(fā)明的一實(shí)施例的半導(dǎo)體組件封裝結(jié)構(gòu)的下視圖。 圖5是根據(jù)本發(fā)明的一實(shí)施例的半導(dǎo)體組件封裝結(jié)構(gòu)的俯視圖。 圖6a至圖6d是根據(jù)本發(fā)明的一實(shí)施例的形成半導(dǎo)體組件封裝結(jié)構(gòu)的方法的橫切
面示意圖。 圖7a至圖7h是根據(jù)本發(fā)明的另一實(shí)施例的形成半導(dǎo)體組件封裝結(jié)構(gòu)的方法的橫 切面示意圖。 附圖中的符號(hào)對照100半導(dǎo)體組件封裝結(jié)構(gòu)、102基板、104第一晶粒、105晶粒接 收通孔、106第一黏著材料、107第二黏著材料、108第一接合墊、110金屬或?qū)щ妼印?12第一 導(dǎo)線、113第一接觸墊、114導(dǎo)電連接通孔結(jié)構(gòu)、115第二接觸墊、118介電層、118a介電層、 118b介電層、118c介電層、119保護(hù)基底、119a黏膠層、120導(dǎo)電凸塊、122第二晶粒、124晶 粒附著材料、126第二接合墊、128第二導(dǎo)線、150金屬層、200半導(dǎo)體組件封裝結(jié)構(gòu)、202基 板、204第一晶粒、205晶粒接收通孔、206第一黏著材料、207第二黏著材料、208第一接合 墊、210金屬或?qū)щ妼印?12第一導(dǎo)線、213第一接觸墊、214導(dǎo)電連接通孔結(jié)構(gòu)、215第二接觸 墊、218介電層、218a介電層、218b介電層、218c介電層、219保護(hù)基底、219a黏膠層、220導(dǎo) 電凸塊、222第二晶粒、224晶粒附著材料、226第二接合墊、228第二導(dǎo)線、230切割線、232 切割刀片、300晶粒重布工具、302膠膜。
具體實(shí)施例方式
于以下敘述中，將提供若干特定細(xì)節(jié)以徹底了解本發(fā)明的實(shí)施例，而此類敘述是 解釋本發(fā)明的結(jié)構(gòu)及程序，只用以說明本發(fā)明的較佳實(shí)施例，而非用以限制本發(fā)明。然而，
本領(lǐng)域技術(shù)人員將得以領(lǐng)會(huì)，本發(fā)明可無需一或多特定細(xì)節(jié)即可實(shí)施，或可以其它方法、組 件、材料實(shí)施。 參照圖la及圖lb，為根據(jù)本發(fā)明的一實(shí)施例的半導(dǎo)體組件封裝結(jié)構(gòu)100的橫切面 示意圖。半導(dǎo)體組件封裝結(jié)構(gòu)100包含基板102、第一晶粒104、晶粒接收通孔105、第一黏 著材料106、第二黏著材料107、第一接合墊108、金屬或?qū)щ妼?10、第一導(dǎo)線112、第一接觸 墊113、導(dǎo)電連接通孔結(jié)構(gòu)114、第二接觸墊115、第二晶粒122、第二接合墊126、晶粒附著 材料124、第二導(dǎo)線128、介電層118以及復(fù)數(shù)導(dǎo)電凸塊120。圖lb顯示多個(gè)介電層118a、 118b及118c，是利用積層結(jié)構(gòu)及方法形成。 于圖la及圖lb中，基板102具有一晶粒接收通孔105形成于其中，以接收第一晶 粒104。晶粒接收通孔105是從基板102的上表面形成并貫穿基板102至基板102的下表 面。晶粒接收通孔105預(yù)先形成于基板102中。第一黏著材料106涂布(黏著)于第一晶 粒104的下表面之下，其可于切割分離的前以硅圓片形式實(shí)施，由此密封第一晶粒104。第 二黏著材料107亦重填于第一晶粒104的邊緣與晶粒接收通孔105的側(cè)壁間的間隔內(nèi)。第 一黏著材料106及第二黏著材料107均可利用相同的材料。
基板102還包含導(dǎo)電連接通孔結(jié)構(gòu)114形成于其中。第一接觸墊113及第二接觸 墊115(用于有機(jī)基板)各別形成于導(dǎo)電連接通孔結(jié)構(gòu)114的上表面及下表面上以及于部 份的基板102的上表面及下表面上。導(dǎo)電材料重填入導(dǎo)電連接通孔結(jié)構(gòu)114內(nèi)，以用于電 性連接。其為制造基板102時(shí)的預(yù)先形成程序。 金屬或?qū)щ妼?10選擇性涂布(藉由濺鍍或無電極電鍍法 (electro-lessplating))于晶粒接收通孔105的側(cè)壁上，亦即金屬或?qū)щ妼覫IO形成于由 第二黏著材料107所環(huán)繞的第一晶粒104與基板102之間。由利用若干特別的黏著材料尤 其是橡膠型態(tài)黏著材料，可改善晶粒邊緣與基板102的晶粒接收通孔105的側(cè)壁之間的黏
著強(qiáng)度。 第一晶粒104設(shè)置于基板102中的晶粒接收通孔105內(nèi)。如本領(lǐng)域技術(shù)人員所熟 知，第一接合墊108形成于第一晶粒104的上表面內(nèi)。第一導(dǎo)線112加以形成以耦合第一 接合墊108及第一接觸墊113。第一導(dǎo)線112可以打線接合方式或堆棧重分布方式實(shí)施，以 用于電性連接。 本發(fā)明還包含第二晶粒122，其形成于晶粒附著材料124上，且接著放置/附著于 第一晶粒104的主動(dòng)面上(或當(dāng)利用積層結(jié)構(gòu)時(shí)放置/附著于介電層上)。換言之，第二晶 粒122放置/附著于第一晶粒104的上方，以暴露第一接合墊108，以用于電性連接(若利 用打線接合方式)。第二晶粒122具有復(fù)數(shù)第二接合墊126，其形成于第二晶粒122的上表 面上。第二導(dǎo)線128加以形成以耦合第二接合墊126及第一接觸墊113(其可為接合線或 積層結(jié)構(gòu))。接著，介電層118加以形成以覆蓋第一導(dǎo)線112、第二導(dǎo)線128、第一晶粒104 及第二晶粒122的上表面以及基板102。當(dāng)利用積層結(jié)構(gòu)及方法時(shí)，介電層可為多個(gè)介電層 結(jié)構(gòu)118a、118b、118c，如圖lb所示。 積層(重分布層(RDL))結(jié)構(gòu)及其程序可選擇性實(shí)施于包覆有芯片的基板的下側(cè) 上，以將第二接觸墊耦合至終端墊。終端墊結(jié)構(gòu)可為錫球數(shù)組(BGA)或平面閘格數(shù)組(LGA) 形式。 之后，復(fù)數(shù)導(dǎo)電凸塊120是由于表面上印刷錫膏(solder paste)(或設(shè)置焊錫球) 而形成并耦合至終端墊上。隨后，實(shí)施回焊程序以回焊錫膏(solderpaste)。因此，第一晶 粒104及第二晶粒122可通過導(dǎo)電連接通孔結(jié)構(gòu)114、第一導(dǎo)線112及第二導(dǎo)線128而與導(dǎo) 電凸塊120相電性連接。 保護(hù)基底119是加以利用以防止封裝受到可能會(huì)傷害封裝的外力。其包含黏膠層 119a以黏著介電層118及保護(hù)基底119。頂部的介電層118c若黏性夠強(qiáng)亦可用作為黏膠 層119a的功用。由于第二黏著材料107具有彈性(伸長)特性，故金屬或?qū)щ妼?10及第 二黏著材料107作為緩沖區(qū)域，其吸收于溫度循環(huán)期間第一晶粒104及基板102之間的熱 機(jī)械應(yīng)力。上述結(jié)構(gòu)構(gòu)成平面閘格數(shù)組(LGA)封裝(周圍型)。 于一實(shí)施例中，基板102的材料包含環(huán)氧型耐高溫玻璃纖維板(FR5)、玻璃纖維 板(FR4)、聚亞酰胺(PI)或內(nèi)部具有玻璃纖維的雙馬來酰亞胺三氮雜苯樹脂(BT)?；?102的材料亦可為金屬、合金、玻璃、硅、陶瓷或印刷電路板(PCB)。合金還包含鎳鐵合金 (Alloy42) (42%鎳-58%鐵)或柯弗合金(Kover) (29 %鎳-17 %鈷-54 %鐵)。再者，合 金較佳地是由鎳鐵合金(Alloy42)所組成，其為一種鎳鐵合金，其膨脹系數(shù)使其適于加入 微型電子電路中的硅芯片，且其由42%的鎳以及58%的鐵所組成。合金亦可由柯弗合金(Kover)所組成，其由29%的鎳、17%的鈷以及54%的鐵所組成。 基板102的材料較佳為有機(jī)基板，例如具已定義通孔的環(huán)氧型耐高溫玻璃纖維板 (FR5)、聚亞酰胺(PI)、雙馬來酰亞胺三氮雜苯樹脂(BT)或印刷電路板(PCB)，或具預(yù)蝕刻 電路的銅金屬層。熱膨脹系數(shù)(CTE)較佳地是與印刷電路板(PCB)相同。由于基板102的 熱膨脹系數(shù)(CTE)是與印刷電路板(PCB)或主機(jī)板(mother board)的熱膨脹系數(shù)(CTE) 相匹配，故本發(fā)明可提供具有較佳可靠度的結(jié)構(gòu)。具高玻璃化轉(zhuǎn)變溫度(Tg)的有機(jī)基板較 佳為環(huán)氧型耐高溫玻璃纖維板(FR5)或雙馬來酰亞胺三氮雜苯樹脂(BT)型基板。銅金屬 (熱膨脹系數(shù)約16)亦可予以利用。玻璃、陶瓷、硅亦可予以利用作為基板。第二黏著材料 107較佳地是以硅膠彈性材料形成，亦可利用環(huán)氧樹脂。 于一實(shí)施例中，第一黏著材料106及第二黏著材料107的材料包含紫外光(UV)固 化型及熱固化型材料、環(huán)氧樹脂或橡膠型材料。第一黏著材料106的材料亦可包含金屬材 料。再者，當(dāng)使用打線接合時(shí)，介電層118的材料包含液態(tài)膠(liquid compound)、樹脂、硅 膠，而當(dāng)使用積層結(jié)構(gòu)時(shí)，介電層118的材料則包含苯環(huán)丁烯(BCB)、硅氧烷聚合物(SINR) 或聚亞酰胺(PI)。 于一實(shí)施例中，保護(hù)基底119的材料包含但不限于耐高溫玻璃纖維板(FR5)、玻璃 纖維板(FR4)、聚亞酰胺(PI)或內(nèi)部具有玻璃纖維的雙馬來酰亞胺三氮雜苯樹脂(BT)或金 屬。保護(hù)基底119可附著于介電層118的頂部上以保護(hù)封裝，且保護(hù)基底119亦可由激光 程序于其頂部加以標(biāo)記。 于一實(shí)施例中，晶粒附著材料124的材料包含但不限于彈性材料。晶粒附著材料 124，例如附著膠帶，內(nèi)部具有間隔球(space balls)，其作為緩沖區(qū)域以吸收于溫度循環(huán)期 間及熱固化期間第一晶粒104及第二晶粒122間的熱機(jī)械應(yīng)力。 參照圖2a，是根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體組件封裝結(jié)構(gòu)200的橫切面示意 圖?；?02包含導(dǎo)電連接通孔結(jié)構(gòu)214，其形成于基板202的四側(cè)上，亦即導(dǎo)電連接通孔 結(jié)構(gòu)214各別形成于基板202的兩側(cè)邊(可為四端側(cè)邊)上。第一接觸墊213及第二接觸 墊215各別形成于導(dǎo)電連接通孔結(jié)構(gòu)214的上表面及下表面以及部份的基板202的上表面 及下表面上。導(dǎo)電材料重填入導(dǎo)電連接通孔結(jié)構(gòu)214內(nèi)，以用于電性連接。于完成分割后， 每一獨(dú)立封裝共享一半的導(dǎo)電連接通孔結(jié)構(gòu)。 此外，半導(dǎo)體組件封裝結(jié)構(gòu)200包含第二晶粒222，其具有復(fù)數(shù)第二接合墊226形 成于第二晶粒222的上表面上。第二晶粒222形成于晶粒附著材料224上，接著將第二晶 粒222放置/附著于第一晶粒204的主動(dòng)面上(若利用積層程序取代形成導(dǎo)線，則第二晶 粒222附著于第一晶粒的第一積層上)。換言之，第二晶粒222放置于第一晶粒204上，以 暴露第一接合墊208，以用于電性連接(若利用打線接合)。第二導(dǎo)線228是加以形成以耦 合第二接合墊226及第一接觸墊213。接著，選擇性于包覆有晶粒的基板的下側(cè)上形成積 層(重分布層(RDL))，用以耦合第二接觸墊215及終端墊，且復(fù)數(shù)導(dǎo)電凸塊220耦合至終 端墊。形成于第一晶粒204內(nèi)的第一接合墊208以及形成于第二晶粒222內(nèi)的第二接合墊 226可由導(dǎo)電連接通孔結(jié)構(gòu)214、第一導(dǎo)線212及第二導(dǎo)線228而與導(dǎo)電凸塊220相電性連 接。 金屬或?qū)щ妼?10選擇性涂布于晶粒接收通孔205的側(cè)壁上，亦即金屬或?qū)щ妼?210形成于由第二黏著材料207所環(huán)繞的第一晶粒204與基板202之間。
9
再者，如圖1及圖2所示，半導(dǎo)體組件封裝結(jié)構(gòu)200中的若干組件與半導(dǎo)體組件封 裝結(jié)構(gòu)100中的組件相似，故省略其詳細(xì)敘述。 圖2b是根據(jù)本發(fā)明的一實(shí)施例的半導(dǎo)體組件封裝結(jié)構(gòu)200的結(jié)構(gòu)的橫切面示意 圖。第一接觸墊213形成于導(dǎo)電連接通孔結(jié)構(gòu)214之上。導(dǎo)電連接通孔結(jié)構(gòu)214位于切割 線230的區(qū)域上。換言之，每一半導(dǎo)體組件封裝結(jié)構(gòu)于切割后，各具有一半的導(dǎo)電連接通孔 結(jié)構(gòu)214(由于若干區(qū)域被切除，故實(shí)際上其尺寸少于一半)。導(dǎo)電連接通孔結(jié)構(gòu)214的內(nèi) 部填充有導(dǎo)電材料，且/或另外的其余區(qū)域是以環(huán)氧樹脂填塞。其可改善表面黏著程序期 間的焊錫熔接質(zhì)量，且亦可降低封裝尺寸(foot print)。同樣地，此半個(gè)導(dǎo)電連接通孔結(jié)構(gòu) 214的結(jié)構(gòu)可形成于晶粒接收通孔205的側(cè)壁上(未顯示于圖中)，其可取代金屬或?qū)щ妼?210。上述導(dǎo)電連接通孔結(jié)構(gòu)214亦選擇性可稱作連接渠(connecting trench)。
參照圖3a及圖3b，是根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體組件封裝結(jié)構(gòu)200的橫切 面示意圖。 一替代實(shí)施例可于圖3a及圖3b顯示。半導(dǎo)體組件封裝結(jié)構(gòu)200可無需于第二 接觸墊215上形成導(dǎo)電凸塊220而予以形成。其它組件與圖la及圖lb相似，故省略其詳 細(xì)敘述。 從介電層218的表面至基板202的上表面的厚度b較佳為約118至218微米。從 基板202的上表面至其下表面的厚度a較佳為約60至150微米。本發(fā)明可提供一超薄結(jié) 構(gòu)，其總厚度小于500微米，且其封裝尺寸約為晶粒尺寸每側(cè)加上0. 5毫米至1毫米，以由 使用傳統(tǒng)印刷電路板(PCB)工藝形成芯片尺寸封裝(CSP)。 參照圖4，是根據(jù)本發(fā)明的一實(shí)施例的半導(dǎo)體組件封裝結(jié)構(gòu)100的下視圖。半導(dǎo)體 組件封裝結(jié)構(gòu)100的背側(cè)包含基板102(焊錫屏蔽層未顯示于圖中)、形成于其中的第二黏 著材料107以及周圍環(huán)繞的復(fù)數(shù)第二接觸墊115。如圖中虛線以外區(qū)域所示，半導(dǎo)體組件封 裝結(jié)構(gòu)100選擇性包含金屬層150，是以濺鍍或電鍍方式布于第一晶粒104的背側(cè)上，以取 代第一黏著材料106，其可增加熱傳導(dǎo)率。圖中的虛線以內(nèi)區(qū)域表示第二晶粒122的區(qū)域。 金屬層150可由錫膏與印刷電路板(PCB)相熔接，其可通過印刷電路板的銅金屬將熱導(dǎo)出 (產(chǎn)生自晶粒的熱)。 參照圖5，是根據(jù)本發(fā)明的一實(shí)施例的半導(dǎo)體組件封裝結(jié)構(gòu)100的俯視圖。半導(dǎo)體 組件封裝結(jié)構(gòu)100的頂側(cè)包含基板102以及形成于第一黏著材料106上的第一晶粒104。 復(fù)數(shù)第一接觸墊113形成于基板102邊緣區(qū)域的四周。第一導(dǎo)線112是加以形成以耦合第 一接合墊108與第一接觸墊113。再者，第二晶粒122形成于第一晶粒104之上，以暴露第 一接合墊108 (當(dāng)使用打線接合時(shí))。第二導(dǎo)線128加以形成以耦合第二接合墊126與第一 接觸墊113。本領(lǐng)域技術(shù)人員應(yīng)注意，第一導(dǎo)線112以及第二導(dǎo)線128于介電層118及保護(hù) 基底119形成后，即無法顯示。 此外，半導(dǎo)體組件封裝結(jié)構(gòu)100可應(yīng)用于更高腳位數(shù)。本實(shí)施例與圖5相似，故省
略其詳細(xì)敘述。本周圍型的發(fā)明可提供一良好的低腳位數(shù)封裝解決方案。 根據(jù)本發(fā)明的另一觀點(diǎn)，本發(fā)明還提供一用于形成半導(dǎo)體組件封裝結(jié)構(gòu)100的方
法，上述半導(dǎo)體組件封裝結(jié)構(gòu)IOO具有多晶粒，例如第一晶粒104及第二晶粒122。參照圖
6a至圖6d，為用以形成半導(dǎo)體組件封裝結(jié)構(gòu)100的方法的橫切面示意圖。其實(shí)施步驟系如
下所述。 如圖6a所示，首先提供具有晶粒接收通孔105、導(dǎo)電連接通孔結(jié)構(gòu)114、第一接觸墊113于其上表面上以及第二接觸墊115于其下表面上的基板102，其中晶粒接收通孔 105、導(dǎo)電連接通孔結(jié)構(gòu)114、第一接觸墊113以及第二接觸墊115預(yù)先形成于基板102內(nèi)。 提供一具有對準(zhǔn)圖型形成于其上的晶粒重布工具300，且圖樣化黏膠是印刷于上述工具上 (未圖示)。基板102接合至上述晶粒重布工具300。如圖6b所示，將具有第一接合墊108 的第一晶粒104由取放精密對準(zhǔn)系統(tǒng)重分布于晶粒重布工具300上使其具有期望的間距且 放入基板102的晶粒接收通孔105內(nèi)，而第一晶粒104是由圖樣化黏膠緊黏于晶粒重布工 具300上。亦即，第一晶粒104的主動(dòng)面是由圖樣化黏膠(未圖示)而緊黏于晶粒重布工 具300上。于將第二黏著材料107填入第一晶粒104(側(cè)壁)與第一晶粒104背側(cè)上的第 一黏著材料106之間的間隔后，第一黏著材料106與第二黏著材料107接著經(jīng)過固化。于 此應(yīng)用中，第一黏著材料106與第二黏著材料107可以同一材料制成。之后，封裝結(jié)構(gòu)(板 圓片形式)遂從晶粒重布工具300分離。 于清潔第一接合墊108以及第一接觸墊113的上表面后(圖樣化黏膠可能殘留于 第一接合墊108以及第一接觸墊113的上表面上)，如圖6c所示，形成第一導(dǎo)線112以將第 一接合墊108連接至第一接觸墊113，其中導(dǎo)線可由打線接合程序或積層程序而形成。積層 程序可實(shí)施于基板102的上表面上的介電層上，且用以開啟第一接合墊，例如接著濺鍍種 子金屬層，形成光阻以形成導(dǎo)線圖形并電鍍金屬于上述圖形上，之后剝除光阻，進(jìn)行金屬濕 蝕刻以形成重分布層(RDL)導(dǎo)線，涂布或印刷第二介電層等。隨后，第二晶粒122形成于晶 粒附著材料124的上，接著將第二晶粒122放置并附著于第一晶粒104的上(若黏性夠強(qiáng)， 則第二介電層可用作為黏著材料)。若實(shí)施打線接合應(yīng)用，則第二晶粒122并未覆蓋住第一 接合墊108，故而第一接合墊108可暴露出以用于電性連接。第二晶粒122具有第二接合墊 126形成于其上。接著，第二導(dǎo)線128耦合至第二接合墊126與第一接觸墊113。第二導(dǎo)線 的工藝可與第一導(dǎo)線的工藝相同。 接著，如圖6d所示，介電層118是涂布(模制、印刷或散布)并固化于第一晶粒104 以及第二晶粒122的主動(dòng)面與基板102的上表面上，以保護(hù)第一導(dǎo)線112、第一晶粒104、第 二導(dǎo)線128、第二晶粒122以及基板102。若應(yīng)用積層程序形成導(dǎo)線，則若干介電層是用于積 層程序，且保護(hù)基底119選擇性由黏膠層119a黏附于介電層上，以保護(hù)封裝并由激光于頂 部表面進(jìn)行標(biāo)記。終端接觸墊是由印刷錫膏(或錫球)而形成于第二接觸墊115上。積層 程序亦可選擇性應(yīng)用于包覆有晶粒的基板的下表面上，且將第二接觸墊耦合至終端墊(終 端墊可為數(shù)組形式)。接著，復(fù)數(shù)導(dǎo)電凸塊120由紅外線回焊(IR reflow)法形成，并耦合 至第二接觸墊115或終端墊。隨后，封裝結(jié)構(gòu)(板圓片形式)黏著于一膠膜302上，以用于 晶粒分割程序。板圓片最終測試或板圓片預(yù)燒(burn-in)程序亦可選擇性于封裝分割的前 實(shí)施。 金屬或?qū)щ妼?10選擇性形成于基板102中的晶粒接收通孔105的側(cè)壁上，此金 屬可于基板工藝期間由無電極電鍍(electro-less plating)或?yàn)R鍍程序再加上光阻程序 等而預(yù)先形成。金屬膜(或?qū)?可濺鍍或電鍍于第一晶粒104的背側(cè)上，以作為第一黏著 材料106，以得到較佳的熱處理需求。 根據(jù)本發(fā)明的另一觀點(diǎn)，本發(fā)明亦提供另一方法用以形成具有晶粒接收通孔205 及導(dǎo)電連接通孔結(jié)構(gòu)214的半導(dǎo)體組件封裝結(jié)構(gòu)200。參照圖7a至圖7h，是根據(jù)本發(fā)明的 另一實(shí)施例的形成半導(dǎo)體組件封裝結(jié)構(gòu)200的方法的橫切面示意圖。
11
形成半導(dǎo)體組件封裝結(jié)構(gòu)200的步驟包含提供具有晶粒接收通孔205、導(dǎo)電連接 通孔結(jié)構(gòu)214、第一接觸墊213于其上表面上以及第二接觸墊215于其下表面上的基板 202。如圖7a所示，基板202接合至上述晶粒重布工具300。換言之，基板202的主動(dòng)面 (用于焊錫熔接)是由印刷圖樣化黏膠(未圖示)而緊黏于晶粒重布工具300上。如圖7b 所示，第一晶粒204具有形成于第一晶粒204的上表面的第一接合墊208，且第一黏著材料 206(其選擇性可為黏性膠膜)形成于第一晶粒204的背側(cè)上。第一晶粒204是由取放精密 對準(zhǔn)系統(tǒng)重分布于晶粒重布工具300上，以使第一晶粒204的背側(cè)由圖樣化黏膠緊黏于晶 粒重布工具300上并使其具有期望的間距。如圖7c所示，之后，第一導(dǎo)線212加以形成以 將第一接合墊208連接至第一接觸墊213。 如圖7d所示，隨后，第二晶粒222形成于晶粒附著材料224上，并接著形成于第一 晶粒204之上，以暴露第一接合墊208。第二晶粒222具有形成于第二晶粒222的內(nèi)的第二 接合墊226。接著，第一黏著材料206以及晶粒附著材料224經(jīng)過固化。如圖7e所示，第二 導(dǎo)線228加以形成以耦合第二接合墊226以及第一接觸墊213。 如圖7f所示，接著，介電層218形成于第一晶粒204以及第二晶粒222的主動(dòng)面 與基板202的上表面上，以完全覆蓋第一導(dǎo)線212及第二導(dǎo)線228，并填充入晶粒邊緣與晶 粒接收通孔205的側(cè)壁間的間隔內(nèi)，以作為第二黏著材料207，且之后介電層218經(jīng)過固化。 如圖7g所示，隨后，于由分離圖樣化黏膠而將封裝結(jié)構(gòu)從晶粒重布工具300分開后，清潔基 板202的背側(cè)以及第一黏著材料206(以清除殘留的圖樣化黏膠)。 另則，終端接觸墊由印刷錫膏(或錫球)而形成于第二接觸墊215之上。復(fù)數(shù)導(dǎo) 電凸塊220選擇性加以形成且耦合至第二接觸墊215。之后，半導(dǎo)體組件封裝結(jié)構(gòu)200是黏 著于一膠膜302以用于晶粒分割。 金屬或?qū)щ妼?10選擇性形成于基板202中的晶粒接收通孔205的側(cè)壁上，如上 所述預(yù)先形成。用以形成第一黏著材料206的另一工藝步驟，包含利用種子金屬濺鍍、形成 圖案、電鍍(銅)、光阻去除、金屬濕蝕刻等步驟，以形成金屬層。 如圖7h所示，于一實(shí)施例中，于晶粒分割程序期間利用傳統(tǒng)的切割刀片232。于分 割程序期間切割刀片232對準(zhǔn)切割線230以將晶粒(半導(dǎo)體組件封裝)分離成獨(dú)立晶粒。
于一實(shí)施例中，形成導(dǎo)電凸塊120與220的步驟是由紅外線回焊(IRreflow)法實(shí) 施。 本領(lǐng)域技術(shù)人員應(yīng)注意，此處所說明的材料與結(jié)構(gòu)的配置是用以敘述本發(fā)明，而
非用以限制本發(fā)明。材料與結(jié)構(gòu)的配置可根據(jù)不同狀況的需求加以調(diào)整。 根據(jù)本發(fā)明的一實(shí)施例，本發(fā)明提供一種具有晶粒接收通孔及導(dǎo)電連接通孔結(jié)構(gòu)
的半導(dǎo)體組件封裝結(jié)構(gòu)，其可提供一超薄的封裝結(jié)構(gòu)，其厚度小于500微米，且其封裝尺寸
略大于晶粒尺寸。再者，本發(fā)明提供一良好的低腳位數(shù)組件解決方案，以用于周圍型應(yīng)用。
本發(fā)明提供簡易的形成半導(dǎo)體組件封裝的方法，其可改善可靠度及良率。此外，本發(fā)明還提
供一新穎的具堆棧結(jié)構(gòu)的多晶粒結(jié)構(gòu)，且因此亦可將芯片尺寸封裝結(jié)構(gòu)的尺寸最小化，并
由較低成本的材料及簡易工藝而降低成本。本發(fā)明所公開的超薄芯片尺寸封裝結(jié)構(gòu)及其方
法可提供先前技術(shù)所無法預(yù)期的功效并解決先前技術(shù)的問題。其方法可實(shí)施于圓片型或面
板型工業(yè)，且亦可實(shí)施并加以調(diào)整成其它相關(guān)的應(yīng)用。 如本領(lǐng)域技術(shù)人員所得以領(lǐng)會(huì)，上述較佳實(shí)施例的敘述是用以說明本發(fā)明而非用以限定本發(fā)明。其保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求書及其等同領(lǐng)域而定。本領(lǐng)域技術(shù)人員在不脫 離本發(fā)明精神或范圍內(nèi)所作的更動(dòng)或潤飾，均屬于本發(fā)明所公開精神下所完成的等效改變 或設(shè)計(jì)，且應(yīng)包含在權(quán)利要求書內(nèi)。
權(quán)利要求
一種半導(dǎo)體組件封裝結(jié)構(gòu)，其特征在于，包含一基板，其具有至少一晶粒接收通孔及一導(dǎo)電連接通孔結(jié)構(gòu)，且通過該導(dǎo)電連接通孔結(jié)構(gòu)與該基板的上表面上的第一接觸墊及該基板的下表面上的第二接觸墊相耦合；至少一第一晶粒，其具有第一接合墊且系設(shè)置于該晶粒接收通孔內(nèi)；一第一黏著材料，其形成于該第一晶粒之下；一第二黏著材料，其填充入該第一晶粒與該基板的該晶粒接收通孔的側(cè)壁間的間隔內(nèi)；一第一導(dǎo)線，其加以形成以耦合該第一接合墊與該第一接觸墊；至少一第二晶粒，其具有第二接合墊且附著于該第一晶粒上；一晶粒附著材料，其形成于該第二晶粒之下；一第二導(dǎo)線，其加以形成以耦合該第二接合墊與該第一接觸墊；以及復(fù)數(shù)介電層，其形成于該第一及第二導(dǎo)線、該第一及第二晶粒以及該基板之上。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體組件封裝結(jié)構(gòu)，其特征在于，其中該第一及第二導(dǎo)線 包含重分布層，其形成于包覆有晶粒的該基板的下表面上，以耦合終端墊及該第二接觸墊。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體組件封裝結(jié)構(gòu)，其特征在于，包含一保護(hù)基底，其形成 于該復(fù)數(shù)介電層的頂部表面上，其中該保護(hù)基底的材料包含玻璃纖維板、耐高溫玻璃纖維 板、聚亞酰胺、雙馬來酰亞胺三氮雜苯樹脂或金屬。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體組件封裝結(jié)構(gòu)，其特征在于，其中該晶粒包含半導(dǎo)體 組件、被動(dòng)組件或電子組件。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體組件封裝結(jié)構(gòu)，其特征在于，其中該些導(dǎo)線包含接合 線以及重分布層，其中該重分布層的結(jié)構(gòu)形成于該復(fù)數(shù)介電層中。
6. —種用以形成半導(dǎo)體組件封裝的方法，其特征在于，包含提供具有至少一晶粒接收通孔及一導(dǎo)電連接通孔結(jié)構(gòu)的基板，該基板通過該導(dǎo)電連接 通孔結(jié)構(gòu)與該基板的上表面上的第一接觸墊及該基板的下表面上的第二接觸墊相耦合； 印刷圖樣化黏膠于晶粒重布工具上； 由該圖樣化黏膠將該基板接合于該晶粒重布工具上；由該圖樣化黏膠及取放精密對準(zhǔn)系統(tǒng)將具有第一接合墊的至少一第一晶粒重分布于 該晶粒重布工具上，使其具有期望的間距；形成一第一黏著材料于該第一晶粒的背側(cè)上；將一第二黏著材料填充入該第一晶粒的邊緣與該基板的該晶粒接收通孔間的間隔內(nèi)；由分離該圖樣化黏膠將封裝結(jié)構(gòu)從該晶粒重布工具分開； 形成一第一導(dǎo)線以將該第一接合墊連接至該第一接觸墊； 將具有第二接合墊的至少一第二晶粒附著于該第一晶粒上； 形成一第二導(dǎo)線以連接該第二接合墊以及該第一接觸墊； 形成復(fù)數(shù)介電層于該第一及第二晶粒的主動(dòng)面以及該基板的上表面上；以及 將該封裝結(jié)構(gòu)黏著于一膠膜上并予以切割使其形成獨(dú)立晶粒。
7. 根據(jù)權(quán)利要求6所述的用以形成半導(dǎo)體組件封裝的方法，其特征在于，其中該些導(dǎo) 線包含重分布層，其形成于包覆有晶粒的該基板的該下表面上以耦合終端墊及該第二接觸墊。
8. 根據(jù)權(quán)利要求6所述的用以形成半導(dǎo)體組件封裝的方法，其特征在于，包含由黏著 材料形成保護(hù)基底于該復(fù)數(shù)介電層的頂部表面上的步驟。
9. 根據(jù)權(quán)利要求6所述的用以形成半導(dǎo)體組件封裝的方法，其特征在于，其中該些導(dǎo) 線包含接合線或重分布層，其中該重分布層程序包含形成介電層、開啟接合墊及接觸墊、濺 鍍種子金屬層、進(jìn)行光阻程序以形成導(dǎo)線圖樣、電鍍導(dǎo)線、剝除光阻以及蝕刻種子金屬以最 終形成導(dǎo)線成為重分布層。
10. —種用以形成半導(dǎo)體組件封裝的方法，其特征在于，包含提供具有至少一晶粒接收通孔及一導(dǎo)電連接通孔結(jié)構(gòu)的基板，該基板通過該導(dǎo)電連接 通孔結(jié)構(gòu)與該基板的上表面上的第一接觸墊及該基板的下表面上的第二接觸墊相耦合； 印刷圖樣化黏膠于晶粒重布工具上； 由該圖樣化黏膠將該基板接合于該晶粒重布工具上；由取放精密對準(zhǔn)系統(tǒng)將具有第一接合墊的至少一第一晶粒重分布于該晶粒重布工具 上，使該第一晶粒的背側(cè)由該圖樣化黏膠緊黏并使其具有期望的間距； 形成一第一導(dǎo)線以將該第一接合墊連接至該第一接觸墊； 將具有第二接合墊的至少一第二晶粒放置于該第一晶粒上； 形成一第二導(dǎo)線以連接該第二接合墊以及該第一接觸墊；形成一介電層于該第一及第二晶粒的主動(dòng)面以及該基板的上表面上且填充入該第一 晶粒的邊緣與該基板的該晶粒接收通孔的側(cè)壁間之間隔內(nèi)；由分離該圖樣化黏膠將封裝結(jié)構(gòu)從該晶粒重布工具分開；以及 將該封裝結(jié)構(gòu)黏著于一膠膜上并予以切割使其形成獨(dú)立晶粒。
11. 根據(jù)權(quán)利要求io所述的用以形成半導(dǎo)體組件封裝的方法，其特征在于，包含形成一第一黏著材料于該第一晶粒的背側(cè)上的步驟。
12. 根據(jù)權(quán)利要求10所述的用以形成半導(dǎo)體組件封裝的方法，其特征在于，包含形成 一晶粒附著材料于該第二晶粒的背側(cè)上，其中該晶粒附著材料的材料包含彈性材料。
全文摘要
一種具有多晶粒的半導(dǎo)體組件封裝結(jié)構(gòu)及其方法。本發(fā)明的具有多晶粒的半導(dǎo)體組件封裝結(jié)構(gòu)包含基板，其具有晶粒接收通孔，導(dǎo)電連接通孔結(jié)構(gòu)，其與基板的上表面上的第一接觸墊及基板的下表面上的第二接觸墊相耦合。具有第一接合墊的第一晶粒設(shè)置于上述晶粒接收通孔內(nèi)。第一黏著材料形成于上述晶粒之下，而第二黏著材料填充于上述晶粒與基板的晶粒接收通孔的側(cè)壁間的間隔內(nèi)。接著，第一導(dǎo)線加以形成以耦合第一接合墊及第一接觸墊。再者，具有第二接合墊的第二晶粒附著于上述第一晶粒上。第二導(dǎo)線加以形成以耦合第二接合墊及第一接觸墊。復(fù)數(shù)介電層形成于上述第一及第二導(dǎo)線、第一及第二晶粒以及基板上。
文檔編號(hào)H01L21/70GK101728368SQ20081017313
公開日2010年6月9日 申請日期2008年10月30日 優(yōu)先權(quán)日2008年10月30日
發(fā)明者楊文焜, 林殿方 申請人:育霈科技股份有限公司