專利名稱：快閃存儲(chǔ)器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及快閃存儲(chǔ)器件及其制造方法。
背景技術(shù)：
快閃存儲(chǔ)器件可以是非易失性存儲(chǔ)器件，并且即使停止供電時(shí)也可保 持存儲(chǔ)的數(shù)據(jù)。此外，快閃存儲(chǔ)器件在寫(xiě)、讀和擦除數(shù)據(jù)中可具有高的數(shù) 據(jù)處理速度。
這樣的快閃存儲(chǔ)器件可廣泛地用于網(wǎng)絡(luò)服務(wù)器、打印機(jī)、機(jī)頂盒、或
個(gè)人電腦(PC)的基4u^V/輸出系統(tǒng)(BIOS)等的數(shù)據(jù)存儲(chǔ)?？扉W存儲(chǔ) 器也可用于數(shù)字照相機(jī)、移動(dòng)電話等。

發(fā)明內(nèi)容
一些實(shí)施方案涉及快閃存儲(chǔ)器件及其制造方法，所述快閃存儲(chǔ)器件可 包括以下中的至少一個(gè)在包括源極區(qū)和漏極區(qū)域的半導(dǎo)體襯底上和/或之 上的具有第一寬度的隧道氧化物層；在所述隧道氧化物層上和/或之上的第
一多晶硅圖案和第二多晶硅圖案；在提供所述第一多晶硅圖案和第二多晶 硅圖案的隧道氧化物層上和/或之上的介電圖案；在所述介電圖案上和/或 之上的具有第二寬度的第三多晶硅圖案；在所述第一多晶硅圖案、所述第 二多晶硅圖案和所述第三多晶硅圖案、所述介電圖案以及所述隧道氧化物 圖案上和/或之上形成的間隔物。根據(jù)一些實(shí)施方案，所述第二寬度可大于 所述第一寬度。
一些實(shí)施方案涉及可包括以下中的至少一個(gè)的器件在半導(dǎo)體襯底之 上的具有第一寬度的隧道氧化物層，所述半導(dǎo)體襯底包括源極區(qū)和漏極 區(qū)；在所述隧道氧化物層之上的第一多晶硅圖案和第二多晶硅圖案；在所 述隧道氧化物層以及所述第一多晶硅圖案和第二多晶硅圖案之上的介電 圖案；和在所述介電圖案之上的第三多晶硅圖案，所述笫三多晶硅圖案具 有第二寬度使得所述第二寬度大于所述第一寬度。一些實(shí)施方案涉及可包括以下中的至少 一個(gè)的器件在半導(dǎo)體襯底之
上形成的浮置柵極；和在所述浮置柵極之上形成的控制柵極，使得浮置柵
極的圖案具有第一寬度，控制柵極的圖案具有第二寬度，所述第二寬度大 于所述第一寬度。
一些實(shí)施方案涉及可包括以下中的至少一個(gè)步驟的方法在半導(dǎo)體襯 底之上形成第 一氧化物圖案；然后在所述第 一氧化物圖案之間在所述半導(dǎo) 體襯底之上形成隧道氧化物層；然后在所述隧道氧化物層之上在所述第一 氧化物圖案的側(cè)壁之上形成第一多晶硅圖案和第二多晶硅圖案；然后在所 述第一多晶硅圖案、所述第二多晶硅圖案和所述第一氧化物圖案之上形成 介電層和多晶硅層；然后實(shí)施蝕刻工藝以在所述第一多晶硅圖案和所述第 二多晶硅圖案的側(cè)壁之上形成第二氧化物圖案，和在所述第一多晶硅圖案 和所述第二多晶硅圖案以及所述第二氧化物圖案之上形成介電圖案和第 三多晶硅圖案。根據(jù)一些實(shí)施方案，其之上形成有所述第一多晶硅圖案和 第二多晶硅圖案的所述隧道氧化物層具有第一寬度，并且所述第三多晶硅 圖案具有大于所述第 一寬度的第二寬度。


示例性圖1~9是說(shuō)明根據(jù)一些實(shí)施方案的快閃存儲(chǔ)器件及其制造方 法的橫截面圖。
具體實(shí)施例方式
示例性圖1~9是說(shuō)明根據(jù)一些實(shí)施方案的快閃存儲(chǔ)器件及其制造方 法的橫截面圖。
參考示例性圖1，在半導(dǎo)體襯底10上和/或之上可形成第一氧化物圖案 12。第一氧化物圖案12可形成為使得第一氧化物層可形成在半導(dǎo)體襯底 10上和/或之上。然后可通過(guò)移除所述第一氧化物層的以后可通過(guò)圖案化 工藝形成柵極的部分來(lái)形成溝槽5。才艮據(jù)一些實(shí)施方案，第一氧化物圖案 12可由原硅酸四乙酯(TEOS)形成，并且溝槽5可具有第一寬度A。
參考示例性圖2,在半導(dǎo)體襯底10上和/或之上可形成隧道氧化物層 14。根據(jù)一些實(shí)施方案，隧道氧化物層14可形成在溝槽5的底部表面。隧 道氧化物層14可通過(guò)熱氧化工藝形成并且可具有第一寬度A。參考示例性圖3,在提供有第一氧化物圖案12和隧道氧化物層14的 半導(dǎo)體襯底10上和/或之上可形成第一多晶珪層20。
參考示例性圖4,在第一多晶硅層20上和/或之上可實(shí)施各向異性蝕刻 工藝并且可形成第一多晶硅圖案22和第二多晶硅圖案24。在各向異性蝕 刻工藝期間，第一多晶硅圖案22和第二多晶硅圖案24可同時(shí)形成。第一 多晶硅圖案22和第二多晶硅圖案24可形成在第一氧化物圖案12的側(cè)壁上 和/或之上，并且在第一多晶硅圖案22和第二多晶硅圖案24之間可部分暴 露隧道氧化物層14。第一多晶硅圖案22和第二多晶硅圖案24可作為浮置 柵極。
參考示例性圖5,在笫一氧化物圖案12以及第一多晶硅圖案22和第 二多晶硅圖案24上和/或之上可形成介電層26。介電層26可以是可依次 形成第 一氧化物層、第 一氮化物層和第二氧化物層的氧化物-氮化物-氧化 物(ONO)層。介電層26可使得介電層26之上的結(jié)構(gòu)與介電層26之下 的結(jié)構(gòu)相絕緣。根據(jù)一些實(shí)施方案，介電層26可接觸第一多晶硅圖案22 和第二多晶硅圖案24之間的隧道氧化物層14。根據(jù)一些實(shí)施方案，介電 層26可具有ONO結(jié)構(gòu)，但是可以不限于此。根據(jù)一些實(shí)施方案，介電層 26可具有氧化物-氮化物(ON)結(jié)構(gòu)。
參考示例性圖6,在介電層26上和/或之上可形成第二多晶硅層30。 第二多晶硅層30可變?yōu)榭刂茤艠O。
參考示例性圖7A,可以圖案化第二多晶硅層30、介電層26和第一氧 化物圖案12。這可形成第三多晶硅圖案35、介電圖案28和第二氧化物圖 案13。根據(jù)一些實(shí)施方案，為形成第三多晶硅圖案35、介電圖案28和第 二氧化物圖案13，具有第二寬度B的光刻膠圖案可形成在第二多晶硅層 30上和/或之上。然后可實(shí)施蝕刻工藝。 在蝕刻工藝期間，第二氧化物圖 案13可形成在隧道氧化物層14以及第一多晶硅圖案22和第二多晶硅圖案 24的側(cè)壁上和/或之上?？删哂械诙挾菳的第一介電圖案28和第三多晶 硅圖案35可形成在隧道氧化物層14、第一多晶硅圖案22和第二多晶硅圖 案24以及第二氧化物圖案13上和/或之上。介電圖案28可接觸第一多晶 硅圖案22和第二多晶硅圖案24之間的隧道氧化物層14。第二寬度B可大 于第一寬度A約10-20 nm?？蓪?shí)施用于第三多晶硅圖案35的圖案化工藝 使得第二寬度B可大于第一寬度A。即佳發(fā)生未對(duì)準(zhǔn)，這也可防止器件失 效。如果在第二寬度B等于第一寬度A的情況下發(fā)生未對(duì)準(zhǔn)，那么由于未對(duì)準(zhǔn)的控制柵極可能不會(huì)對(duì)置于其下的第一多晶硅圖案22和第二多晶硅 圖案24施加相同的偏壓，所以器件可能失效。
參考示例性圖7B,如果在圖案化第二多晶硅層30、介電層26和第一 氧化物圖案12時(shí)對(duì)準(zhǔn)不正確，那么第四多晶硅圖案37可偏向一側(cè)。由于 在形成第四多晶硅圖案37時(shí)可以有約10~20 nm的容限，所以即使對(duì)準(zhǔn) 可能不正確，也可對(duì)第一多晶硅圖案22和笫二多晶硅圖案24施加相同的 偏壓。
參考示例性圖8，在半導(dǎo)體襯底10中可形成輕度摻雜的漏極(LDD) 區(qū)域。
參考示例性圖9A，在第一多晶硅圖案22、第二多晶硅圖案24和第三 多晶珪圖案35、隧道氧化物層14以及介電圖案28的側(cè)壁上和/或之上可 形成第一間隔物19。根據(jù)一些實(shí)施方案，在半導(dǎo)體襯底10中可形成源極 區(qū)和漏極區(qū)21。根據(jù)一些實(shí)施方案，第一間隔物19可具有包括第三氧化 物層17和第二氮化物層18的氧化物-氮化物(ON)結(jié)構(gòu)。
如圖9B所示，根據(jù)一些實(shí)施方案，如果發(fā)生未對(duì)準(zhǔn)，那么可在第一 多晶硅圖案22、第二多晶硅圖案24和第四多晶硅圖案37、隧道氧化物層 14以及第二介電圖案29的側(cè)壁上和/或之上形成第二間隔物33。根據(jù)一些 實(shí)施方案，然后可在半導(dǎo)體襯底10中形成源極區(qū)和漏極區(qū)21。第二間隔 物33可具有包括第四氧化物層31和第三氮化物層32的氧化物-氮化物 (ON)結(jié)構(gòu)。由于即使第四多晶硅圖案37偏向一側(cè)也可對(duì)第一多晶硅圖 案22和第二多晶硅圖案24 二者施加相同的偏壓，所以可提高快閃存儲(chǔ)器 件的可靠性。才艮據(jù)一些實(shí)施方案，可以實(shí)施自對(duì)準(zhǔn)硅化工藝，所述自對(duì)準(zhǔn) 硅化工藝可在可形成接觸的區(qū)域上和/或之上形成自對(duì)準(zhǔn)硅化物層。然后可 實(shí)施金屬互連工藝并且可形成金屬互連。
根據(jù)一些實(shí)施方案，快閃存儲(chǔ)器件可通過(guò)氣義或發(fā)射電子或空穴至用 作控制柵極的第三多晶硅圖案35下方的第一多晶硅圖案22和第二多晶硅 圖案24，使得第一多晶硅圖案22和第二多晶硅圖案24下方的半導(dǎo)體襯底 10的表面上和/或之上的勢(shì)壘變化。通過(guò)改變半導(dǎo)體襯底10的表面上和/ 或之上的勢(shì)壘，可調(diào)節(jié)電子流。這可實(shí)現(xiàn)每一單元可包括4位例如00、 01、 lO或ll的存儲(chǔ)器件。
示例性圖9是說(shuō)明根據(jù)一些實(shí)施方案的快閃存儲(chǔ)器件的橫截面圖。示例性圖9A說(shuō)明上覆的控制柵極可以與下置浮置柵極對(duì)準(zhǔn)的快閃存儲(chǔ)器件。 示例性圖9B說(shuō)明上覆控制桶f極可以與下置浮置初f極;M"準(zhǔn)的快閃存儲(chǔ)器 件。
參考示例性圖9A，根據(jù)一些實(shí)施方案，快閃存儲(chǔ)器件可包括在半導(dǎo)體 襯底10上和/或之上的隧道氧化物層14。快閃存儲(chǔ)器件也可包括第一多晶 硅圖案22和第二多晶硅圖案24、介電圖案28、第三多晶硅圖案35和間隔 物19。半導(dǎo)體襯底10可包括源極區(qū)和漏極區(qū)21。第一多晶硅圖案22和第 二多晶硅圖案24可以形成在隧道氧化物層14上和/或之上。介電圖案28 和第三多晶硅圖案35可依次設(shè)置在第一多晶硅圖案22和第二多晶硅圖案 24上和/或之上。間隔物19可以形成在第一多晶硅圖案22、第二多晶硅圖 案24和第三多晶硅圖案35、介電圖案28以及隧道氧化物層14的側(cè)壁上 和/或之上。隧道氧化物層14可具有第一寬度A，第三多晶硅圖案35可具 有第二寬度B。根據(jù)一些實(shí)施方案，第二寬度B可大于第一寬度A。介電 圖案28可部分接觸第一多晶硅圖案22和第二多晶硅圖案24之間的隧道氧 化物層14。介電圖案28也可具有基本上等于第三多晶硅圖案35的寬度的 第二寬度B。
參考示例性圖9B,根據(jù)一些實(shí)施方案，上覆控制柵極可與下置浮置柵 極未對(duì)準(zhǔn)的快閃存儲(chǔ)器件可包括在半導(dǎo)體襯底10上和/或之上的隧道氧 化物層14、第一多晶硅圖案22和第二多晶硅圖案24、介電圖案29、第四 多晶硅圖案37以及間隔物33。隨道氧化物層14可具有第一寬度A，第四 多晶硅圖案37可具有第二寬度B。第二寬度B可大于第一寬度A。根據(jù) 一些實(shí)施方案，即使上覆控制柵極與下置浮置柵極;M"準(zhǔn)，也可對(duì)可作為 控制柵極的第四多晶珪圖案37以及可作為浮置柵極的第一多晶珪圖案22 和第二多晶硅圖案24施加相同的偏壓。這可導(dǎo)致快閃存儲(chǔ)器件可靠性的提 高。
根據(jù)一些實(shí)施方案，用于控制柵極的多晶硅圖案與在其下形成的浮置 柵極的寬度相比可較寬泛地圖案化。即橫發(fā)生未對(duì)準(zhǔn)，也可對(duì)浮置^fr極和 控制柵極施加基本上相同的偏壓。因此，能夠降低由控制柵極的未對(duì)準(zhǔn)所 導(dǎo)致的快閃存儲(chǔ)器件的失效。這可導(dǎo)致快閃存儲(chǔ)器件可靠性的提高。
盡管此處已經(jīng)描述了一些實(shí)施方案，但是應(yīng)理解本領(lǐng)域技術(shù)人員可以 知道4艮多的其它改變和實(shí)施方案，這些也在本^S開(kāi)原理的精神和范圍內(nèi)。 更具體地，在本公開(kāi)、附圖和所附權(quán)利要求的范圍內(nèi)，在本發(fā)明的組合布置的構(gòu)件和/或布置中能夠具有不同的變化和改變。除構(gòu)件和/或布置的變 化和改變之外，對(duì)本領(lǐng)域技術(shù)人員而言，替代的用途也是明顯的。
權(quán)利要求
1. 一種器件，包括在半導(dǎo)體襯底之上的具有第一寬度的隧道氧化物層，所述半導(dǎo)體襯底包括源極區(qū)和漏極區(qū)；在所述隧道氧化物層之上的第一多晶硅圖案和第二多晶硅圖案；在所述隧道氧化物層以及所述第一多晶硅圖案和第二多晶硅圖案之上的介電圖案；和在所述介電圖案之上的第三多晶硅圖案，所述第三多晶硅圖案具有第二寬度，其中所述第二寬度大于所述第一寬度。
2. 根據(jù)權(quán)利要求1所述的器件，還包括在所述第一多晶硅圖案、所述第 二多晶硅圖案和所述第三多晶硅圖案、所述介電圖案以及所述隧道氧化物 層的側(cè)壁之上形成的間隔物。
3. 根據(jù)權(quán)利要求1所述的器件，其中所述介電圖案的寬度與所述第三多 晶硅圖案的所述第二寬JL^本上相同。
4. 根據(jù)權(quán)利要求1所述的器件，其中所述第二寬度大于所述第一寬度約 10-20 nm。
5. 根據(jù)權(quán)利要求1所述的器件，其中所述介電圖案接觸在所述第一多晶 硅圖案和所述第二多晶硅圖案之間的所述隧道氧化物層。
6. 根據(jù)權(quán)利要求1所述的器件，其中對(duì)所述第一多晶硅圖案和第二多晶 硅圖案施加的偏壓基本上等于對(duì)所述第三多晶硅圖案施加的偏壓。
7. —種方法，包括 在半導(dǎo)體襯底之上形成第一氧化物圖案；然后在所述第 一氧化物圖案之間的所述半導(dǎo)體襯底之上形成隧道氧化物 層5 然后在所述隧道氧化物層之上在所述第 一氧化物圖案的側(cè)壁之上形成第一 多晶硅圖案和第二多晶硅圖案；然后在所述第一多晶硅圖案、所述第二多晶硅圖案和所述第一氧化物圖案 之上形成介電層和多晶硅層；然后實(shí)施蝕刻工藝，以在所述第一多晶硅圖案和第二多晶硅圖案的側(cè)壁之 上形成第二氧化物圖案，和在所述笫一多晶硅圖案和笫二多晶硅圖案以及 所述第二氧化物圖案之上形成介電圖案和第三多晶硅圖案，其中之上形成有所述第一多晶硅圖案和第二多晶硅圖案的所述隧道氧 化物層具有第一寬度，所述第三多晶硅圖案具有大于所述第一寬度的第二 寬度。
8. 根據(jù)權(quán)利要求7所述的方法，還包括在所述介電圖案和所述第三多晶 硅圖案的側(cè)壁之上形成間隔物，和在所述半導(dǎo)體襯底中形成源極區(qū)和漏極 區(qū)。
9. 根據(jù)權(quán)利要求7所述的方法，其中所述介電圖案的寬度和所述笫三多 晶硅圖案的所述第二寬JL^本上相同。
10. 根據(jù)權(quán)利要求7所述的方法，其中形成所述介電層包括形成第一氧化 物層、形成氮化物層和形成第二氧化物層。
11. 根據(jù)權(quán)利要求7所述的方法，其中所述第二寬度大于所述第一寬度約 10-20腿。
12. 根據(jù)權(quán)利要求7所述的方法，其中同時(shí)形成所述第一多晶硅圖案和所 述第二多晶硅圖案。
13. 根據(jù)權(quán)利要求7所述的方法，其中在所述隨道氧化物層之上在所述第 一氧化物圖案的所述側(cè)壁之上形成所述笫一多晶硅圖案和笫二多晶硅圖 案包括暴露在所述第一多晶硅圖案和所述第二多晶硅圖案之間的所述隧 道氧化物層。
14. 根據(jù)權(quán)利要求13所述的方法，其中在所述第一多晶硅圖案和所述第二 多晶硅圖案之間的所述介電圖案形成為接觸所述隨道氧化物層。
15. 根據(jù)權(quán)利要求7所述的方法，其中對(duì)所述第一多晶硅圖案和第二多晶 硅圖案施加的偏壓與對(duì)所述笫三多晶硅圖案施加的偏壓基本上相同。
16. —種器件，包括 在半導(dǎo)體襯底之上形成的浮置柵極；和在所述浮置柵極之上形成的控制柵極，其中用于所述浮置柵極的圖案具有第一寬度，用于所述控制柵極的圖 案具有第二寬度，所述第二寬度大于所述第一寬度。
17. 根據(jù)權(quán)利要求16所述的器件，包括在所述半導(dǎo)體襯底之上的具有所述笫一寬度的隧道氧化物層，所述半 導(dǎo)體襯底包括源極區(qū)和漏極區(qū)；在所述隧道氧化物層之上的第一多晶硅圖案和第二多晶珪圖案；在所述隧道氧化物層以及所述第一多晶硅圖案和第二多晶硅圖案之上 的介電圖案；和在所述介電圖案之上的第三多晶硅圖案，所述第三多晶硅圖案具有所 述第二寬度。
18. 根據(jù)權(quán)利要求17所述的器件，還包括在所述第一多晶硅圖案、所述第 二多晶硅圖案和所述第三多晶硅圖案、所述介電圖案以及所述隨道氧化物 層的側(cè)壁之上形成的間隔物。
19. 根據(jù)權(quán)利要求17所述的器件，其中所述第二寬度大于所述第一寬度約 10-20 nm。
20. 根據(jù)權(quán)利要求19所述的器件，其中對(duì)所述第一多晶硅圖案、所述第二 多晶硅圖案和所述第三多晶硅圖案施加的偏壓基本上相同。
全文摘要
實(shí)施方案涉及快閃存儲(chǔ)器件及其制造方法，所述快閃存儲(chǔ)器件在具有源極區(qū)和漏極區(qū)的半導(dǎo)體襯底上和/或之上可包括隧道氧化物層。隧道氧化物層可具有第一寬度。快閃存儲(chǔ)器件可包括在隧道氧化物層上和/或之上的第一多晶硅圖案和第二多晶硅圖案，和在可提供第一多晶硅圖案和第二多晶硅圖案的隧道氧化物層上和/或之上的介電圖案?？扉W存儲(chǔ)器件還可包括在介電圖案上和/或之上的第三多晶硅圖案，以及在第一多晶硅圖案、第二多晶硅圖案和第三多晶硅圖案、介電圖案和隧道氧化物圖案的側(cè)壁上和/或之上形成的間隔物，所述第三多晶硅圖案具有第二寬度。根據(jù)實(shí)施方案，第二寬度可大于第一寬度。
文檔編號(hào)H01L29/66GK101447511SQ20081017307
公開(kāi)日2009年6月3日 申請(qǐng)日期2008年11月26日 優(yōu)先權(quán)日2007年11月29日
發(fā)明者樸真河 申請(qǐng)人:東部高科股份有限公司