專利名稱：具有鰭結構溝道的半導體器件及其制造方法
技術領域：
本發(fā)明涉及一種半導體器件,并且更具體地涉及具有鰭結構溝道的半 導體器件及其制造方法。
背景技術：
近來，由于半導體器件的設計規(guī)則隨著半導體器件集成度的提高而快 速減小，因而實現(xiàn)半導體器件內部晶體管的穩(wěn)定運行變得更加困難。尤其 是，由于晶體管尺寸也隨著半導體器件的設計規(guī)則降低至50 nm或更小尺 度而減小，因而單元閾值電壓(Vt)和刷新特性容限達到極限。因此，正 在進行各種研究以提供在不增大設計規(guī)則的情況下實現(xiàn)更大的有效溝道 長度的技術。例如，通過增加用于受限的柵極線寬的溝道長度來實現(xiàn)更大 的有效溝道長度。為此，正在嘗試通過4吏用包括凹陷溝道和鰭型有源區(qū)的 晶體管的鰭型晶體管(FinFET)來提高溝道長度。然而，與已有的雙倍數(shù) 據(jù)速率(DDR)動態(tài)隨M取存儲器(DRAM)產品相比，目前商業(yè)化的 高速DDR2 DRAM產品通過在高溫下設定測試條件而快速減小數(shù)據(jù)保持 時間。而且，有源區(qū)寬度方向尺寸的減小導致單元晶體管的驅動電流特性 劣化。單元晶體管驅動電流特性的劣化導致寫入恢復時間(tWR)缺陷。 實現(xiàn)穩(wěn)定的單元驅動電流涉及減少著陸塞和單元結的電阻以及進一步擴 展電流通路。然而，由于有源區(qū)寬度方向尺寸的減小，使得難以擴展電流 通路。因此，使用鰭型晶體管(FinFET)來擴展電流通路。通過在凹陷柵 極下方移除器件隔離層的方式形成FinFET。然而，當移除凹陷4t極下方 的器件隔離層之后實施后續(xù)工藝時，在著陸塞和填充器件隔離層中形成的 溝槽的導電層之間產生短路，使得難以控制自對準接觸(SAC)缺陷。已 經嘗試對器件隔離層實施掩模工藝以解決上述問題，但是由于圖案化的限 制而難以應用。因此本技術領域需要以下技術通過同時利用FinFET結構和包括凹陷溝道的晶體管結構的優(yōu)點，控制可由于著陸塞和導電層之間
的短路而產生的自對準接觸(SAC )缺陷，同時實現(xiàn)單元閾值電壓的容限。
發(fā)明內容
本發(fā)明的實施方案涉及具有鰭結構溝道的半導體器件及其制造方法。
在一個實施方案中， 一種制造具有鰭結構溝道的半導體器件的方法可 包括在半導體襯底上形成限定有源區(qū)的器件隔離層；在有源區(qū)中形成具 有第一寬度的凹陷溝槽，并且在器件隔離層中形成具有第二寬度的溝槽， 所述第二寬度大于所述第 一寬度；用覆蓋層填充形成在器件隔離層中的溝 槽；對凹陷溝槽實施清洗工藝以形成包括突出部和側壁的鰭結構的底部突 出部；形成填充凹陷溝槽的柵極堆疊體；和在柵極堆疊體之間形成被填充 溝槽的覆蓋層所分隔的著陸塞。
溝槽的形成可包括在有源區(qū)中形成具有第一寬度的凹陷溝槽；在形 成凹陷溝槽的同時，在器件隔離層中形成具有與凹陷溝槽相同寬度的溝 槽；以及對溝槽實施清洗工藝以使溝槽寬度增大至大于笫一寬度的第二寬 度。所述溝槽可形成為所述凹陷溝槽的約1.5~約2倍寬。
溝槽的形成可包括在形成器件隔離層之后，在半導體襯底上形成抗 蝕劑(尤其是光刻膠)層；圖案化抗蝕劑層以形成抗蝕劑層圖案，4吏得在 對應于有源區(qū)的區(qū)域中形成第一開口，并且在對應于器件隔離層的區(qū)域中
形成寬于第一開口的第二開口；以及通過使用抗蝕劑層圖案作為蝕刻掩模 來蝕刻器件隔離層和半導體襯底的暴露部分，而形成具有第一寬度的凹陷 溝槽和具有大于第 一寬度的第二寬度的溝槽。
用覆蓋層填充溝槽可包括在凹陷溝槽和溝槽的暴露表面上形成襯層； 形成覆蓋凹陷溝槽頂部且同時暴露出溝槽的緩沖層；在緩沖層上形成覆蓋 層以填充暴露的溝槽；以及蝕刻覆蓋層和緩沖層以暴露出半導體襯底的有 源區(qū)。
村層可由原硅酸四乙酯(TEOS)層或高熱氧化物(HTO)層形成。 緩沖層可包括緩沖氧化物未摻雜硅酸鹽玻璃(BO USG)層并且可形成至 約300A ~約500 A的厚度。覆蓋層可由相對于緩沖層具有蝕刻選擇性的層 形成。
可通過對覆蓋層和緩沖層實施回蝕刻工藝或化學:^拋光(CMP)工藝而暴露出半導體襯底的有源區(qū)。在此，可通過將蝕刻目標設定為使得緩
沖層保留為距離半導體襯底表面約30 A 約50 A的厚度來實施回蝕刻工
藝.著陸塞可包括存儲節(jié)點接觸塞和在垂直方向上從有源區(qū)至器件隔離層 延伸預定長度的位線接觸塞。
在另一個實施方案中， 一種制造具有鰭結構溝道的半導體器件的方法
可包括在半導體襯底上形成限定有源區(qū)的器件隔離層；在有源區(qū)中形成 具有第一寬度的凹陷溝槽，并且同時在器件隔離層中形成具有第二寬度的 溝槽，所述第二寬度大于第一寬度；形成覆蓋凹陷溝槽頂部且同時暴露出 溝槽的緩沖層；在緩沖層上形成覆蓋層以填充暴露的溝槽；蝕刻覆蓋層和 緩沖層以暴露出半導體襯底的有源區(qū)；移除殘留在凹陷溝槽上的緩沖層以 形成與填充溝槽的覆蓋層間隔預定距離的鰭結構的底部突出部；形成填充 凹陷溝槽的柵極堆疊體；以及在柵極堆疊體之間形成被器件隔離層和填充 溝槽的覆蓋層所分隔的著陸塞。
在又一個實施方案中， 一種具有鰭結構溝道的半導體器件可包括包 括由器件隔離層限定的有源區(qū)的半導體襯底；具有第一寬度并且也配置在 有源區(qū)中的凹陷溝槽；配置在凹陷溝槽底部上的具有包括側壁和突出部的 鰭結構的底部突出部；配置在器件隔離層中的具有第二寬度的溝槽，所述 笫二寬度大于凹陷溝槽的第一寬度；填充溝槽并且也與底部突出部間隔預 定距離的覆蓋層；填充凹陷溝槽和底部突出部并且也在一個方向上與半導 ^H"底交叉的柵極堆疊體；和配置在柵極堆疊體之間并且被填充溝槽的覆 蓋塞分隔的著陸塞。
圖1A至1C示出常規(guī)FinFET的視圖。
圖2A至11C示出才艮據(jù)本發(fā)明的一個實施方案的制造具有鰭結構溝道 的半導體器件的方法。
圖12示出在本發(fā)明的實施方案中1吏用的抗蝕劑層圖案的示意圖。
具體實施例方式
以下，將參考附圖詳細描述根據(jù)本發(fā)明的具有鰭結構溝道的半導體器 件及其制造方法。現(xiàn)在將參考附圖更詳細地描述本發(fā)明，其中示出本發(fā)明的示例性實施 方案。然而，本發(fā)明可以不同的形式實現(xiàn)，并且不應該被解釋為限于本文
所闡述的實施方案；相反，提供這些實施方案使得^^開將是徹底和完全 的，并且使得本領域技術人員完全理解本發(fā)明的概念。附圖中，為清i^ 見，將層和區(qū)域的厚度進行了放大。附圖中相同的附圖標記表示相同的元 件，并且為了簡明省略了它們的描述。
應理解當元件諸如層、區(qū)域或襯底被稱為在另一個元件"上"、"連接至" 或"結合至"另一個元件時，其可直接在另一個元件之上、直接"連接至"或 "結合至"另一個元件，或者可存在中間元件。相反，當一個元件稱為在另 一個元件或層"直接上方"、"直接連接至"或"直接結合至"另 一個元件或層 時，不存在中間元件或層。
鰭型晶體管(FinFET )是一種使用包括凹陷溝道和鰭型有源區(qū)的晶體 管的晶體管類型。利用在凹陷柵極下方移除器件隔離層的方式形成 FinFET。然而，存在在凹陷柵^極下方移除器件隔離層之后實施的后續(xù)工藝 期間引起自對準接觸(SAC)缺陷的情況。
圖1A至lC示出常規(guī)FinFET的視圖。圖1B和1C示出沿圖1A的線 A-A'和B-B'截取的截面圖。
參考圖1A至1C,在半導體襯底100上形成限定有源區(qū)的器件隔離層 105。在半導體襯底100的有源區(qū)中形成凹陷溝槽107，并且在器件隔離層 105中形成溝槽109。在此，器件隔離層105中的溝槽109形成得比有源區(qū) 中的凹陷溝槽107更深。然后，如圖1C所示，暴露出有源區(qū)的側壁的一 部分和頂部以形成底部突出部108。而且，形成^t極線130以延伸穿過有 源區(qū)，同時交疊凹陷溝槽107和溝槽109。柵極線130構造為包括^t極介 電層圖案110、柵極導電層圖案115、柵極金屬層圖案120和硬掩模層圖案 125。柵極線130具有沿底部突出部108的暴露表面形成的鰭結構，如圖 1C所示。鰭結構的柵極線130使得電流通路沿底部突出部108擴展，因此 使得能夠實現(xiàn)極好的單元驅動電流特性。然而，在形成鰭結構的柵極線130 之后實施的后續(xù)工藝(例如，形成著陸塞135的工藝)期間，在著陸塞145 和填充溝槽109的導電材料之間產生短路。具體地，參考圖1A，在著陸塞 145的中部的位線塞140形成為在垂直于有源區(qū)的器件隔離區(qū)方向上延伸。 然后，延伸至器件隔離區(qū)的位線塞140和填充形成在器件隔離層105中的 溝槽109的柵極導電層圖案115連接并且短路，從而產生缺陷155。缺陷155主要導致半導體器件可靠性劣化。因此#術領域需要防止可由柵極 導電層圖案115和著陸塞145之間的短路所導致的自對準接觸(SAC)缺 陷的技術。
圖2A至11C示出根據(jù)本發(fā)明的一個實施方案的制造具有鰭結構溝道 的半導體器件的方法。圖12示出在本發(fā)明的實施方案中使用的抗蝕劑層圖 案的示意圖。
圖2B和2C示出沿圖2A的線A-A'和B-B'截取的截面圖。參考圖2A 至2C，在半導體襯底200上形成限定有源區(qū)X和器件隔離區(qū)Y的器件隔 離層220。首先，在半導體襯底200上形成覆蓋有源區(qū)X和選擇性暴露出 器件隔離區(qū)Y的半導體襯底200的掩模層圖案215。在此，掩模層圖案215 由墊氧化物層圖案205和墊氮化物層圖案210的堆疊體形成。例如，墊氧 化物層圖案205可形成至約50 A ~約150 A的厚度，并且墊氮化物層圖案 210可形成至約500A 約1000A的厚度。其后，使用掩模層圖案215作 為蝕刻掩模，蝕刻半導體襯底200的暴露部分以在器件隔離區(qū)Y中形成溝 槽217。其后，用介電層填充溝槽217,然后實施平坦化工藝以形成限定有 源區(qū)X和器件隔離區(qū)Y的器件隔離層220。在此，設定有源區(qū)X包括之后 將形成的溝道區(qū)a和將配置在溝道區(qū)a的每一側上的結區(qū)"b"。有源區(qū)X 的溝道區(qū)"a"配置在結區(qū)b之間，然后形成桶f極線以交疊溝道區(qū)a。其后， 移除掩模層圖案215，并且實施清洗工藝以移除殘留物。雖然附圖中沒有 示出，但是在有源區(qū)X的表面上形成用于閾值電壓的屏蔽氧化物層(即， Vt屏蔽)，所述屏蔽氧化物層在用于控制閾值電壓的離子注入工藝中將用 作墊，并且對單元區(qū)域和周邊電路區(qū)域實施離子注入。
圖3B和3C示出沿圖3A的線A-A'和B-B'截取的截面圖。參考圖3A 至3C,在半導體襯底200的有源區(qū)X中形成凹陷溝槽230。具體地，在半 導體襯底200上沉積硬掩模層。在此，硬掩模層可包括非晶碳層。其后， 在^^模層上涂覆抗蝕劑層，并且實施包括啄光/顯影工藝的光刻工藝以形 成選擇性暴露出硬掩模層的抗蝕劑層圖案(未顯示)。其后，使用抗蝕劑 層圖案作為蝕刻掩模，蝕刻硬掩模層的暴露部分以形成硬掩模層圖案225。 硬掩模層圖案225覆蓋有源區(qū)X的溝道區(qū)"a"并且暴露出溝道區(qū)a以外的 其余區(qū)域。在此，硬掩模層圖案225可形成為穿過結區(qū)"b，，且同時暴露出 之后將形成^lf極線的溝道區(qū)"a"的線的形狀。其后，實施灰化工藝以移除抗 蝕劑層圖案。其后，使用^y^模層圖案225作為蝕刻^^模，實施蝕刻工藝以在半導體襯底200中形成凹陷溝槽230。在此，凹陷溝槽230形成為沿 溝道區(qū)"a"延伸并具有第一寬度Cl的線的形狀。在半導體襯底200的有源 區(qū)X中形成凹陷溝槽230的蝕刻工藝期間，在器件隔離層220中形成具有 對應于凹陷溝槽230的第一寬度Cl的寬度Cl的溝槽235。這種情況下， 在器件隔離層220中的溝槽235形成得深于凹陷溝槽230。其后，移除硬 掩模層圖案225。然后，使器件隔離層220降^J 巨離如圖3C所示的暴露表 面的預定深度"d"，由此部分暴露出有源區(qū)X的半導體利^底200的側壁和 頂部。
圖4B和4C示出沿圖4A的線A-A'和B-B'截取的截面圖。參考圖4A 至4C，對半導體襯底200的器件隔離區(qū)Y實施清洗工藝，以增加在器件 隔離層220中形成的溝槽235的寬度。在此，清洗工藝可以是干清洗工藝 或濕清洗工藝，并且清洗源可具有能夠選擇性蝕刻介電層如氧化物層的選 擇性。例如，可以通過使用氟化氫(HF)氣體和/或氨(NH3)氣體的混合 物的千清洗工藝或通過使用氟化氫(HF)溶液的濕清洗工藝，實施使用清 洗源的清洗工藝。實施清洗工藝，4吏得在器件隔離層220中形成的溝槽235 的第二寬度C2是在半導體村底200的有源區(qū)X中形成的凹陷溝槽230的 第一寬度C1的約1.5~約2倍。因此，如圖4B所示，可見通過清洗工藝 4吏得在器件隔離層220中形成的溝槽235的寬度C1 (見圖3B)增加至第 二寬度C2(見圖4B)。在此，參考圖4C,清洗工藝不影響器件隔離層220 的深度。
同時，可使用圖12所示的抗蝕劑層圖案300,形成有源區(qū)X中具有第 一寬度Cl的凹陷溝槽230和器件隔離層220中具有第二寬度C2的溝槽 235。具體地，在半導體襯底200上形成器件隔離層220，然后在半導, 底200上形成抗蝕劑層。其后，圖案化抗蝕劑層以形成抗蝕劑層圖案300， 4吏得在對應于有源區(qū)X的區(qū)域中形成第一開口 305并且在對應于器件隔離 層220的區(qū)域中形成寬于第一開口 305的第二開口 310 (見圖4B)。其后， 4吏用抗蝕劑層圖案300作為蝕刻^^模，蝕刻器件隔離層220和半導體襯底 200的暴露部分，以形成具有第一寬度的凹陷溝槽230 (見圖4B)和具有 比凹陷溝槽230的第一寬度更大的第二寬度的溝槽235 (見圖4B )。
圖5B和5C示出沿圖5A的線A-A'和B-B'截取的截面圖。參考圖5A 至5C，在半導體襯底200上形成襯層240。襯層240可由沿凹陷溝槽230 和溝槽235的暴露表面的介電層(例如，氧化物層)形成。氧化物層可形成至約30A~約70A的厚度，其包括具有優(yōu)良臺階覆蓋特性的高熱氧化物 (HTO)層或原珪酸四乙酯(TEOS)層。在此，在半導體襯底200中形 成的凹陷溝槽230和溝槽235的暴露表面上形成襯層240,并且用于補償 在蝕刻工藝期間產生的損傷。
其后，在半導體襯底200上形成緩沖層245以覆蓋凹陷溝槽230并且 暴露出在器件隔離層220中形成的溝槽235。具體地，在半導體襯底200 上形成厚度為約300 A ~約500 A的包括具有差的臺階覆蓋特性材料的緩 沖層245。緩沖層245可由緩沖氧化物未摻雜硅酸鹽玻璃(BO USG )層形 成。由于臺階覆蓋特性差，因而在窄凹陷溝槽230的頂部上比在底部上更 早地沉積BOUSG層。因此，BOUSG層完全填充凹陷溝槽230的頂部， 而未能完全填充凹陷溝槽230的底部。因此，在凹陷溝槽230中產生空隙 250。在此，器件隔離區(qū)Y的溝槽235形成得寬于有源區(qū)X的凹陷溝槽230， 4吏得由于凹陷溝槽230頂部形成得早于凹陷溝槽230底部，因而能夠防止 在凹陷溝槽230中產生空隙250。如上所述，覆蓋有源區(qū)X的凹陷溝槽230 且同時暴露出器件隔離區(qū)Y的溝槽235的緩沖層245用作后續(xù)工藝中保護 凹陷溝槽230的阻擋。
圖6B和6C示出沿圖6A的線A-A'和B-B'截取的截面圖。參考圖6A 至6C，在緩沖層245上形成覆蓋層255。在此，覆蓋層255由相對于緩沖 層245具有蝕刻選擇性的層形成。而且，將覆蓋層255沉積至完全填充器 件隔離層220的暴露的溝槽235的厚度。例如，覆蓋層255可由厚度為約 200A 約500A的氮化物層形成。在此，如圖6C所示，在已經覆蓋有緩 沖層245的凹陷溝槽230的頂部上不沉積覆蓋層255。
圖7B和7C說明沿圖7A的線A-A，和B-B，截取的截面圖。參考圖7A 至7C，對半導體襯底200實施回蝕刻工藝以暴露出有源區(qū)X。在此，回蝕 刻工藝移除有源區(qū)X的覆蓋層255并且同時移除覆蓋凹陷溝槽230頂部的 緩沖層245。這種情況下，半導體襯底200在暴露時可被回蝕刻工藝損傷。 因此，回蝕刻工藝的蝕刻目標設定為使得緩沖層245保留為距離半導體襯 底200的表面約30A ~約50 A的厚度，并且使得蝕刻厚度優(yōu)選為約500A ~ 約1000 A。回蝕刻工藝的實施蝕刻了覆蓋層255和緩沖層245，因此完全 暴露出有源區(qū)X。因此，在器件隔離層220中形成的溝槽235填充有襯層 240、緩沖層245和覆蓋層255，如圖7B所示。在此，可使用化學;Wfe拋 光(CMP)工藝實施有源區(qū)X的暴露。圖8B和8C示出沿圖8A的線A-A，和B-B，截取的截面圖。參考圖8A 至8C，實施后清洗工藝以移除殘留在有源區(qū)X的頂部、側壁和底部上的 緩沖層245。如圖8C所示，后清洗工藝的實施移除了覆蓋暴露的半導體襯 底200的底部和側壁的緩沖層245和襯層240，由此形成鰭結構的底部突 出部257。在此，底部突出部257與相鄰的覆蓋層255間隔預定if巨離"e"。 這種情況下，鰭結構的底部突出部257的高度才艮據(jù)清洗水平而確定。因此， 調節(jié)清洗條件(例如，清洗時間和清洗源的供給量)以穩(wěn)定和均勻地控制 底部突出部257的外形?？蒦f吏用干清洗工藝或濕清洗工藝實施后清洗工藝。
圖9B和9C示出沿圖9A的線A-A，和B-B，截取的截面圖。參考圖9A 至9C，形成柵極堆疊體280以交疊具有鰭結構的底部突出部257的凹陷溝 槽235。具體地，在半導體襯底200上形成厚度為約30A 約60A的^fr極 介電層(例如，氧化物層)。其后，在柵極介電層上形成厚度為約400A-約700A的柵極導電層(例如，摻雜的多晶硅層)。其后，在柵極導電層上 形成柵極金屬層(例如，厚度為約IOOOA ~約1500A的硅化鴒(WSix)層 或厚度為約400A 約500A的鵠(W)層)。其后，在柵極金屬層上形成 硬掩模層。其后，對所得結構實施選擇性蝕刻工藝以形成柵極堆疊體280。 柵極堆疊體280形成為如圖9A所示的線型，并且包括柵極介電層圖案260、 柵極導電層圖案265、柵極金屬層圖案270和硬掩模層圖案275，如圖9B 和9C所示。其后，雖然附圖中沒有示出，^^1f極堆疊體280的側壁上 形成間隔物層，然后注入源^l/漏極雜質以形成源;feL/漏極區(qū)。
圖10B和10C示出沿圖IOA的線A-A，和B-B，截取的截面圖。參考圖 10A至IOC，在柵極堆疊體280之間形成著陸塞接觸孔295，在后續(xù)工藝 中將在著陸塞接觸孔295中形成連接上電極和下電極的著陸塞。具體地， 在半導體襯底200的整個表面上沉積層間介電層283以完全覆蓋柵極堆疊 體280。其后，對層間介電層283實施平坦化工藝以暴露出4t極堆疊體280 的硬掩模層圖案275?？墒褂没瘜W^拋光(CMP)工藝來實施平坦化工 藝。其后，選擇性移除柵極堆疊體280之間的層間介電層283以形成著陸 塞接觸孔295。著陸塞接觸孔295包括將連接至存儲節(jié)點的存儲節(jié)點接觸 孔2卯和將連接至位線的位線接觸孔285?？墒褂米詫式佑|(SAC )工 藝通it^目鄰的柵極堆疊體280設定著陸塞接觸孔295。在此，位線接觸孔 285從有源區(qū)X至器件隔離區(qū)Y延伸預定長度，如圖10A所示。
圖11B和11C示出沿圖IIA的線A-A，和B-B，截取的截面圖。參考圖11A至11C，在*1^極堆疊體280之間形成著陸塞310。具體地，在半導體 襯底200上沉積導電層以覆蓋全部暴露表面。在此，導電層可包括多晶硅。 其后，對導電層實施拋光工藝(例如，回蝕刻工藝或CMP工藝)至暴露 出柵極堆疊體280的硬掩模層圖案275的頂部的程度，由此形成著陸塞 310。著陸塞310包括將連接至存儲節(jié)點的存儲節(jié)點接觸塞300和將連接至 位線的位線接觸塞305。在此，位線接觸塞305在垂直方向上從有源區(qū)X 至器件隔離區(qū)Y延伸預定長度，如圖IIA所示。這種情況下，參考圖IIB， 在器件隔離區(qū)Y中形成的器件隔離層220使得能夠防止在柵極堆疊體280 的柵極導電層圖案265和延伸至器件隔離區(qū)Y的位線接觸塞305之間可能 產生的短路。
如上所述，該制造具有鰭結構溝道的半導體器件的方法在有源區(qū)中形 成凹陷溝槽并且局部填充器件隔離區(qū)中的溝槽，由此使得能夠防止產生 SAC缺陷。而且，該制造方法形成具有鰭結構的凹陷溝槽底部，由此4吏得 能夠為后續(xù)工藝提供穩(wěn)定的工藝容限，同時實現(xiàn)改善的單元驅動電流特 性。
雖然本發(fā)明已經針對具體的實施方案進行了描述，但是對于本領域技 術人員顯而易見的是，可在不脫離在以下的權利要求中限定的本發(fā)明的精 神和范圍的情況下作出各種變化和改變。
權利要求
1.一種制造具有鰭結構溝道的半導體器件的方法，所述方法包括在半導體襯底上形成限定有源區(qū)的器件隔離層；在所述有源區(qū)中形成具有第一寬度的凹陷溝槽，并且在所述器件隔離層中形成具有第二寬度的溝槽，所述第二寬度大于所述第一寬度；用覆蓋層填充形成在所述器件隔離層中的所述溝槽；清洗所述凹陷溝槽以形成包括突出部和側壁的鰭結構的底部突出部；形成填充所述凹陷溝槽的柵極堆疊體；和在所述柵極堆疊體之間形成著陸塞，所述著陸塞被填充所述溝槽的所述覆蓋層所分開。
2. 根據(jù)權利要求1所述的方法，其中所述溝槽的形成包括 在所述有源區(qū)中形成具有第一寬度的凹陷溝槽； 在形成所述凹陷溝槽的同時，在所述器件隔離層中形成其寬度與所述凹陷溝槽相同的溝槽；和對所述溝槽實施清洗工藝以使所述溝槽的寬度增加至大于所述第一寬 度的第二寬度。
3. 根據(jù)權利要求2所述的方法，其中所述清洗包括通過使用氟化氫氣體 和氨氣的混合物的干清洗工藝或通過使用氟化氫溶液的濕清洗工藝來選 擇性蝕刻氧化物層。
4. 根據(jù)權利要求1所述的方法，其中所述溝槽形成為所述凹陷溝槽的約 1.5~約2倍寬。
5. 根據(jù)權利要求l所述的方法，其中所述溝槽的形成包括 在形成所述器件隔離層之后，在所述半導體襯底上形成抗蝕劑層；圖案化所述抗蝕劑層以形成抗蝕劑層圖案，4吏得在對應于所述有源區(qū) 的區(qū)域中形成第一開口并且在對應于所述器件隔離層的區(qū)域中形成第二 開口，所述第二開口寬于所述第一開口；和通過使用所述抗蝕劑層圖案作為蝕刻4^模來蝕刻所述器件隔離層和半 導體襯底的暴露部分，而形成具有第一寬度的凹陷溝槽和具有第二寬度的 溝槽，所述第二寬度大于所述第一寬度。
6. 根據(jù)權利要求l所述的方法，其中用所^蓋層填充所述溝槽包括 在所述凹陷溝槽和所述溝槽的暴露表面上形成襯層；形成覆蓋所述凹陷溝槽頂部且同時暴露出所述溝槽的緩沖層；在所述緩沖層上形成覆蓋層以填充所逸暴露的溝槽；和蝕刻所述覆蓋層和所述緩沖層以暴露出所述半導體襯底的有源區(qū)。
7. 根據(jù)權利要求6所述的方法，其中所述襯層包括原硅酸四乙酯(TEOS) 層或高熱氧化物(HTO)層。
8. 根據(jù)權利要求6所述的方法，其中所述緩沖層包括緩沖氧化物未摻雜 硅酸鹽玻璃(BO USG )層，并且所述緩沖層形成至約300A ~約500A的 厚度。
9. 根據(jù)權利要求6所述的方法，包括在暴露出所述半導體襯底的有源區(qū) 期間，用所述緩沖層保護所述凹陷溝槽。
10. 根據(jù)權利要求6所述的方法，其中所述覆蓋層包括相對于所述緩沖層 具有蝕刻選擇性的層。
11. 根據(jù)權利要求6所述的方法，包括通過對所^蓋層和所述緩沖層的 回蝕刻工藝或化學機械拋光(CMP )工藝暴露出所述半導體襯底的有源區(qū)。
12. 根據(jù)權利要求11所述的方法，其中通過將蝕刻目標設定為使得所述緩 沖層保留至距離所述半導體襯底表面約30A ~約50A的厚度來實施所述回 蝕刻工藝。
13. 根據(jù)權利要求1所述的方法，其中所述著陸塞包括存儲節(jié)點接觸塞和 位線接觸塞，所述位線接觸塞在垂直方向上從所述有源區(qū)至所述器件隔離 層延伸預定長度。
14. 一種制造具有鰭結構溝道的半導體器件的方法，所述方法包括 在半導體襯底上形成限定有源區(qū)的器件隔離層；在所述有源區(qū)中形成具有第一寬度的凹陷溝槽，并且同時在所述器件 隔離層中形成具有第二寬度的溝槽，所述第二寬度大于所述第 一寬度； 形成覆蓋所述凹陷溝槽頂部且同時暴露出所述溝槽的緩沖層； 在所述緩沖層上形成覆蓋層以填充所逸暴露的溝槽； 蝕刻所i^蓋層和所述緩沖層以暴露出所述半導體襯底的有源區(qū)； 移除殘留在所述凹陷溝槽上的所述緩沖層以形成鰭結構的底部突出 部，所述鰭結構的底部突出部與填充所述溝槽的所述覆蓋層間隔預定距 離；形成填充所述凹陷溝槽的柵極堆疊體；和在所述柵極堆疊體之間形成著陸塞，所述著陸塞被所述器件隔離層和 填充所述溝槽的所i^蓋層所分開。
15. 根據(jù)權利要求14所述的方法，其中所述溝槽的形成包括 在所述有源區(qū)中形成凹陷溝槽；在形成所述凹陷溝槽的同時，在所述器件隔離層中形成其寬度與所述 凹陷溝槽相同的溝槽；和通過對在所述器件隔離層中形成的所述溝槽實施清洗工藝來增加所述 溝槽的寬度。
16. 根據(jù)權利要求14所述的方法，包括通過使用氟化氫氣體和氨氣的混合 物的干清洗工藝或通過使用氟化氫溶液的濕清洗工藝，使用清洗源清洗以 選擇性蝕刻氧化物層。
17. 根據(jù)權利要求14所述的方法，其中所述溝槽形成為所述凹陷溝槽的約 1.5-約2倍寬。
18. 根據(jù)權利要求14所述的方法，還包括 在形成所述溝槽之后，在所述凹陷溝槽和所述溝槽的暴露表面上形成襯層。
19. 根據(jù)權利要求18所述的方法，其中所述襯層由原硅酸四乙酯(TEOS) 層或高熱氧化物(HTO)層形成。
20. 根據(jù)權利要求14所述的方法，其中所述緩沖層包括緩沖氧化物層未摻 雜硅酸鹽玻璃(BO USG)層并且形成至約300人~約500A的厚度。
21. 根據(jù)權利要求14所述的方法，包括在暴露出所述半導體襯底的有源區(qū) 期間，用所述緩沖層保護所述凹陷溝槽。
22. 根據(jù)權利要求14所述的方法，其中所i^a蓋層由相對于所述緩沖層具 有蝕刻選擇性的層形成。
23. 根據(jù)權利要求14所述的方法，包括通過對所M蓋層和所述緩沖層實 施回蝕刻工藝或化學;|0^拋光(CMP)工藝來暴露出所述半導體襯底的有 源區(qū)。
24. 根據(jù)權利要求23所述的方法，其中通過將蝕刻目標設定為使得所述緩 沖層保留至距離所述半導體襯底表面約30A ~約50A的厚度來實施所述回 蝕刻工藝。
25. 根據(jù)權利要求14所述的方法，其中通過對所述凹陷溝槽實施后清洗工 藝以移除殘留在所述凹陷溝槽的頂部、側壁和底部上的所述緩沖層來形成 所述鰭結構的底部突出部。
26. 根據(jù)權利要求25所述的方法，其中通過調節(jié)所述后清洗工藝的清洗時 間或清洗源的供給量來控制所述底部突出部的高度。
27. 根據(jù)權利要求14所述的方法，其中所述著陸塞包括存儲節(jié)點接觸塞和 位線接觸塞，所述位線接觸塞在垂直方向上從所述有源區(qū)至所述器件隔離 層延伸預定長度。
28. —種具有鰭結構溝道的半導體器件，所述半導體器件包括 包括由器件隔離層所限定的有源區(qū)的半導體村底； 具有第一寬度并且也配置在所述有源區(qū)中的凹陷溝槽； 配置在所述凹陷溝槽的底部上的具有包括側壁和突出部的鰭結構的底部突出部；配置在所述器件隔離層中的具有第二寬度的溝槽，所述第二寬度大于 所述凹陷溝槽的所述第一寬度； 填充所述溝槽并且也與所述底部突出部間隔預定距離的覆蓋層；填充所述凹陷溝槽和所述底部突出部并且也在一個方向上與半導體襯 底交叉的柵極堆疊體；和配置在所述柵極堆疊體之間并且被填充所述溝槽的所述覆蓋層所分開 的著陸塞。
29. 根據(jù)權利要求28所述的半導體器件，其中所述溝槽是所述凹陷溝槽的 約1.5~約2.0倍寬。
30. 根據(jù)權利要求28所述的半導體器件，其中所i^蓋層由氮化物層形成。
31. 根據(jù)權利要求28所述的半導體器件，其中所述著陸塞包括存儲節(jié)點接 觸塞和位線接觸塞，所述位線接觸塞在垂直方向上從所述有源區(qū)至所述器 件隔離層延伸預定長度。
全文摘要
本發(fā)明提供一種具有鰭結構溝道的半導體器件及其制造方法。在所述方法中，在半導體襯底上形成限定有源區(qū)的器件隔離層。在有源區(qū)中形成具有第一寬度的凹陷溝槽，并且在器件隔離層中形成具有大于所述第一寬度的第二寬度的溝槽。用覆蓋層填充形成在器件隔離層中的溝槽。對凹陷溝槽實施清洗工藝以形成包括突出部和側壁的鰭結構的底部突出部。形成填充凹陷溝槽的柵極堆疊體。在柵極堆疊體之間形成被填充溝槽的覆蓋層所分隔的著陸塞。
文檔編號H01L23/522GK101577249SQ20081013516
公開日2009年11月11日 申請日期2008年8月13日 優(yōu)先權日2008年5月6日
發(fā)明者李振烈 申請人:海力士半導體有限公司