專利名稱：形成半導(dǎo)體存儲器件隔離層的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種形成半導(dǎo)體存儲器件隔離層的方法，并且更具體涉及
一種通過降低在形成隔離層時可產(chǎn)生的雜質(zhì)的含量來形成具有改善電特 性的半導(dǎo)體存儲器件隔離層的方法。
背景技術(shù)：
半導(dǎo)體存儲器件包括用于存儲數(shù)據(jù)的多個存儲單元和用于轉(zhuǎn)移驅(qū)動電 壓的多個晶體管?？扉W存儲器件包含多個串(string),在每一個串中存儲 單元串聯(lián)連接。在各個串之間形成隔離層以使所述串電絕緣。
同時，隨著半導(dǎo)體存儲器件集成度的提高，串的寬度已經(jīng)變窄并且因 此隔離層的寬度也變窄。隨著隔離層的寬度變窄，形成隔離層的工藝變得 難以實施，以下通過采用快閃存儲器件作為一個實例進行詳述。
在用于在半導(dǎo)體存儲器件中形成隔離層的工藝中，在半導(dǎo)體襯底上形 成隨道介電層和用于浮置初t極的導(dǎo)電層。通過順序地圖案化隔離區(qū)的導(dǎo)電 層和隧道介電層來形成溝槽。尤其是，隨著半導(dǎo)體器件的集成度提高，溝 槽的深度變得大于溝槽的寬度，由此提高溝槽的深寬比。如果增加溝槽的 深寬比，由于在溝槽的填隙(gap-filled)工藝中，溝槽底部直到溝槽頂部 M蓋才被全部間隙填充，因此在溝槽內(nèi)部可產(chǎn)生空隙。此外，如果使用 具有極好的臺階覆蓋特性的材料或形成方法，在溝槽的側(cè)壁上形成的材料 彼此面對，導(dǎo)致接縫的形成。
蝕刻劑可在后續(xù)蝕刻工藝中滲入空隙或接縫，產(chǎn)生蝕刻損傷?？障痘?接縫也導(dǎo)致半導(dǎo)體存儲器件的電特性降低。為解決所述問題，可以通過利用第一介電層(例如，流體材料如SOD (spin on dielectric,旋涂式介電材料))間隙填充溝槽底部并且進一步在 第一介電層頂部上形成具有致密膜特性的第二介電層來形成隔離層。第二 介電層可以由例如HDP (高密度等離子體)層形成。在此，如果間隙填充 工藝甚至在第二介電層的形成工藝中不適宜，那么在通過蝕刻工藝加寬溝 槽的頂部寬度之后，可以另外形成第三介電層(例如，HDP層)。這種情 況下，由于蝕刻工藝可產(chǎn)生損傷。參考圖l對此進行了詳細說明。
圖1是說明常規(guī)的半導(dǎo)*儲器件的隔離層的照片。參考圖1,在半 導(dǎo)體襯底的有源區(qū)10中順序地形成隧道介電層12、用于浮置柵極14的導(dǎo) 電層14和隔離4^模圖案16。第一介電層(未顯示)和第二介電層18形成 在溝槽內(nèi)。如果如上所述使用加寬溝槽的頂部寬度的蝕刻工藝來實施濕蝕 刻工藝，則其中不規(guī)則地形成第二介電層18的膜質(zhì)量的區(qū)域A之間的濕 蝕刻速率可能有差異?；蛘?，如果實施干蝕刻工藝而不是濕蝕刻工藝，則 包含在第二介電層18中的氟(F)與隧道介電層12結(jié)合，這可降低后續(xù) 的程序閾值電壓。

發(fā)明內(nèi)容
本發(fā)明涉及一種形成半導(dǎo)體存儲器件的隔離層的方法，所述方法通過 利用流體第一介電層填隙溝槽底部、形成第二介電層、然后實施干蝕刻工 藝和濕蝕刻工藝，可降低在加寬溝槽的頂部寬度時因蝕刻和退火在第二介 電層中形成的含氟(F)雜質(zhì)的量。
根據(jù)本發(fā)明的一個方面，提供一種形成半導(dǎo)體存儲器件隔離層的方法。 根據(jù)所述方法，提供其中形成具有開口寬度的溝槽的半導(dǎo)體襯底。在包括 溝槽的半導(dǎo)體襯底上形成第一介電層。通過實施第一蝕刻工藝以除去笫一 介電層的一部分來加寬溝槽的開口寬度。在實施第一蝕刻工藝之后，實施 退火工藝。通過實施第二蝕刻工藝，除去由于第一蝕刻工藝和退火工藝而 在第一介電層中形成的含氟雜質(zhì)。在包括第一介電層的半導(dǎo)體襯底上形成 第二介電層。第一介電層和第二介電層優(yōu)選由具有適當形狀的適合的氧化 物形成，優(yōu)選為HDP (高密度等離子體)層或03-TEOS層。
根據(jù)本發(fā)明的另一個方面，提供一種形成半導(dǎo)體存儲器件隔離層的方 法。根據(jù)所述方法，提供其中形成具有底部和開口寬度的溝槽的半導(dǎo)體襯底。利用第一介電層填隙溝槽的底部。在包括第一介電層的半導(dǎo)體襯底上 形成第二介電層。通過實施第一蝕刻工藝以除去第二介電層的一部分來加 寬溝槽的開口寬度。在實施第一蝕刻工藝之后，實施退火工藝。通過實施 第二蝕刻工藝，除去由于第一蝕刻工藝和退火工藝而在第二介電層中形成
的含氟雜質(zhì)。在包括第二介電層的半導(dǎo)體襯底上形成第三介電層。
第一介電層優(yōu)選由SOD (旋涂式介電材料)層形成。所述SOD層優(yōu) 選包括PSZ (聚硅氮烷)層。第二介電層和第三介電層優(yōu)選包含適合的氧 化物，尤其優(yōu)選HDP (高密度等離子體)層或CVTEOS層。
第一蝕刻工藝優(yōu)選使用干蝕刻工藝來實施，所述干蝕刻工藝采用NH3 和HF的混合氣體?；蛘?，例如所述干蝕刻工藝可使用NH3和NF3的混合 氣體。
退火工藝優(yōu)選在100~300攝氏度的溫度下實施。
第二蝕刻工藝優(yōu)選^_用濕蝕刻工藝來實施。濕蝕刻工藝優(yōu)選^"吏用包含 HF的蝕刻劑。
在形成第三介電層之后優(yōu)選另外實施拋光工藝。


圖l是說明常規(guī)的半導(dǎo)體存儲器件的隔離層的照片；
圖2A至2G是說明根據(jù)本發(fā)明 一個實施方案的形成半導(dǎo)體存儲器件隔 離層的方法的截面圖；和
圖3是顯示依賴蝕刻過程的氟(F)的分布的圖。
具體實施例方式
現(xiàn)在，將參考附圖描述根據(jù)本發(fā)明的一個具體實施方案。然而，本發(fā) 明不局限于所述^Hf的實施方案，而是可以各種方式實現(xiàn)。提供所述實施 方案以完成本發(fā)明的公開并使得本領(lǐng)域技術(shù)人員理解本發(fā)明的范圍。本發(fā) 明的范圍由權(quán)利要求限定。
圖2A至2G是說明根據(jù)本發(fā)明 一個實施方案的形成半導(dǎo)體存儲器件隔離層的方法的截面圖。
以下描述快閃存儲器件作為一個非限制性的實例。
參考圖2A,在半導(dǎo)體襯底200上順序地層疊隧道介電層202和用于浮 置柵極的導(dǎo)電層204。隧道介電層202優(yōu)選包括氧化物膜，導(dǎo)電層204優(yōu) 選包括多晶硅膜。例如，導(dǎo)電層204可由未摻雜的多晶硅膜或摻雜的多晶 硅膜形成。
參考圖2B,在導(dǎo)電層204上形成露出隔離區(qū)的隔離4^模圖案206。通 過沿隔離掩模圖案206來實施蝕刻工藝，順序地圖案化導(dǎo)電層204、隧道 介電層202和半導(dǎo)體襯底200。通過除去暴露的半導(dǎo)體襯底200的一部分 形成溝槽207。在包括溝槽207的半導(dǎo)體襯底200的表面上形成襯墊(liner) 介電層208。在此，在襯墊介電層208形成之前，為了補償在溝槽207的 形成工藝中對半導(dǎo)體襯底200的表面損傷，可以沿溝槽207的表面另外形 成壁氧化物膜(未顯示)。
參考圖2C，利用第一介電層210填隙溝槽207的底部。具體地，在其 上形成有襯墊介電層208的半導(dǎo)體襯底200上形成第一介電層210, 4吏得 溝槽207的底部被填隙。第一介電層210包含SOD材料。該SOD層是流 體(fluid)材料，其易于填隙在半導(dǎo)體器件的集成度高時具有增加的深寬 比的溝槽207的底部。SOD層優(yōu)選包含PSZ (聚硅氮烷)，其具有相對低 的濕蝕刻速率和足夠的硬度以允許后續(xù)化學(xué):^拋光(CMP )或其它拋光 工藝。在PSZ層形成之后，為了使PSZ層的膜質(zhì)量致密化，實施致密化 工藝。該致密化工藝優(yōu)選使用退火工藝來實施。在實施拋光工藝以暴露隔 離掩模圖案206之后，第一介電層210的高度降低。在此，第一介電層210 的高度可以低于隨道介電層202的高度。
由于整個晶片中氧化物的高度應(yīng)該保持均勻，所以需要拋光。氧化物 高度影響器件的有效場高度(EFH)，并且如果該高度是可變的，則該器 件不能適當M行。
參考圖2D，在包括第一介電層210的半導(dǎo)體襯底200上形成第二介電 層212。第二介電層212優(yōu)選由比第一介電層210更致密的材料形成，以 免蝕刻劑在后續(xù)的蝕刻工藝中滲透i^第一介電層210。第二介電層212 可由任何適合的氧化物形成，優(yōu)選由HDP層或03-TEOS層形成。
在此，雖然溝槽207可以利用第二介電層212完全填隙，但如果溝槽
7207的深寬比由于半導(dǎo)體器件集成度的提高而增加，則溝槽207內(nèi)部可產(chǎn) 生空隙。尤其是，在溝槽207的內(nèi)部完全填隙之前，溝槽207的頂部寬度 W可變得窄于溝槽的底部寬度。而且，如果溝槽207的頂部完全被第二介 電層212覆蓋，在溝槽207的沒有完全填隙的區(qū)域中可產(chǎn)生空隙。由此， 通過在第二介電層212上實施蝕刻工藝(優(yōu)選干蝕刻工藝)可加寬溝槽207 的開口寬度W。以下參考附圖對此進行詳述。
參考圖2E,通過實施蝕刻工藝部分地除去第二介電層212。具體地， 溝槽207的頂部寬度通過減少第二介電層212的厚度得到加寬。蝕刻工藝 優(yōu)選包括順序地實施第一蝕刻工藝和第二蝕刻工藝。第一蝕刻工藝可以4吏 用濕蝕刻工藝或干蝕刻工藝來實施。然而，如果實施濕蝕刻工藝，當半導(dǎo) 體器件的集成度高時，難以使第二介電層212的高度均勻。換言之，由于 難以在濕蝕刻工藝中控制第二介電層212的厚度，因此當導(dǎo)電層204過蝕 刻時，用于浮置柵極的導(dǎo)電層204在暴露的同時可能受損。因此，只要氧 化物上部的去除遠遠快于氧化物下部，各向異性蝕刻方法通常能夠滿足需 要，第一蝕刻工藝優(yōu)選使用干蝕刻工藝來實施。更具體地，第一蝕刻工藝 優(yōu)選使用NHx和HFy氣體來實施。例如，可使用NH3氣體和HF氣體。 參考以下化學(xué)反應(yīng)對此進行詳述。
化學(xué)反應(yīng)
① NH3 + HF — NH4+ + F
② NH4+ + F- + Si02 — (NH4)2SiF6
③ (NH4)2SiF6 — SiF4 + NH3 + HF
化學(xué)反應(yīng)①是在干蝕刻工藝過程中注入氣體的化學(xué)反應(yīng)。當NH3氣體 和HF氣體混合時，形成NH/和F-。在化學(xué)反應(yīng)②中，當NH4+和F接 觸包含Si02的第二介電層212時，形成固態(tài)的(NH4)2SiF6?；瘜W(xué)反應(yīng)③是 在第一蝕刻工藝實施之后的^^應(yīng)，副產(chǎn)物SiF4、 NH3和HF通it^固態(tài)的 (NH4)2SiF6上實施退火工藝除去。在此，退火工藝優(yōu)選在100~300攝氏度 的溫度下實施，尤其優(yōu)選和示例性地為160 ~ 180攝氏度，持續(xù)至少50秒 鐘，尤其優(yōu)選120秒鐘。在實施第一蝕刻工藝中，可以使用等離子體遠程 的方法將NH3和NF3的混合氣體而不是NH3和HF的混合氣體注入室中。 第一蝕刻工藝優(yōu)選和示例性地在下列條件下實施80托的壓力，室溫，Ar 為載氣，流速為20 sccm的NF3或HF。同時，當實施第一蝕刻工藝和后續(xù)的退火步驟時，氟(F)或其它雜質(zhì) 可殘留在第二介電層212的表面附近。具體地，參考圖3對此進行描述。
圖3是顯示依賴蝕刻過程的氟(F)的分布的圖。
由圖3可見，氟(F)的分布隨干蝕刻工藝DE和濕蝕刻工藝WE而 不同。如上文參考圖2e所述，如果實施干蝕刻工藝DE作為第一蝕刻工藝， 可以降低氟(F)的量，同時使第二介電層212厚度均勻。然而，可見大 量的氟(F)仍然殘留在第二介電層212的表面附近。
另外，由顯示僅僅釆用干蝕刻工藝的NF3氣體的干蝕刻工藝NE的圖 可見，氟(F)在很深的深度上分布，例如高iiJ巨離表面2300埃的深度。 如果氟(F)殘留在第二介電層212內(nèi)，其可降低后續(xù)的程序操作中的閾 值電壓。優(yōu)選除去氟(F)。
因此，優(yōu)選使用采用NH3和HF的混合氣體(或NH3和NF3的混合氣 體)的干蝕刻工藝DE來實施第一蝕刻工藝。接著實施退火步驟，然后實 施第二蝕刻工藝以降低氟(F)的量同時除去第二介電層212的表面。以 下詳細地描述第二蝕刻工藝。
第二蝕刻工藝優(yōu)選^^用濕蝕刻工藝來實施，以除去由于如上所述的笫 一蝕刻工藝和退火工藝導(dǎo)致在第二介電層212的表面附近分布的氟(F)。 例如，第二蝕刻工藝優(yōu)選使用包含HF的蝕刻劑來實施。緩沖氧化物蝕刻 劑(BOE)是另一種適合的用于第二蝕刻工藝的蝕刻劑。
因此，可以使得第二介電層212的厚度均勻，并且第二介電層212中 包含的氟(F)的含量可以降低。此外，由于可以防止用于浮置柵極的導(dǎo) 電層204的暴露，因此可以防止對導(dǎo)電層204的損傷。
參考圖2F，在包括第二介電層212的半導(dǎo)體襯底200上形成用于隔離 層的第三介電層214。在此，由于溝槽207的頂部寬度已經(jīng)通過如上所述 的第一和第二蝕刻工藝得到加寬，因此第三介電層214的形成工藝可以容 易地實施。第三介電層214優(yōu)選由HDP層或03-TEOS層形成。
參考圖2G，可以通過實施拋光工藝(優(yōu)選化學(xué)機械拋光(CMP))形 成其中層疊第一到第三介電層210、 212和214的各個隔離層215，使得暴 露出隔離掩模圖案206。
如上所述，才艮據(jù)本發(fā)明，離用第一介電層間隙填充溝槽底部，形成第
9二介電層，并且優(yōu)選然后實施干蝕刻工藝和濕蝕刻工藝。因此，第二介電
層中包含的含氟(F)雜質(zhì)的量可以降低，同時加寬溝槽的頂部寬度。因 此，可以防止隧道介電層的電劣化(electrical degradation)和快閃存儲器 件的電特性的降低。
已經(jīng)提出本發(fā)明公開的實施方案，以使得本領(lǐng)域技術(shù)人員容易實施本 發(fā)明，并且本領(lǐng)域技術(shù)人員可通過這些實施方案的組合實施本發(fā)明。然而， 本發(fā)明的范圍不限于如上所述的實施方案，而是應(yīng)該解釋為本發(fā)明僅僅由 所附的權(quán)利要求和它們的等同物所限定。
權(quán)利要求
1. 一種形成半導(dǎo)體存儲器件的隔離層的方法，所述方法包括提供其中形成具有開口寬度的溝槽的半導(dǎo)體襯底；在包括所述溝槽的所述半導(dǎo)體襯底上形成第一介電層；通過實施第一蝕刻工藝除去所述第一介電層的一部分來加寬所述溝槽的開口寬度；在實施所述第一蝕刻工藝之后，實施退火工藝；通過實施第二蝕刻工藝，除去由于所述第一蝕刻工藝和所述退火工藝而在所述第一介電層中形成的含氟雜質(zhì)；和在包括所述第一介電層的所述半導(dǎo)體襯底上形成第二介電層。
2. 根據(jù)權(quán)利要求l所述的方法，包括形成HDP(高密度等離子體)層或 03-TEOS層的所述第一介電層和所述第二介電層。
3. 根據(jù)權(quán)利要求1所述的方法，其中所述第一蝕刻工藝包括干蝕刻工藝。
4. 根據(jù)權(quán)利要求3所述的方法，包括采用NH3和HF的混合氣體實施所 述干蝕刻工藝。
5. 根據(jù)權(quán)利要求3所述的方法，包括采用NH3和NF3的混合氣體實施所 述干蝕刻工藝。
6. 根據(jù)權(quán)利要求1所述的方法，包括在100 ~ 300攝氏度的溫度下實施所 述退火工藝。
7. 根據(jù)權(quán)利要求1所述的方法，其中所述第二蝕刻工藝包括濕蝕刻工藝。
8. 根據(jù)權(quán)利要求7所述的方法，包括采用包含HF的蝕刻劑來實施所述 濕蝕刻工藝。
9. 根據(jù)權(quán)利要求1所述的方法，還包括在形成所述第二介電層之后實施 拋光工藝。
10. 根據(jù)權(quán)利要求9所述的方法，其中所述拋光工藝包括化學(xué)機械拋光 (CMP )。
11. 一種形成半導(dǎo)體存儲器件的隔離層的方法，所述方法包括提供其中形成具有底部和開口寬度的溝槽的半導(dǎo)體襯底；利用包含旋涂式介電材料(SOD)的第一介電層填隙所述溝槽的底部；在包括所述第一介電層的所述半導(dǎo)體襯底上形成第二介電層；通過實施第一蝕刻工藝除去所述第二介電層的一部分來加寬所述溝槽的開口寬度；在實施所述第一蝕刻工藝之后，實施退火工藝；通過實施第二蝕刻工藝，除去由于所述第 一蝕刻工藝和所述退火工藝 而在所述第二介電層中形成的含氟雜質(zhì)；和在包括所述第二介電層的所述半導(dǎo)體襯底上形成第三介電層。
12. 根據(jù)權(quán)利要求11所述的方法，其中所述第一介電層包括PSZ (聚硅氮 烷)層。
13. 根據(jù)權(quán)利要求11所述的方法，包括形成HDP (高密度等離子體)層 或03-TEOS層的所述第二介電層和所述第三介電層。
14. 根據(jù)權(quán)利要求11所述的方法，其中所述第一蝕刻工藝包括干蝕刻工 藝。
15. 根據(jù)權(quán)利要求14所述的方法，包括采用NH3和HF的混合氣體實施所 述干蝕刻工藝。
16. 才艮據(jù)權(quán)利要求14所述的方法，包括采用NH3和NF3的混合氣體實施 所述干蝕刻工藝。
17. 根據(jù)權(quán)利要求11所述的方法，包括在100 ~ 300攝氏度的溫度下實施 所述退火工藝。
18. 根據(jù)權(quán)利要求11所述的方法，其中所述第二蝕刻工藝包括濕蝕刻工 藝。
19. 根據(jù)權(quán)利要求18所述的方法，包括采用包含HF的蝕刻劑實施所述濕 蝕刻工藝。
20. 根據(jù)權(quán)利要求ll所述的方法，還包括在形成所述第三介電層之后，實 施拋光工藝。
21. 根據(jù)權(quán)利要求20所述的方法，其中所述拋光工藝包括化學(xué);W^拋光 (CMP )。
全文摘要
一種形成半導(dǎo)體存儲器件隔離層的方法。根據(jù)本發(fā)明的一個實施方案，提供其中形成有溝槽的半導(dǎo)體襯底。在包括溝槽的半導(dǎo)體襯底上形成第一介電層。通過實施第一蝕刻工藝以除去第一介電層的一部分來加寬溝槽的開口寬度，接著進行退火工藝。通過實施第二蝕刻工藝，除去由于蝕刻和退火工藝而在所述第一介電層中形成的含氟雜質(zhì)。在包括第一介電層的半導(dǎo)體襯底上形成第二介電層。
文檔編號H01L21/762GK101471281SQ20081012620
公開日2009年7月1日 申請日期2008年6月26日 優(yōu)先權(quán)日2007年12月28日
發(fā)明者趙揮元, 趙種慧 申請人:海力士半導(dǎo)體有限公司