專利名稱：半導(dǎo)體存儲器件結(jié)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體存儲器件的結(jié)及其形成方法，其可改善編程 千擾特性(program disturbance property)。
背景技術(shù)：
半導(dǎo)體存儲器件包括儲存數(shù)據(jù)的多個存儲單元以及轉(zhuǎn)移驅(qū)動電壓 的多個晶體管?？扉W存儲器件例如包括串聯(lián)連接的多個存儲單元而形成 單元串(string)。在每個單元串的兩端形成選擇晶體管。形成在不同單元 串中的存儲單元通過字線電連接，選擇晶體管通過選擇線電連接。
圖l是說明形成半導(dǎo)體存儲器件的結(jié)的傳統(tǒng)方法的截面圖。參照圖 1，在半導(dǎo)體襯底10上形成選擇線SL以及多個字線WL0與WL1(為了 方便說明起見，僅表示兩個)。具體地，各選擇線SL以及字線WL0和 WL1可具有包括隧道絕緣層12、用于浮置柵極的第一導(dǎo)電層14、介電 層16、用于控制柵極的第二導(dǎo)電層18以及柵極掩模圖案20的堆疊結(jié)構(gòu)。 在選擇線SL與字線WL0和WL1之間以及在字線WL0與WL1之間形 成結(jié)10a。結(jié)10a彼此電連接。通常，通過將N型雜質(zhì)(例如，磷(P))注 入半導(dǎo)體襯底中來形成結(jié)10a。
特別是，在快閃存儲器件的編程操作時，除了所選擇的單元串(包括 欲編程的單元)以外，單元串阱(well of strings)升壓(boost),以防止電子 注入到與所選擇的字線連接的存儲單元。但是，當(dāng)由于半導(dǎo)體存儲器件 的集成度增加而使在選擇線SL與字線WL0和WL1之間的距離變窄時， 熱栽流子的引入會增加。換言之，電子會引入到不應(yīng)被編程的存儲單元 內(nèi)。這樣會加寬或改變閾值電壓分布的寬度，并且增加編程干擾特性。

發(fā)明內(nèi)容
本文公開了一種半導(dǎo)體存儲器件結(jié)及其形成方法，可減少編程干擾 特性。
根據(jù)一個實施方案，半導(dǎo)體存儲器件結(jié)可包括半導(dǎo)體襯底，其上 形成有柵極線；以及結(jié)，所述結(jié)包括在柵極線之間的半導(dǎo)體襯底中形成 的第一和第二結(jié)元件(junction element).第一結(jié)元件包含摩爾質(zhì)量 (mass)與第二結(jié)元件雜質(zhì)摩爾質(zhì)量不同的雜質(zhì)。例如，第二結(jié)元件雜 質(zhì)的摩爾質(zhì)量大于第一結(jié)元件雜質(zhì)。
第一和第二結(jié)元件可具有不同的寬度。例如，笫二結(jié)元件的寬度可 以比第一結(jié)元件的寬度更窄。第一結(jié)元件可以比第二結(jié)元件更深。
第 一結(jié)元件的雜質(zhì)可包括例如磷(P),第二結(jié)元件的雜質(zhì)可包括例如 砷(As)。
所公開的半導(dǎo)體存儲器件結(jié)的形成方法的一個實施方案包括提供 其上形成有柵極線的半導(dǎo)體襯底；沿著包括柵極線的半導(dǎo)體襯底的表面 形成輔助層；在柵極線之間的半導(dǎo)體襯底中注入雜質(zhì)，以形成第一結(jié)元 件；以及在柵極線之間的半導(dǎo)體襯底中注入雜質(zhì)，以形成第二結(jié)元件。 注入以形成第二結(jié)元件的雜質(zhì)的摩爾質(zhì)量可以不同于注入以形成第一 結(jié)元件的雜質(zhì)。例如，注入以形成第二結(jié)元件的雜質(zhì)的摩爾質(zhì)量可以大 于注入以形成第一結(jié)元件的雜質(zhì)。例如，可注入褲(P)來形成第一結(jié)元 件，可注入摩爾質(zhì)量比磷(P)更大的砷(As)來形成第二結(jié)元件。
例如可通過對雜質(zhì)施加大約15至30KeV的能量來形成第一結(jié)元件。 例如可通過為雜質(zhì)施加大約10至25KeV的能量來形成第二結(jié)元件。例 如可由Si02來形成輔助層。
在另一實施方案中，在注入雜質(zhì)以形成第一結(jié)元件的步驟之前，可 以實施形成輔助層的步驟。
在另一實施方案中，在形成輔助層的步驟之前，可以實施注入雜質(zhì) 以形成第一結(jié)元件的步驟。
在另一實施方案中，第一和第二結(jié)元件可以具有不同的寬度。例如，
5第二結(jié)元件的寬度可以比第一結(jié)元件的寬度更窄。
在另一實施方案中，第一結(jié)元件可以比第二結(jié)元件更深。
在另一實施方案中，該方法還可以包括對半導(dǎo)體襯底進(jìn)行退火以活 化注入的雜質(zhì)，使其在半導(dǎo)體襯底內(nèi)擴散。


為了更完整理解本發(fā)明內(nèi)容，應(yīng)參照以下詳細(xì)描述和附圖。 圖l是形成半導(dǎo)體存儲器件結(jié)的傳統(tǒng)方法的截面圖。
圖2A至圖2C是根據(jù)本發(fā)明的一個實施方案形成半導(dǎo)體存儲器件結(jié) 的方法的截面圖。
圖3A至圖3D是根據(jù)本發(fā)明的另 一實施方案形成半導(dǎo)體存儲器件結(jié) 的方法的截面圖。
在附圖中說明特定實施方案(以下將進(jìn)行說明)，應(yīng)該理解，這些實施 方案是示例性的，并且本發(fā)明不限于在此所示的特定實施方案，所7>開的 器件及方法可具有各種形式的實施方案。
具體實施例方式
參照圖2A，快閃存儲器件包括多個用以儲存數(shù)據(jù)的存儲單元以及用以 轉(zhuǎn)移驅(qū)動電壓的選擇晶體管。存儲單元可通過字線WL0以及WL1而彼此 電連接，選擇晶體管可通iti^擇線SL彼此電連接。
在半導(dǎo)體襯底200上方形成隧道絕緣層202、用于浮置^t極的第一導(dǎo) 電層204、介電層206、用于控制柵極的第二導(dǎo)電層208以及柵極掩模圖案 210。沿著柵極掩模圖案210使第二導(dǎo)電層208、介電層206、第一導(dǎo)電層 204以及隧道絕緣層202圖案化，從而形成字線WLO和WL1以及選擇線 SL。例如， 一個單元串可包括16或32條字線，和可包括源極選擇線以及 漏極選擇線。其中，在該附圖中表示了源極選擇線SL、第0條字線WLO 以及第一字線WL1。此外，在進(jìn)行圖案化時，圖案化區(qū)域的一部份隧道絕 緣層202可以保留，以用作后續(xù)的緩沖層。
參照第2B圖，沿著選擇線SL、字線(包括字線WLO以及WL1)以及暴露的半導(dǎo)體襯底200的表面來形成輔助層212。在形成后續(xù)結(jié)的過程中， 可使用輔助層212在結(jié)元件之間產(chǎn)生寬度差異。輔助層212優(yōu)選由氧化物 形成，但也可以由例如SK)2形成。在此實施方案中，通過實施例如具有良 好階梯覆蓋特性的化學(xué)氣相沉積(CVD)，可形成厚度為大約50至100埃的 輔助層212。此外，在用以形成后續(xù)結(jié)的離子注入工藝期間，輔助層212 也可用作緩沖層。
參照第2C圖，通過實施離子注入工藝，在半導(dǎo)體襯底200中形成結(jié) JC。可以在其上形成有輔助層212的半導(dǎo)體襯底200上形成結(jié)JC?；蛘撸?可以在形成輔助層212之前在半導(dǎo)體襯底200上形成結(jié)JC。在其中限定有 單元區(qū)域(cell region)以及周邊區(qū)域(peri region)的半導(dǎo)體襯底200中，優(yōu)選 利用具有露出的單元區(qū)域的掩模圖案來實施離子注入工藝。例如，可以在 包括選擇線SL以及字線(包括字線WLO以及WL1)的半導(dǎo)體襯底200上形 成具有露出的單元區(qū)域的光刻膠圖案(未示出)。通過使用沿著光刻膠圖案 (未圖示)實施的第一離子注入工藝與^二離子注入工藝，將雜質(zhì)注入到半 導(dǎo)體襯底200內(nèi)，可以形成包括具有例如不同寬度的第一結(jié)元件Jl以及第 二結(jié)元件J2的結(jié)JC。優(yōu)選的是，在第一和第二離子注入工藝期間注入具 有不同摩爾質(zhì)量的雜質(zhì)，優(yōu)選使用不同的能量來實施第一和笫二離子注入 工藝，以將雜質(zhì)注入于村底內(nèi)。
可以例如^f吏用磷(P)作為N型雜質(zhì)并且通過為雜質(zhì)施加例如大約15至 30KeV的能量，從而實施第一離子注入工藝?？梢岳缡褂蒙?As)作為N 型雜質(zhì)并且通過對雜質(zhì)施加例如大約10至25KeV的能量(低于第一離子注 入工藝的能量)，從而實施第二離子注入工藝。在實施第一和第二離子注入 工藝以后，可移除光刻膠圖案(未示出)。
然后，可實施用以活化注入雜質(zhì)的退火工藝。如果實施退火工藝，則 注入的雜質(zhì)在半導(dǎo)體襯底200內(nèi)擴散。例如，第一結(jié)元件Jl的雜質(zhì)(例如 磷(P))可以比第二結(jié)元件J2的雜質(zhì)(例如砷(As))擴散更快。具體地，磷(P) 具有31g/mol的摩爾質(zhì)量，而砷(As)具有75g/mol的摩爾質(zhì)量。如果實施 退火處理，摩爾質(zhì)量小于砷(As)的磷(P)的擴散寬度會更寬。因此，第一結(jié) 元件Jl的寬度變得比第二結(jié)元件J2的寬度更寬，且第一結(jié)元件Jl的深度 變得比第二結(jié)元件J2的深度更深。此外，通過形成在選擇線SL、字線 WLO和WL1側(cè)壁上的輔助層212而使第二結(jié)元件J2變得狹窄。因此， 即使在實施退火工藝以后，第二結(jié)元件J2的擴散寬度也較窄。因此，雖然在后續(xù)的編程^Mt(program operation)中產(chǎn)生熱載流子(hot carrier),但在第二結(jié)元件J2內(nèi)的熱載流子的遷移速度變慢，因而減少編 程千擾現(xiàn)象。例如，在快閃存儲器件的編程操作時，可對選擇的字線施加 編程電壓(例如，24.3V)，并且可以對剩下的字線施加通過電壓(pass voltage)(例如，9.5V)。此外，可對選擇的單元串的位線施加接地電壓(例如， 0V),并且可以對剩下的位線施加電源電壓(例如，Vcc)。在此實施方案中， 在未選擇的單元串的半導(dǎo)體村底200中產(chǎn)生升壓現(xiàn)象。在此情況下，第一 和第二結(jié)元件Jl和J2的不同寬度以及不同的雜質(zhì)摩爾質(zhì)量可阻止熱栽流 子的遷移。因此，可減少快閃存儲器件的閾值電壓變化，并且改善器件的 可靠性。
參照圖3A，拔:供半導(dǎo)體襯底300，其中選擇線SL以及字線WL0和 WL1形成在單元區(qū)域上。具體地，選擇線SL以及字線WL0和WL1可形 成為具有包括隧道絕緣層302、用于浮動?xùn)艠O的第一導(dǎo)電層304、介電層 306、用于控制柵極的第二導(dǎo)電層308以;^柵極掩模圖案310的堆疊結(jié)構(gòu)。 在此實施方案中，移除選擇線SL的一部分介電層306,以電連接笫一導(dǎo)電 層304和第二導(dǎo)電層308。
參照圖3B，通過使用第一離子注入工藝，將雜質(zhì)注入半導(dǎo)體村底300 中，形成第一結(jié)元件J1?？尚纬筛采w周邊區(qū)域但露出單元區(qū)域的光刻膠圖 案(未圖示)。然后，可實施第一離子注入工藝。在使用N型雜質(zhì)的情況下， 可以使用例如磷(P)作為雜質(zhì)來實施第一離子注入工藝。在此，優(yōu)選通it^t 雜質(zhì)施加大約15至30KeV的能量來實施第一離子注入工藝。在形成第一 結(jié)元件J1以后，可移除光刻膠圖案(未圖示)，可以實施用以活化注入的雜 質(zhì)(例如，P)的退火工藝。
參照圖3C，可沿著選擇線SL、字線WLO和WL1以及其中形成第一 結(jié)元件Jl的半導(dǎo)體襯底300的表面來形成輔助層312。輔助層312可由例 如氧化物形成，也可由例如SK)2所形成。
在半導(dǎo)體襯底300上形成的柵極線(例如，SL、 WLO以及WL1)的側(cè) 壁上形成輔助層312，因此，輔助層312可通過實施例如具有良好階梯覆 蓋特性的CVD法而形成。輔助層212可形成為大約50至100埃的厚度。
參照圖3D,利用在輔助層312以及形成有第一結(jié)元件Jl的半導(dǎo)體襯 底300上的第二離子注入工藝，將雜質(zhì)注入半導(dǎo)體襯底300內(nèi)，從而形成 第二結(jié)元件J2。在此實施方案中，在形成其中露出單元區(qū)域的光刻膠圖案(未圖示)以后，優(yōu)選的是，通過優(yōu)選注入摩爾質(zhì)量與第一離子注入工藝中 注入雜質(zhì)的摩爾質(zhì)量不同的雜質(zhì)并且使用與第一離子注入工藝不同的能
量，來實施第二離子注入工藝。例如，可使用砷(As)作為雜質(zhì)并且對雜質(zhì) 施加例如大約10至25KeV的能量來實施第二離子注入工藝。
之后，移除光刻膠圖案(未示出)，并且實施使注入第二結(jié)元件J2內(nèi)的 雜質(zhì)活化的退火工藝。在此實施方案中，才艮據(jù)輔助層312的厚度，第二結(jié) 元件J2的寬度比第一結(jié)元件Jl的寬度更窄。此外，注入以形成第二結(jié)元 件J2的砷(As)的摩爾質(zhì)量為75g/mol，其大于注入以形成第一結(jié)元件Jl 的磷(P)的31g/mol。因此，即使實施退火工藝，第二結(jié)元件J2的擴散寬度 也小于第一結(jié)元件Jl的擴散寬度，所以其擴散寬度比第一結(jié)元件Jl的更 窄。結(jié)JC具有雙結(jié)構(gòu)。因此，即使當(dāng)后續(xù)操作快閃存儲器件時在結(jié)JC中 產(chǎn)生熱載流子，也可阻止該熱載流子在第二結(jié)元件J2內(nèi)的遷移。即4吏該熱 載流子在第一結(jié)元件Jl內(nèi)遷移，但該熱載流子的遷移距離被第二結(jié)元件 J2延長。因此，可以防止運行不必要的編程操作。因而可以改善快閃存儲 器件的可靠性。
如上所述，使用具有不同摩爾質(zhì)量的雜質(zhì)，在單元區(qū)域的選擇線與字 線之間的半導(dǎo)體襯底200中形成包括第一和第二結(jié)元件Jl和J2的雙結(jié) JC。因此，可阻止漏電流的發(fā)生，當(dāng)出現(xiàn)熱載流子時可阻止熱載流子的遷 移，因此能減少編程干擾特性。因此，可改善半導(dǎo)體存儲器件的可靠性。
出于說明目的，已描述本發(fā)明的特定實施方案。本領(lǐng)域技術(shù)人員將會 了解到，在不背離所^利要求中所述本發(fā)明的精神與范圍的情況下，可 進(jìn)行各種修改、增加或減少。因此，本發(fā)明的范圍并非局限于上述實施方 案，且應(yīng)該解釋為僅由所附權(quán)利要求及其同等物所限定。
權(quán)利要求
1. 一種制品，包括其上形成有柵極線的半導(dǎo)體襯底；和結(jié)，所述結(jié)包括在所述柵極線之間的所述半導(dǎo)體襯底中形成的第一和第二結(jié)元件，其中所述第一結(jié)元件包含雜質(zhì)的摩爾質(zhì)量與所述第二結(jié)元件包含雜質(zhì)的摩爾質(zhì)量不同。
2. 根據(jù)權(quán)利要求1所述的制品，其中，所述第二結(jié)元件的雜質(zhì)的摩 爾質(zhì)量大于所述第一結(jié)元件的雜質(zhì)的摩爾質(zhì)量。
3. 根據(jù)權(quán)利要求2所述的制品，其中，所述第二結(jié)元件的寬度比所 述第一結(jié)元件的寬度更窄。
4. 根據(jù)權(quán)利要求2所述的制品，其中，所述第一結(jié)元件比所述第二 結(jié)元件更深。
5. 根據(jù)權(quán)利要求2所述的制品，其中，所述第一結(jié)元件的雜質(zhì)包括 磷(P)。
6. 根據(jù)權(quán)利要求2所述的制品，其中，所述第二結(jié)元件的雜質(zhì)包括 砷(As)。
7. 根據(jù)權(quán)利要求1所述的制品，其中，所述第一和第二結(jié)元件具有 不同的寬度。
8. —種形成半導(dǎo)體存儲器件結(jié)的方法，所述方法包括提供其上形成有柵極線的半導(dǎo)體襯底；沿著包括所述柵極線的所述半導(dǎo)體襯底的表面形成輔助層；將雜質(zhì)注入所述柵極線之間的所述半導(dǎo)體襯底內(nèi)，以形成第一結(jié)元 件；和將雜質(zhì)注入所述柵極線之間的所述半導(dǎo)體襯底內(nèi)，以形成第二結(jié)元 件，其中注入以形成所述第二結(jié)元件的所述雜質(zhì)的摩爾質(zhì)量不同于注入 以形成所述第一結(jié)元件的所述雜質(zhì)的摩爾質(zhì)量。
9. 根據(jù)權(quán)利要求8所述的方法，其中，形成所述第二結(jié)元件的所述 雜質(zhì)的摩爾質(zhì)量大于形成所述第一結(jié)元件的所述雜質(zhì)的摩爾質(zhì)量。
10. 根據(jù)權(quán)利要求9所述的方法，其中，形成所述第一結(jié)元件的所述雜質(zhì)包括磷(P)，形成所述第二結(jié)元件的雜質(zhì)包括砷(As)。
11. 根據(jù)權(quán)利要求10所述的方法，其中，注入雜質(zhì)以形成所述第一 結(jié)元件的步驟包括對所述雜質(zhì)施加大約15至30KeV的能量。
12. 根據(jù)權(quán)利要求10所述的方法，其中，注入雜質(zhì)以形成所述第二 結(jié)元件的步驟包括對所述雜質(zhì)施加大約10至25KeV的能量。
13. 根據(jù)權(quán)利要求8所述的方法，其中，所述輔助層包含Si02。
14. 根據(jù)權(quán)利要求8所述的方法，其中，在形成所述輔助層的步驟之 前，實施注入雜質(zhì)以形成所述第一結(jié)元件的步驟。
15. 根據(jù)權(quán)利要求8所述的方法，其中，在注入雜質(zhì)以形成所述第一 和第二結(jié)元件的步驟之前，實施形成所述輔助層的步驟。
16. 根據(jù)權(quán)利要求8所述的方法，其中，所述第一結(jié)元件具有與所述 第二結(jié)元件不同的寬度。
17. 根據(jù)權(quán)利要求16所述的方法，其中，所述第二結(jié)元件的寬度比 所述第一結(jié)元件的寬度更窄。
18. 根據(jù)權(quán)利要求8所述的方法，其中，所述第一結(jié)元件比所述第二 結(jié)元件更深。
19. 根據(jù)權(quán)利要求8所述的方法，還包括對包含所述結(jié)的半導(dǎo)體襯底 進(jìn)行退火以活化所述注入的雜質(zhì)，使其在所述半導(dǎo)體襯底內(nèi)擴散。
20. 根據(jù)權(quán)利要求19所述的方法，其中，形成所述第一結(jié)元件的雜 質(zhì)的摩爾質(zhì)量比形成所述第二結(jié)元件的雜質(zhì)的摩爾質(zhì)量更小，形成所述 第一結(jié)元件的雜質(zhì)的擴散寬度比形成所述第二結(jié)元件的雜質(zhì)的擴散寬 度更大。
全文摘要
本發(fā)明涉及一種半導(dǎo)體存儲器件結(jié)及其形成方法。該半導(dǎo)體存儲器件結(jié)可包括其上形成有柵極線的半導(dǎo)體襯底以及結(jié)，所述結(jié)包括通過將不同摩爾質(zhì)量的雜質(zhì)注入柵極線之間的半導(dǎo)體襯底中形成的第一和第二結(jié)元件。該半導(dǎo)體存儲器件結(jié)的形成方法可包括提供具有柵極線的半導(dǎo)體襯底；沿著包括柵極線的半導(dǎo)體襯底的表面形成輔助層；將雜質(zhì)注入柵極線之間的半導(dǎo)體襯底內(nèi)，以形成第一結(jié)元件；以及將雜質(zhì)注入所述半導(dǎo)體襯底內(nèi)，以形成第二結(jié)元件，其中用以形成第一結(jié)元件和第二結(jié)元件而注入的雜質(zhì)的摩爾質(zhì)量互不相同。
文檔編號H01L27/115GK101483177SQ200810126209
公開日2009年7月15日 申請日期2008年6月26日 優(yōu)先權(quán)日2008年1月10日
發(fā)明者孫玄洙 申請人:海力士半導(dǎo)體有限公司