專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及諸如功率MOSFET和功率IGBT (絕緣柵雙極型晶體管)的半 導(dǎo)體器件，尤其涉及在半導(dǎo)體襯底的外圍部分中形成的擊穿電壓保持結(jié)構(gòu)。
背景技術(shù)：
為了保持高擊穿電壓，諸如功率MOSFET和功率IGBT的垂直的高擊穿 電壓半導(dǎo)體器件在半導(dǎo)體襯底的外圍部分具有擊穿電壓保持結(jié)構(gòu)。存在各種類 型的擊穿電壓保持結(jié)構(gòu)；例如，場板結(jié)構(gòu)、臺式結(jié)構(gòu)、保護環(huán)結(jié)構(gòu)、多臺階場 板結(jié)構(gòu)、以及RESURF (減少的表面場)結(jié)構(gòu)是眾所周知的。
以下將對與本發(fā)明相關(guān)的保護環(huán)結(jié)構(gòu)進行描述。圖4A是示出具有常規(guī)保 護環(huán)結(jié)構(gòu)的垂直功率MOSFET的重要部分構(gòu)造的俯視圖。圖4B是圖4A中的 G部分的經(jīng)放大的截面圖。首先，將對MOSFET的有源部分26進行描述。
P阱區(qū)2作為n型半導(dǎo)體襯底1的表面層形成，且n型源區(qū)3作為每 個p阱區(qū)2的表面層形成。每個柵電極5在介于半導(dǎo)體襯底1的部分與n 型源區(qū)3之間的p阱區(qū)2的部分上形成，且柵氧化物薄膜4介于該部分與 柵電極5之間。層間絕緣薄膜6在每個柵電極5上形成，且源電極7是在n 型源區(qū)3和層間絕緣薄膜6上形成。n型漏區(qū)(未示出)在n型半導(dǎo)體襯底 1的背面一側(cè)上形成而漏電極(未示出)在n型漏區(qū)上形成。
其次，將對在位于該有源部分26周圍的外圍區(qū)域中形成的擊穿電壓保 持結(jié)構(gòu)進行描述。環(huán)形p型保護環(huán)51以與p阱區(qū)2相同的雜質(zhì)濃度和相同 的擴散深度形成為n型半導(dǎo)體襯底1的表面層，以便與最外部的p阱區(qū)2 分離。絕緣薄膜54在p型保護環(huán)51上形成，而環(huán)形金屬薄膜55 (Al-Si 薄膜)在絕緣薄膜54上形成以便與其它每個p型保護環(huán)51連接。p型接觸 區(qū)53在其它每個p型保護環(huán)51的角部(即，在與芯片角部對應(yīng)的位置)
中形成且通過接觸口 56與對應(yīng)的金屬薄膜55連接。p型阻擋區(qū)57全圓周 鄰接芯片外周圍地形成為n型半導(dǎo)體襯底1的表面層。p型接觸區(qū)53形成 為p型阻擋區(qū)57的表面層，且通過穿過絕緣薄膜54形成的接觸口 56與金 屬薄膜55連接。有源部分26位于芯片的中心且擊穿電壓保持結(jié)構(gòu)位于該 有源部分26的周圍。擊穿電壓保持結(jié)構(gòu)由p型保護環(huán)形成部分58和端部 結(jié)構(gòu)組成，該p型保護環(huán)形成部分58位于有源部分26周圍。p型接觸區(qū) 53和接觸口 56在該擊穿電壓保持結(jié)構(gòu)的角部上，即在與芯片角部對應(yīng)的位 置上形成。在某些情況下，p型接觸區(qū)53和接觸口 56在擊穿電壓保持結(jié)構(gòu) 中全圓周地形成。
圖5是圖4B中的E部分的經(jīng)放大視圖，是保護環(huán)形成部分58的等位 線圖。在金屬薄膜55之間穿過且向外的等位線59在F區(qū)域，即在p型保 護環(huán)51內(nèi)部上的彎曲部分52附近是密集的且該電場強度在那里是較高的。 該保護環(huán)形成部分58被設(shè)計成使各個p型保護環(huán)51的電場強度的峰值變 得近似一致。
具有常規(guī)p型保護環(huán)51， p型保護環(huán)形成部分58被拉長以將電場強度 峰值減小為諸如約2Xl()Sv/cm或更少。
JP-A-8-306937公開了是低雜質(zhì)濃度RESURF結(jié)構(gòu)和保護環(huán)結(jié)構(gòu)的組 合的擊穿電壓保持結(jié)構(gòu)且不使用在低溫下傳導(dǎo)率降低的場板。
如圖4A所示，由于p型保護環(huán)形成部分58變長，芯片面積增大且因 此制造成本上升。為了避免這個問題，采用例如RESURF結(jié)構(gòu)。
圖6是具有RESURF結(jié)構(gòu)的垂直功率MOSFET的重要部分的截面圖。 將不對有源部分26進行描述因為其與圖4B示出的相同。
p型區(qū)61 (RESURF區(qū))被形成為n型半導(dǎo)體襯底1的表面層以便與 最外部p阱區(qū)2連接，且場板66在p型區(qū)61上形成且絕緣薄膜64介于它 們之間。該場板66通過擴展源電極7形成。
由p型區(qū)61和端部結(jié)構(gòu)組成的擊穿電壓保持結(jié)構(gòu)在有源部分26的周 圍形成。p型阻擋區(qū)62鄰近芯片的外周圍全圓周地形成。p型阻擋區(qū)62的 雜質(zhì)濃度是低的，因為它與p型區(qū)61同時形成。因此，高雜質(zhì)濃度的p型
接觸區(qū)63全圓周地形成為p型阻擋區(qū)62的表面層。絕緣薄膜64的一部分 在p型接觸區(qū)63上形成。p型接觸區(qū)63通過接觸口 65與金屬薄膜67接觸， 該接觸口 65穿過絕緣薄膜64全圓周地形成。
在此RESURF結(jié)構(gòu)中，耗盡層的擴充對外來電荷敏感，因為p型區(qū)61 的雜質(zhì)濃度與n型半導(dǎo)體襯底1的雜質(zhì)濃度一樣低。為了防止此問題，在p 型區(qū)61上形成厚的絕緣薄膜64是必要的。形成厚的絕緣薄膜64增加了制 造時間和成本。
JP-A-8-306937未對在保護環(huán)上形成的金屬薄膜(Al電極)凸出于直接 內(nèi)接的保護環(huán)之上的效果作出陳述。在此保護環(huán)結(jié)構(gòu)中，雖然該保護環(huán)具 有均勻的電場強度，但是該電場強度本身是較高的且因此有必要形成長的 保護環(huán)形成部分。
概述
本發(fā)明的一個目的是通過解決上述問題提供一種半導(dǎo)體器件，該半導(dǎo)體的 芯片面積小且對外來電荷較不敏感。
本發(fā)明的第一個方面是提供一種半導(dǎo)體器件，該半導(dǎo)體器件包括具有多 個第二傳導(dǎo)率類型的阱區(qū)的有源部分，該第二傳導(dǎo)率類型的阱區(qū)選擇性地 形成為第一傳導(dǎo)率類型半導(dǎo)體層的表面層；以及圍繞該有源部分的擊穿電 壓保持結(jié)構(gòu)，該擊穿電壓保持結(jié)構(gòu)包括第二傳導(dǎo)率類型的阱區(qū)，該第二傳 導(dǎo)率類型的阱區(qū)選擇性地在第一傳導(dǎo)率類型半導(dǎo)體層的表面層上形成；環(huán)
形的第二傳導(dǎo)率類型的第一半導(dǎo)體區(qū)，該環(huán)形的第二傳導(dǎo)率類型的第一半 導(dǎo)體區(qū)以比阱區(qū)的雜質(zhì)濃度低且比半導(dǎo)體層的雜質(zhì)濃度高的雜質(zhì)濃度形成 為半導(dǎo)體層的表面層，以便環(huán)繞各阱區(qū)中最外部的一個且與之接觸；環(huán)形 的第二傳導(dǎo)率類型的第二半導(dǎo)體區(qū)，該環(huán)形的第二傳導(dǎo)率類型的第二半導(dǎo) 體區(qū)以與第一半導(dǎo)體區(qū)相同的雜質(zhì)濃度和相同的擴散深度形成以便環(huán)繞第 一半導(dǎo)體區(qū)且與之接觸； 一個或多個環(huán)形的第二傳導(dǎo)率類型的第三半導(dǎo)體 區(qū)，該一個或多個環(huán)形的第二傳導(dǎo)率類型的第三半導(dǎo)體區(qū)以與第二半導(dǎo)體 區(qū)相同的雜質(zhì)濃度和相同的擴散深度形成以便環(huán)繞第二半導(dǎo)體區(qū)且與之接
觸或分離；環(huán)形的第一傳導(dǎo)層，該環(huán)形的第一傳導(dǎo)層在第一半導(dǎo)體區(qū)上形 成以與最外部的阱區(qū)接觸且絕緣薄膜介于它們之間；環(huán)形的第二傳導(dǎo)層， 該環(huán)形的第二傳導(dǎo)層在第二半導(dǎo)體區(qū)上形成且絕緣薄膜介于它們之間；以 及一個或更多個環(huán)形的第三傳導(dǎo)層，該一個或更多個環(huán)形的第三傳導(dǎo)層在 相應(yīng)第三半導(dǎo)體區(qū)上形成且絕緣薄膜介于它們之間，第二傳導(dǎo)層與第二半 導(dǎo)體區(qū)接觸并且第三傳導(dǎo)層與相應(yīng)第三半導(dǎo)體區(qū)接觸，其中第一傳導(dǎo)層和 第二傳導(dǎo)層相互分離，第二傳導(dǎo)層的內(nèi)端部分凸出于第一半導(dǎo)體區(qū)之上， 第二傳導(dǎo)層和第三傳導(dǎo)層相互分離，且第三傳導(dǎo)層的內(nèi)端部分凸出于第二 半導(dǎo)體區(qū)之上。在此構(gòu)造中，因為每個傳導(dǎo)層凸出于半導(dǎo)體區(qū)之上，該半 導(dǎo)體區(qū)直接內(nèi)接于對應(yīng)于傳導(dǎo)層的半導(dǎo)體區(qū)，所以穿過傳導(dǎo)層且向外的等 位線之間的間隔在第二和第三半導(dǎo)體區(qū)的鄰接處的連接部分中增大且電場 集聚因此在那里被防止。
較佳的是第二和第三半導(dǎo)體區(qū)是保護環(huán)。
較佳的是彎曲部分在每個第一、第二、和第三半導(dǎo)體區(qū)及半導(dǎo)體層之 間的邊界上形成，且彎曲部分的鄰接處的端部具有重疊部分或間隙，隨著 位置遠離第一半導(dǎo)體區(qū)所述重疊部分變小或所述間隙變寬。通過此測量， 等位線之間的間隔從一個彎曲部分到另一部分不會變化很大。
較佳的是多個第三傳導(dǎo)層中的每一個的內(nèi)端部分凸出于直接內(nèi)接的第 三半導(dǎo)體區(qū)之上，該多個第三傳導(dǎo)層在相應(yīng)第三半導(dǎo)體區(qū)上形成以相互分 離。此使得增大每個第三半導(dǎo)體區(qū)的曲線部分中的等位線之間的間隔成為 可能。
較佳的是多個第三傳導(dǎo)區(qū)相互分離且具有間隙，該間隙隨著位置遠離 第二半導(dǎo)體區(qū)而變寬。通過此測量，等位線之間的間隔，及因此電場強度 的峰值從一個彎曲部分到另一部分變化不會很大。
較佳的是擊穿電壓保持結(jié)構(gòu)進一步包括接觸區(qū)，該接觸區(qū)以比分別與 第二和第三傳導(dǎo)層接觸的第二和第三區(qū)的一部分的雜質(zhì)濃度高的雜質(zhì)濃度 形成為第二和第三半導(dǎo)體區(qū)的表面層。此使得分別在第二和第三傳導(dǎo)層及 第二和第三半導(dǎo)體區(qū)之間建立歐姆接觸成為可能。
較佳的是接觸區(qū)作為第三半導(dǎo)體區(qū)中的最外部之一的表面層全圓周地 形成以便與關(guān)聯(lián)的第三傳導(dǎo)層接觸。此使得穩(wěn)定在整個圓周上的最外部的 第三半導(dǎo)體區(qū)的電位成為可能。
較佳的是該第一、第二和第三傳導(dǎo)層是低電阻率層、金屬薄膜或低電 阻率層和金屬薄膜的層合薄膜。使用低電阻率材料形成這些傳導(dǎo)層使得固 定相應(yīng)半導(dǎo)體區(qū)的電位成為可能。
較佳的是該低電阻率層是多晶硅層。多晶硅層的形成使得采用普通的 半導(dǎo)體制造工藝成為可能。
在阱區(qū)的表面濃度比半導(dǎo)體層(半導(dǎo)體襯底的擊穿電壓保持層)的雜
質(zhì)濃度高出100倍以上處，較佳的是第一、第二和第三半導(dǎo)體區(qū)的表面濃 度比半導(dǎo)體層的雜質(zhì)濃度高出10到100倍。用此方法設(shè)置第一半導(dǎo)體區(qū)的
表面濃度可使其對外來電荷較不敏感。
本發(fā)明的第二個方面提供一種半導(dǎo)體器件，包括具有多個第二傳導(dǎo) 率類型的阱區(qū)的有源部分，該第二傳導(dǎo)率類型的阱區(qū)選擇性地形成為第一 傳導(dǎo)率類型半導(dǎo)體層的表面層；以及圍繞該有源部分的擊穿電壓保持結(jié)構(gòu)， 該擊穿電壓保持結(jié)構(gòu)包括環(huán)形的第二傳導(dǎo)率類型的第一半導(dǎo)體區(qū)，該環(huán)形 的第二傳導(dǎo)率類型的第一半導(dǎo)體區(qū)以比阱區(qū)的雜質(zhì)濃度低且比半導(dǎo)體層的
雜質(zhì)濃度高的雜質(zhì)濃度形成為半導(dǎo)體層的表面層以便環(huán)繞阱區(qū)中的最外部 的一個且與之接觸；環(huán)形的第二傳導(dǎo)率類型的第二半導(dǎo)體區(qū)，該環(huán)形的第 二傳導(dǎo)率類型的第二半導(dǎo)體區(qū)以與第一半導(dǎo)體區(qū)相同的雜質(zhì)濃度和相同的 擴散深度形成以環(huán)繞第一半導(dǎo)體區(qū)；環(huán)形的第一傳導(dǎo)層，該環(huán)形的第一傳 導(dǎo)層在第一半導(dǎo)體區(qū)上形成且第一絕緣薄膜介于它們之間；以及第一場板， 該第一場板在第一傳導(dǎo)層上形成且第二絕緣薄膜介于它們之間以便與最外 部的阱區(qū)接觸且用使第一場板的外端位于第一傳導(dǎo)層的外端之外的方式與 第一傳導(dǎo)層連接。此構(gòu)造使得在每個半導(dǎo)體區(qū)域中增大等位線之間的間隔、 即防止等位線變得過度密集成為可能。
較佳的是該擊穿電壓保持結(jié)構(gòu)包括多個第二半導(dǎo)體區(qū)且進一步包括 環(huán)形的第二傳導(dǎo)層，該環(huán)形的第二傳導(dǎo)層在半導(dǎo)體層的位于第二半導(dǎo)體區(qū)
中的最外部一個之外的一部分上形成，且第一絕緣薄膜介于它們之間；以 及第二場板，該第二場板在第二傳導(dǎo)層上形成，且第二絕緣薄膜介于它們 之間以便用使第二場板的外端位于最外部的第二傳導(dǎo)層的外端之外的方式 與最外部的第二半導(dǎo)體區(qū)連接。這使得用穩(wěn)定的方式增大存在于最外部第 二半導(dǎo)體區(qū)之外的等位線之間的間隔以因此避免那里的電場集中成為可 能。
較佳的是一個或更多個第二半導(dǎo)體區(qū)是保護環(huán)。
較佳的是一個或多個傳導(dǎo)層是低電阻率層、金屬薄膜或低電阻率層和 金屬薄膜的層合薄膜。
此外，較佳的是該低電阻率層是多晶硅層。
在本發(fā)明中，傳導(dǎo)層在各個保護環(huán)上形成且絕緣薄膜介于它們之間。 每個傳導(dǎo)層的內(nèi)端部凸出于保護環(huán)之上，該保護環(huán)直接內(nèi)接于對應(yīng)的保護 環(huán)且保護環(huán)的雜質(zhì)濃度被設(shè)置在阱區(qū)雜質(zhì)濃度和半導(dǎo)體襯底雜質(zhì)濃度之 間。結(jié)果，保護環(huán)形成部可以被制造得更短，這又使得減小芯片尺寸成為 可能。
傳導(dǎo)層在相應(yīng)保護環(huán)上形成且保護環(huán)的雜質(zhì)濃度被設(shè)置成比半導(dǎo)體襯 底的雜質(zhì)濃度高，籍此該器件可被制成對外部電荷較不敏感。結(jié)果，在保 護環(huán)上形成的絕緣薄膜被制造得更薄。
因為如上所述該芯片尺寸可以被減小且該絕緣薄膜可以被制造得更 薄，所以制造成本可以被降低。
在本發(fā)明的又一方面中，像RESURF區(qū)那么長的半導(dǎo)體區(qū)(p型區(qū)) 以高表面濃度形成為半導(dǎo)體襯底的表面層以便與最外部的阱區(qū)連接。傳導(dǎo) 層在該半導(dǎo)體上形成且絕緣薄膜介于它們之間。場板用使該場板的外端位 于傳導(dǎo)層的外端之外的方式在該傳導(dǎo)層上形成且絕緣薄膜介于它們之間。 多個保護環(huán)在p型半導(dǎo)體區(qū)之外形成，且第二傳導(dǎo)層在半導(dǎo)體襯底的位于 最外部的保護環(huán)之外的一部分上形成且絕緣襯底位于它們之間。第二場板 用使該第二場板的外端位于第二傳導(dǎo)層的外端之外的方式在第二傳導(dǎo)層上 形成且絕緣薄膜介于它們之間。在此構(gòu)造中，在該半導(dǎo)體區(qū)和半導(dǎo)體襯底
中形成的等位線之間的間隔可以被增大且因此擊穿電壓保持結(jié)構(gòu)可以被縮 短。結(jié)果，芯片大小可以被減小。


圖1是根據(jù)本發(fā)明第一實施方式的半導(dǎo)體器件的重要部分的截面圖2是p型保護環(huán)形成部分的等位線圖3是根據(jù)本發(fā)明第二實施方式的半導(dǎo)體器件的重要部分的截面圖4A是示出具有常規(guī)保護環(huán)結(jié)構(gòu)的垂直功率MOSFET的重要部分的構(gòu)
造的俯視圖4B是圖4A中的G部分的經(jīng)放大的截面圖5是常規(guī)保護環(huán)形成部分的等位線圖；以及
圖6是具有RESURF結(jié)構(gòu)的垂直功率MOSFET的重要部分的截面圖。
具體實施例方式
以下將對本發(fā)明的實施方式進行描述。雖然在以下的說明中，第一和 第二傳導(dǎo)類型分別是n型和p型，但它們可以是相反的類型。此外，將對 具有與常規(guī)結(jié)構(gòu)中相同部分的部分給出與后者相同的附圖標記。
實施方式1
圖1是根據(jù)本發(fā)明第一實施方式的半導(dǎo)體器件的重要部分的截面圖， 該半導(dǎo)體器件是垂直的功率MOSFET。
首先，將對MOSFET的有源部分26進行描述。P阱區(qū)2形成為n型半 導(dǎo)體襯底1的表面層，且n型源區(qū)3形成為每個p阱區(qū)2的表面層。每個 柵電極5在p阱區(qū)2的介于半導(dǎo)體襯底1的部分與n型源區(qū)3之間的部分 上形成，且柵氧化物薄膜4介于其間。層間絕緣薄膜6在每個柵電極5上 形成，且源電極7在n型源區(qū)3和層間絕緣薄膜6上形成。n型漏區(qū)(未示 出)在n型半導(dǎo)體襯底1的背面一側(cè)上形成且漏電極(未示出)在n型漏 區(qū)上形成。此有源部分26的結(jié)構(gòu)與圖4B中示出的相同。
其次，將對作為在有源層26周圍形成的擊穿電壓保持結(jié)構(gòu)的一部分的p型保護環(huán)形成部分27進行描述。環(huán)形p型區(qū)11以且比p阱區(qū)2更低的雜 質(zhì)濃度和更大的擴散深度形成為低雜質(zhì)濃度的n型半導(dǎo)體襯底1的表面層 以便連接到并圍繞最外部的P阱區(qū)2。環(huán)形p型保護環(huán)12以與該p型區(qū)11 相同的雜質(zhì)濃度和相同的擴散深度形成從而最內(nèi)部的p型保護環(huán)12圍繞p 型區(qū)11且其內(nèi)端部與p型區(qū)11連接。在圖1的示例中，四個p型保護環(huán) 12形成。在鄰接的p型保護環(huán)12之間的重疊部分13隨著位置向芯片的外 圍(即，向端部結(jié)構(gòu))移動而逐漸地變小，且該最外部的p型保護環(huán)12與 其直接內(nèi)接的一個保護環(huán)分離。用此方式排列p型保護環(huán)12使得相應(yīng)p型 保護環(huán)12的彎曲部分14中的電場強度的峰值一致。
p型阻擋區(qū)77形成為鄰接芯片外圍的n型半導(dǎo)體襯底1的表面層。p 型接觸區(qū)73形成為p型阻擋區(qū)77的表面層，且通過接觸口 76與最外部的 金屬薄膜20連接，該接觸口穿過絕緣薄膜16和19形成。
在從芯片上方觀察的俯視圖中，與圖4A的情況一樣，有源部分26位 于芯片的中心且擊穿電壓保持結(jié)構(gòu)位于該有源部分26的周圍。該擊穿電壓 保持結(jié)構(gòu)由位于有源部分26周圍的p型保護環(huán)形成部分27和端部結(jié)構(gòu)組 成。在該擊穿電壓保持結(jié)構(gòu)中，p型阻擋區(qū)77、 p型接觸區(qū)73、以及端部 結(jié)構(gòu)的接觸孔76鄰近芯片外圍全圓周地形成以便環(huán)繞該p型保護環(huán)形成部 分27。
將對p阱區(qū)2、 p型區(qū)ll、及p型保護環(huán)12的具體制造相關(guān)規(guī)格進行 描述。p阱區(qū)2的擴散深度例如約是3pm。 p型區(qū)ll和p型保護環(huán)12的擴 散深度比p阱區(qū)2的擴散深度大且諸如約是5pm。p阱區(qū)2的表面濃度被設(shè) 為諸如約是2乂1017 11-3，且p型區(qū)ll和p型保護環(huán)12的表面濃度被設(shè)為 諸如約是2X10"cm—3。
p型接觸區(qū)15形成為每個p型保護環(huán)12的表面。該p型接觸區(qū)15基 本在保護環(huán)12的角部，即在對應(yīng)于芯片角部的位置上形成。然而，在最外 部p型保護環(huán)12中，p型接觸區(qū)15全圓周地以比p型保護環(huán)12高的雜質(zhì) 濃度形成且通過接觸口 21與傳導(dǎo)層17和金屬薄膜20連接，該接觸口 21 以全圓周形成(全圓周地形成的接觸口也稱為"接觸孔")。該絕緣薄膜16在p型區(qū)11和p型保護環(huán)12上形成，且傳導(dǎo)層17在絕緣薄膜16上形 成。該傳導(dǎo)層17是由多晶硅硅制成的低電阻率層、金屬薄膜、或低電阻率 層和金屬薄膜的層合薄膜。絕緣薄膜19在傳導(dǎo)層17上形成，且諸如鋁硅 (Al-Si)薄膜的金屬薄膜20在該絕緣薄膜19上形成。每個p型保護環(huán)12 的p型接觸區(qū)15通過關(guān)聯(lián)的接觸口 21與關(guān)聯(lián)的金屬薄膜20和傳導(dǎo)層17 電連接，該關(guān)聯(lián)的接觸口 21穿過絕緣薄膜16和19形成。因為提供了金屬 薄膜20使p型保護環(huán)12與傳導(dǎo)層17接觸，所以如果p型保護環(huán)12與傳 導(dǎo)層17可靠地電連接，則該金屬薄膜20不總是必要的。
在每個p型保護環(huán)12之上形成的傳導(dǎo)層17凸出于直接內(nèi)接的p型保 護環(huán)12之上，且每對鄰接的傳導(dǎo)層17之間的間隙18位于p型保護環(huán)12 上。這是本發(fā)明的發(fā)明點之一。
p型保護環(huán)12的表面濃度被設(shè)置為比p阱區(qū)2的表面濃度低且比n型 半導(dǎo)體襯底1的雜質(zhì)濃度高。如果p型保護環(huán)12的表面濃度比p阱區(qū)2的 表面濃度高，則耗盡層在p型保護環(huán)12中的形成將及其困難，從而引起彎 曲部分14中的電場集中。另一方面，為了通過其表面濃度與n型半導(dǎo)體襯 底1的雜質(zhì)濃度接近相同的p型保護環(huán)12保護高擊穿電壓有必要增加p型 保護環(huán)12的深度，這并不是優(yōu)選的，因為擴散時間和變化都增加了。
更具體地，當p阱區(qū)2的表面濃度比n型半導(dǎo)體襯底1的雜質(zhì)濃度高 出100倍以上時，p型保護環(huán)12的表面濃度的適當范圍是n型半導(dǎo)體襯底 1的雜質(zhì)濃度的10到100倍。例如，在n型半導(dǎo)體襯底1的雜質(zhì)濃度約是 1 X 1014cnT3且p阱區(qū)2的表面濃度約是1 X 1018cnf3處，p型區(qū)11和p型保 護環(huán)12的表面濃度應(yīng)設(shè)為從lX10"cn^到lX10"cm's的近似范圍。
因為普通的RESURF區(qū)的表面濃度約與n型半導(dǎo)體襯底1的雜質(zhì)濃度 相等，所以p型區(qū)11和p型保護環(huán)12的表面濃度比普通的RESURF區(qū)的 表面濃度高。因此，p型區(qū)ll和p型保護環(huán)12對外來電荷較不敏感且因此 在該p型區(qū)11和p型保護環(huán)12上的絕緣薄膜16和19可被做得更薄。對 外來電荷較不敏感不但是由在p型保護環(huán)12上形成的傳導(dǎo)層17用作屏蔽 層以防止外來電荷的影響的事實，而且是由因為p型保護環(huán)12的表面濃度 較高，所以p型保護環(huán)12的靠近表面的區(qū)域不容易耗盡且因此表面電場較 弱的事實引起的。
因為p型保護環(huán)12對外來電荷較不敏感，所以在p型保護環(huán)12上形 成的絕緣薄膜16和19可被制造得更薄，這使得縮短用于形成該絕緣薄膜 16和19的時間且因此降低制造成本成為可能。
在RESURF結(jié)構(gòu)中，有必要形成深的、低雜質(zhì)濃度的RESURF區(qū)，這 需要將雜質(zhì)深深引入襯底的長期驅(qū)動。相反地，在本發(fā)明中，因為p型保 護環(huán)12的雜質(zhì)濃度較高且其擴散深度可被制造得比RESURF區(qū)的小，所以 長期驅(qū)動是不必要的且制造成本可以因此被降低。此外，因為在形成p型 保護環(huán)12時的水平擴散程度的變化可被減小且因此它們的形狀可被精確地 控制，所以與形狀有關(guān)的成品率被提高且制造成本可因此被降低。
較佳的是p型區(qū)11和p型保護環(huán)12的擴散深度比p阱區(qū)2的擴散深 度大且比垂直擊穿電壓保持區(qū)(通常稱為漂移層；其厚度是n型半導(dǎo)體襯 底1的厚度減去p阱區(qū)2的深度和n型漏區(qū)的擴散深度的非擴散部分)的 厚度(在600V級別器件情況下約是60nm)的約1/10小。
如果傳導(dǎo)層17的總表面積占p型區(qū)11和p型保護環(huán)12的總表面積的 80%或90%，則防止外來電荷的影響的作用被增強。然而，該傳導(dǎo)層17的 總表面積超過p型區(qū)11和p型保護環(huán)12的總表面積的90%不是優(yōu)選的， 因為穿過在傳導(dǎo)層17之間的間隙且向外的等位線在p型保護環(huán)12中變密 集且電場集中變得傾向于在彎曲部分14中發(fā)生，從而導(dǎo)致?lián)舸╇妷旱慕档汀?br> 如果用于限定(確定)擊穿電壓的部分通過p型區(qū)11和p型保護環(huán) 12的擊穿電壓比有源部分26的擊穿電壓高出5%的設(shè)計而設(shè)置于有源部分 26中，則即使因為外來電荷影響發(fā)生小于5%的擊穿電壓下降也可保護充 分的器件擊穿電壓。
圖2是p型保護環(huán)形成部分的等位線圖并且是圖1中部分A的放大圖。 等位線28根據(jù)內(nèi)部p型保護環(huán)12的彎曲部分14的曲率彎曲且通過在p型 保護環(huán)12上形成的傳導(dǎo)層17之間的間隙18向外。在彎曲部分14中，雜 質(zhì)濃度逐漸地向n型半導(dǎo)體襯底1中降低且此部分的pn結(jié)是緩變結(jié)。因此， 等位線28進入p型保護環(huán)12的彎曲部分14(低雜質(zhì)濃度部分)且被彎曲， 且通過傳導(dǎo)層17之間的間隙18向外。為使等位線28彎曲且從n型半導(dǎo)體 襯底1中離開，在各p型保護環(huán)12相互連接的情況下，p型保護環(huán)12相互 分離或者它們的彎曲部分14 (低雜質(zhì)濃度部分)相互連接是有必要的。
特別地，在p型保護環(huán)12的雜質(zhì)濃度與n型半導(dǎo)體襯底1的雜質(zhì)濃度 的IO倍以上一樣高之處，它們的連接部分必需是低雜質(zhì)濃度的彎曲部分。
因為如圖l所示，每個傳導(dǎo)層17用使得它們的內(nèi)端部位于直接內(nèi)接于 對應(yīng)p型保護環(huán)12的p型保護環(huán)12之上的方式形成，所以通過所關(guān)心的 傳導(dǎo)層17與直接內(nèi)接的傳導(dǎo)層17之間的間隙18向外的等位線28在區(qū)B 向外凸出且它們的間隔在那里增大。因此，電場強度在那里變得比在常規(guī) 的保護環(huán)結(jié)構(gòu)中的弱，由此該p型保護環(huán)形成部分27可以被縮短。
雖然第一實施方式是使根據(jù)本發(fā)明的擊穿電壓保持結(jié)構(gòu)應(yīng)用于作為垂 直器件的功率MOSFET的，但是它也可以應(yīng)用于功率IGBT。在后者情況 下，n型源區(qū)3和n型漏區(qū)(未示出)分別由n型發(fā)射區(qū)和p型集電區(qū)代替。 作為更進一步的選擇，根據(jù)本發(fā)明的擊穿電壓保持結(jié)構(gòu)可以應(yīng)用于二極管 或晶閘管。在二極管的情況下，MOS柵部分和p阱區(qū)2不是必要的且n型 源區(qū)3和n型漏區(qū)(未示出)分別由n型陰極區(qū)和p型陽極區(qū)代替。在晶 閘管情況下，MOS柵部分不是必要的，n型源區(qū)3和n型漏區(qū)(未示出) 分別由n型陰極區(qū)和p型陽極區(qū)代替，且p阱區(qū)2由p型基區(qū)代替(柵電 極在p型基區(qū)形成)。
實施方式2
圖3是根據(jù)本發(fā)明第二實施方式的半導(dǎo)體器件的重要部分的截面圖， 該半導(dǎo)體器件是垂直的功率MOSFET。
此半導(dǎo)體器件與圖1的不同之處在于形成了長的p型區(qū)31，傳導(dǎo)層36 在p型區(qū)31上形成且絕緣薄膜35介入它們之間，且場板41在傳導(dǎo)層36 上形成且絕緣薄膜38介入它們之間以便于與傳導(dǎo)層36連接，以及與最外 部的p型保護環(huán)33連接的第二場板42和第二傳導(dǎo)層37在n型半導(dǎo)體襯底 1上形成且絕緣薄膜35介于它們之間。因為有源部分26與圖1中示出的一樣，因此將不對其進行描述。以下將對擊穿電壓保持結(jié)構(gòu)進行描述。
p型區(qū)31以比p阱區(qū)2的雜質(zhì)濃度低且比n型半導(dǎo)體襯底1的雜質(zhì)濃 度高的雜質(zhì)濃度和比p阱區(qū)2大的擴散深度形成為n型半導(dǎo)體襯底1的表 面層，以便于與最外部p阱區(qū)2接觸。p型保護環(huán)32鄰接p型區(qū)31形成。 該p型區(qū)31像RESUEF區(qū)那樣長。絕緣薄膜35在p型區(qū)31和p型保護環(huán) 32上形成，且傳導(dǎo)層36在p型區(qū)31上形成且絕緣薄膜35介于它們之間。 傳導(dǎo)層36是多晶硅薄膜或金屬薄膜。絕緣薄膜38在傳導(dǎo)層36上形成，且 與最外部p阱區(qū)2連接的場板41通過將源電極7擴展到外部且與傳導(dǎo)層36 連接形成。傳導(dǎo)層36的外端b位于場板41的外端a之內(nèi)。
因為場板41擴展以便覆蓋p型區(qū)31的內(nèi)端部且傳導(dǎo)層36的外端b位 于場板41的外端a之內(nèi)，所以等位線45彎曲以便在區(qū)域C中傾斜且因此 占據(jù)了 p型區(qū)31中的較寬區(qū)域。這使得縮短擊穿電壓保持結(jié)構(gòu)成為可能。 此外，因為p型區(qū)31的雜質(zhì)濃度被設(shè)置成比RESURF結(jié)構(gòu)的雜質(zhì)濃度高， 所以可使其對外來電荷較不敏感。
其它p型保護環(huán)33在上述p型保護環(huán)32之外形成。與p型保護環(huán)33 連接的第二場板42和第二傳導(dǎo)層37在n型半導(dǎo)體襯底1上形成且絕緣薄 膜35介于它們之間，且第二傳導(dǎo)層37的外端d位于第二場板42的外端c 之內(nèi)。結(jié)果，在第二保護環(huán)33之外形成的等位線46彎曲以便在區(qū)域D中 傾斜且因此占據(jù)了 n型半導(dǎo)體襯底1中的較寬區(qū)域。該擊穿電壓保持結(jié)構(gòu) 可以因此被制造成與采用RESURF結(jié)構(gòu)情況下一樣地短。等位線47與應(yīng)用 器件的額定電壓的情況對應(yīng)。
至于具體的制造相關(guān)規(guī)格，例如，p阱區(qū)2的雜質(zhì)濃度和擴散深度分 別約是2乂1017011-3和約3nm到5|iim。 p型區(qū)31與p型保護環(huán)32和33的 雜質(zhì)濃度約是5X 1015cm'3。因為p型區(qū)31與p型保護環(huán)32和33的雜質(zhì)濃 度是較低的，所以它們的pn結(jié)是緩變結(jié)。當施加反向電壓時，較寬的耗盡 層在p型區(qū)31與p型保護環(huán)32和33中形成且電場集中可以因此被防止。 圖3中的附圖標記34指示p型接觸區(qū)。
權(quán)利要求
1.一種半導(dǎo)體器件，包括具有多個第二傳導(dǎo)率類型的阱區(qū)的有源部分，所述第二傳導(dǎo)率類型的阱區(qū)選擇性地形成為第一傳導(dǎo)率類型的半導(dǎo)體層的表面層；以及圍繞所述有源部分的擊穿電壓保持結(jié)構(gòu)，所述擊穿電壓保持結(jié)構(gòu)包括環(huán)形的第二傳導(dǎo)率類型的第一半導(dǎo)體區(qū)，所述環(huán)形的第二傳導(dǎo)率類型的第一半導(dǎo)體區(qū)以比阱區(qū)的雜質(zhì)濃度低且比半導(dǎo)體層的雜質(zhì)濃度高的雜質(zhì)濃度形成為半導(dǎo)體層的表面層，以便環(huán)繞阱區(qū)中的最外部的一個且與之接觸；環(huán)形的第二傳導(dǎo)率類型的第二半導(dǎo)體區(qū)，所述環(huán)形的第二傳導(dǎo)率類型的第二半導(dǎo)體區(qū)以與所述第一半導(dǎo)體區(qū)相同的雜質(zhì)濃度和相同的擴散深度形成以便于環(huán)繞所述第一半導(dǎo)體區(qū)且與之接觸；一個或多個環(huán)形的第二傳導(dǎo)率類型的第三半導(dǎo)體區(qū)，所述一個或多個環(huán)形的第二傳導(dǎo)率類型的第三半導(dǎo)體區(qū)以與所述第二半導(dǎo)體區(qū)相同的雜質(zhì)濃度和相同的擴散深度形成，以便于環(huán)繞所述第二半導(dǎo)體區(qū)且與之接觸或分離；環(huán)形的第一傳導(dǎo)層，所述環(huán)形的第一傳導(dǎo)層在所述第一半導(dǎo)體區(qū)上形成且絕緣薄膜介于它們之間以便于與最外部的阱區(qū)接觸；環(huán)形的第二傳導(dǎo)層，所述環(huán)形的第二傳導(dǎo)層在所述第二半導(dǎo)體區(qū)上形成且絕緣薄膜介于它們之間；以及一個或多個環(huán)形的第三傳導(dǎo)層，所述一個或多個環(huán)形的第三傳導(dǎo)層在相應(yīng)第三半導(dǎo)體區(qū)上形成且絕緣薄膜介于它們之間，所述第二傳導(dǎo)層與所述第二半導(dǎo)體區(qū)接觸并且所述第三傳導(dǎo)層與相應(yīng)第三半導(dǎo)體區(qū)接觸，其中所述第一傳導(dǎo)層和第二傳導(dǎo)層相互分離，第二傳導(dǎo)層的內(nèi)端部凸出于所述第一半導(dǎo)體區(qū)之上，所述第二傳導(dǎo)層和所述第三傳導(dǎo)層相互分離，且所述第三傳導(dǎo)層的內(nèi)端部凸出于所述第二半導(dǎo)體區(qū)之上。
2. 如權(quán)利要求l所述的半導(dǎo)體器件，其特征在于，所述第二和第三半導(dǎo)體區(qū)是保護環(huán)。
3. 如權(quán)利要求l所述的半導(dǎo)體器件，其特征在于，彎曲部分在第一、 第二、和第三半導(dǎo)體區(qū)的每一個與所述半導(dǎo)體層之間的邊界上形成，且所 述彎曲部分的鄰接處的端部具有重疊部分或間隙，隨著位置離開所述第一 半導(dǎo)體區(qū)所述重疊部分變小或所述間隙變寬。
4. 如權(quán)利要求1到3中任一項所述的半導(dǎo)體器件，其特征在于，所述多個第三傳導(dǎo)層中的每一個的內(nèi)端部凸出于直接內(nèi)接的第三半導(dǎo)體區(qū)之 上，所述多個第三傳導(dǎo)層在相應(yīng)第三半導(dǎo)體區(qū)上形成以相互分離。
5. 如權(quán)利要求1到4中任一項所述的半導(dǎo)體器件，其特征在于，所述 多個第三傳導(dǎo)區(qū)相互分離且具有間隙，所述間隙隨著位置離開所述第二半 導(dǎo)體區(qū)而變寬。
6. 如權(quán)利要求1到5中任一項所述的半導(dǎo)體器件，其特征在于，所述 擊穿電壓保持結(jié)構(gòu)進一步包括接觸區(qū)，所述接觸區(qū)以比所述第二和第三區(qū) 的分別與所述第二和第三傳導(dǎo)層接觸的一部分的雜質(zhì)濃度高的雜質(zhì)濃度形 成為所述第二和第三半導(dǎo)體區(qū)的表面層。
7. 如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，接觸區(qū)全圓周地形 成為所述第三半導(dǎo)體區(qū)中的最外部的一個的表面層，以便與所述相關(guān)聯(lián)的 第三傳導(dǎo)層接觸。
8. 如權(quán)利要求1到7中任一項所述的半導(dǎo)體器件，其特征在于，所述 第一、第二和第三傳導(dǎo)層是低電阻率層、金屬薄膜或低電阻率層和金屬薄 膜的層合薄膜。
9. 如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，所述低電阻率層是 多晶硅層。
10. 如權(quán)利要求1到5中任一項所述的半導(dǎo)體器件，其特征在于，所 述阱區(qū)的表面濃度比所述半導(dǎo)體層的雜質(zhì)濃度高出100倍以上，且所述第 一、第二和第三半導(dǎo)體區(qū)的表面濃度比所述半導(dǎo)體層的雜質(zhì)濃度高出10到 100倍。
11. 一種半導(dǎo)體器件，包括具有多個第二傳導(dǎo)率類型的阱區(qū)的有源部分，所述第二傳導(dǎo)率類型的阱區(qū)選擇性地形成為第一傳導(dǎo)率類型半導(dǎo)體層的表面層；以及圍繞所述有源部分的擊穿電壓保持結(jié)構(gòu)，所述擊穿電壓保持結(jié)構(gòu)包括 環(huán)形的第二傳導(dǎo)率類型的第一半導(dǎo)體區(qū)，所述環(huán)形的第二傳導(dǎo)率類型的第一半導(dǎo)體區(qū)以比阱區(qū)的雜質(zhì)濃度低且比半導(dǎo)體層的雜質(zhì)濃度高的雜質(zhì)濃度形成為半導(dǎo)體層的表面層以便環(huán)繞阱區(qū)中的最外部的一個且與之接觸；環(huán)形的第二傳導(dǎo)率類型的第二半導(dǎo)體區(qū)，所述環(huán)形的第二傳導(dǎo)率類型 的第二半導(dǎo)體區(qū)以與所述第一半導(dǎo)體區(qū)相同的雜質(zhì)濃度和相同的擴散深度形成以便環(huán)繞所述第一半導(dǎo)體區(qū)；環(huán)形的第一傳導(dǎo)層，所述環(huán)形的第一傳導(dǎo)層在所述第一半導(dǎo)體區(qū)上形 成且第一絕緣薄膜介于它們之間；以及第一場板，所述第一場板在所述第一傳導(dǎo)層上形成且第二絕緣薄膜介 于它們之間以便與最外部的阱區(qū)接觸，且用使所述第一場板的外端位于所 述第一傳導(dǎo)層的外端之外的方式與所述第一傳導(dǎo)層連接。
12. 如權(quán)利要求ll所述的半導(dǎo)體器件，其特征在于，所述擊穿電壓保 持結(jié)構(gòu)包括多個第二半導(dǎo)體區(qū)且進一步包括環(huán)形的第二傳導(dǎo)層，所述環(huán)形的第二傳導(dǎo)層在位于所述第二半導(dǎo)體區(qū) 中的最外部一個之外的半導(dǎo)體層的一個上形成，且第一絕緣薄膜介于它們 之間；以及第二場板，所述第二場板在所述第二傳導(dǎo)層上形成，且第二絕緣薄膜 介于它們之間，以便用使所述第二場板的外端位于最外部的第二傳導(dǎo)層的 外端之外的方式與最外部的第二半導(dǎo)體區(qū)連接。
13. 如權(quán)利要求11或12所述的半導(dǎo)體器件，其特征在于，所述一個 或多個第二半導(dǎo)體區(qū)包括保護環(huán)。
14. 如權(quán)利要求11或12中任一項所述的半導(dǎo)體器件，其特征在于， 所述一個或多個傳導(dǎo)層包括低電阻率層、金屬薄膜或低電阻率層和金屬薄 膜的層合薄膜。
15.如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，所述低電阻率層是多晶娃層o
全文摘要
本發(fā)明公開了一種傳導(dǎo)層，該傳導(dǎo)層在p型保護環(huán)上形成且絕緣薄膜介于它們之間以便與相應(yīng)的p型保護環(huán)連接。每個傳導(dǎo)層的內(nèi)端部凸出于直接內(nèi)接的p型保護環(huán)之上。p型保護環(huán)的雜質(zhì)濃度被設(shè)置在n型半導(dǎo)體襯底雜質(zhì)濃度和p阱區(qū)雜質(zhì)濃度之間。結(jié)果，p型保護環(huán)可以被縮短且芯片大小可被減小。此外，該器件可被制成對外來電荷較不敏感。
文檔編號H01L29/78GK101345254SQ20081012590
公開日2009年1月14日 申請日期2008年6月3日 優(yōu)先權(quán)日2007年7月12日
發(fā)明者井上正范, 大西泰彥, 小林孝, 新村康 申請人:富士電機電子技術(shù)株式會社