專利名稱：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半#集成電路，特別是涉及具有靜電破壞保護(hù)元件的半導(dǎo)體集成電路。
背景技術(shù)：
以往，在半，i^電路中設(shè)置著用于保護(hù)內(nèi)部電路不受靜電破壞的靜電破壞
保護(hù)元件。作為靜電破壞保護(hù)元件，已知使用了雙極晶體管、二極管或MOS晶體管， 與焊盤(pad)連接，即與連接在內(nèi)部電路，JU^卜部^o輸入信號(hào)，或者 。來自 上述內(nèi)部電路的輸出信號(hào)的電極連接。若對(duì)該焊盤^口過大的噪聲脈沖，則靜電破 壞保護(hù)元件就導(dǎo)通，伴F錄噪聲脈沖的電流向電源線iU妄地線流出，從而保護(hù)了內(nèi) 部電路。
再有，關(guān)于具有靜電破壞保護(hù)元件的半*集成電路，在專利文獻(xiàn)1、 2中有記載。
專利文獻(xiàn)1日^#開2003 - 264238號(hào)公報(bào)專利文獻(xiàn)2日^t寺開2005 -57138號(hào)/>4良

發(fā)明內(nèi)容
但是，根據(jù)半導(dǎo)體狄電路的圖案設(shè)計(jì)，靜電破壞強(qiáng)度下降，并且，還產(chǎn)生了 因?yàn)?口到焊盤中的噪聲脈沖而引起閉鎖(latchap)或內(nèi)部電路的誤動(dòng)作的問題。
本發(fā)明的特44于，具有內(nèi)部電路，由多個(gè)元件形成；焊盤，與所述內(nèi)部電 路連接，被/"卜部 口輸入信號(hào)，或者被^>來自所述內(nèi)部電路的輸出信號(hào)；靜電 破壞保護(hù)元件，與所述焊盤連接，用于保護(hù)所述內(nèi)部電路不受靜電破壞；第一分離 區(qū)域，由半導(dǎo)體層構(gòu)成，包圍所述靜電破壞保護(hù)元件而形成；以及第二分離區(qū)域， 由半導(dǎo)體層構(gòu)成，將形成所述內(nèi)部電路的多個(gè)元件相互分離，所述第一分離區(qū)域的
寬度比所述第二分離區(qū)域的M寬。
沖艮據(jù)該結(jié)構(gòu)，由于包圍靜電破壞保護(hù)元件而形成的第一分離區(qū)域的寬度形成得
很寬，因此，降低了將第一分離區(qū)域作為基極區(qū)域的寄生雙極晶體管的電;;^文大率。這樣，能夠P艮制^ t焊盤;^o了噪聲脈沖時(shí)流過寄生雙極晶體管的電流，能夠提高
靜電破壞強(qiáng)度和閉鎖強(qiáng)度等。
jtb^卜，上述結(jié)構(gòu)"卜，由于第一分離區(qū)域通過金屬布線接地，因此，寄生雙極 晶體管的基極電位抑制為較低，同時(shí)能夠向外吸出基極電流，因此，寄生雙極晶體 管難以導(dǎo)通，能夠進(jìn)一步提高靜電破壞強(qiáng)度和閉鎖強(qiáng)度等。
另夕卜，上ii^吉構(gòu)^卜，由于##電破壞保護(hù)元件和第一分離區(qū)域一體化而形成 一個(gè)靜電破壞保護(hù)單元，將多個(gè)該靜電破壞保護(hù)單元分別對(duì)應(yīng)配置在多個(gè)焊盤，因 此，消除每個(gè)焊盤的靜電破壞強(qiáng)度和閉鎖強(qiáng)度等的偏差，作為半導(dǎo)體集成電路，能 夠保證一定的質(zhì)量。
根據(jù)本發(fā)明，能夠提高半導(dǎo)體集成電路的靜電破壞強(qiáng)度和閉鎖強(qiáng)度等。此外， 消除靜電破壞強(qiáng)度和閉鎖強(qiáng)度等的偏差，從而作為半導(dǎo)體集成電路，能夠保證一定 的質(zhì)量。


圖1是本發(fā)明的第一實(shí)施方式的半*集成電路的靜電破壞保護(hù)單元及其周邊 的電^各圖。
圖2是本發(fā)明的第一實(shí)施方式的半^集成電路的靜電破壞保護(hù)單^A其周邊 的圖案i殳計(jì)圖(平面圖)。
圖3是沿圖2的X-X線的截面圖。
圖4是本發(fā)明的第二實(shí)施方式的半"^集成電路的靜電破壞保護(hù)單^A其周邊 的電^各圖。
圖5是本發(fā)明的第二實(shí)施方式的半*集成電路的靜電破壞保護(hù)單元及其周邊 的截面圖。
圖6是本發(fā)明的第三實(shí)施方式的半科集成電路的靜電破壞保護(hù)單itA其周邊 的電^各圖。
標(biāo)號(hào)說明
1電源線2接地線 3第一NPN型雙極晶體管 4第二NPN型雙極晶體管
5焊盤 6、 7分離區(qū)域 10半"fM^H"底11外狄半科層
13、 19、 25
15、 21、 27 P-層
24電阻元件
30、 31寄生雙極晶體管
51第一^及管
61第一MOS晶體管
12、 17、 23 島區(qū)域 14、 16、 20、 22、 28 N +層 18第三NPN型雙極晶體管 26、 29 P +層 40寄生晶閘管
62第二MOS晶體管
EC1、 EC2、 EC3靜電破壞保護(hù)單元
具體實(shí)施方式
[第一實(shí)施方式]
對(duì)本發(fā)明的第一實(shí)施方式的半導(dǎo)體城電路進(jìn)行說明。圖1是半導(dǎo)體城電路 的一個(gè)靜電破壞保護(hù)單元周邊的電路圖，圖2是靜電破壞保護(hù)單元周邊的概略的圖 案詔:計(jì)圖(平面圖)，圖3是沿圖2的X-X線的截面圖。
靜電破壞保護(hù)單元EC1具有串耳維供給電源電位VCC的電源線1和供給接地 電位GND的接地線2之間的第一NPN型雙極晶體管3和第二NPN型雙極晶體管4 (本發(fā)明的靜電破壞保護(hù)元件的一例)。這些雙極晶體管的發(fā)射極和基杉W目互共通連 接，在不翻。噪聲脈沖的正常狀態(tài)下不導(dǎo)通。這些雙極晶體管的連接點(diǎn)與焊盤5連 接。焊盤5是與半*城電路的內(nèi)部電路50連接，JU^卜部;^;。輸入信號(hào)，或者 口來自上述內(nèi)部電路50的輸出信號(hào)的電極。與內(nèi)部電路50連接著電源線1和接 地線2。 jth^卜，內(nèi)部電路50中包括輸入電路、輸出電路、輸入輸出電路及具有其他 功能的^^種電^各。
第一 NPN型雙極晶體管3和第二NPN型雙極晶體管4被由P +型的半#層 構(gòu)成的分離區(qū)域6 (本發(fā)明的第一分離區(qū)域的一例)包圍，且與其^feiL件電性分離。 該分離區(qū)域6的^lWBl形成為比分離區(qū)域7 (本發(fā)明的第二分離區(qū)域的一例)的 M WB2寬(WB1>WB2),所述分離區(qū)域7將形成內(nèi)部電路50的元件相互分離。
參照?qǐng)D2、 3詳細(xì)地說明靜電破壞保護(hù)單元EC1及其周iiiL件的結(jié)構(gòu)，。在圖3 中未示出靜電破壞保護(hù)單元EC1的第二NPN型雙極晶體管4,但與第一NPN型雙 才及晶體管3同沖羊;^M皮分離區(qū)i或6包圍著。
在P -型的半^H"底10上形成N -型的外延式半^M^層11 ，該外延式半導(dǎo) 體層11由分離區(qū)域6、 7分離成多個(gè)島區(qū)域。分離區(qū)域6、 7通過將/A^卜延式半導(dǎo)體層11下方的半^H"底io向上方擴(kuò)散的P +型的下半M層和從外延式半導(dǎo)體層 11的表面向下方擴(kuò)散的P +型的上半導(dǎo)體層相互重疊成為一體而形成。(上下分離結(jié) 構(gòu))
然后，在由分離區(qū)域6包圍的一個(gè)島區(qū)域12中形成有第一NPN型雙極晶體管 3。在該島區(qū)域12中，在半^#底10與夕卜延式半*層11之間形成著"+型的 ^Aygl3,在夕卜延式半^^層11的表面形成著N +層14和P-層15,在P-層15 中形成著N +層16。這里，N-型的外延式半"f^層ll成為集電極區(qū)域，P-層15 成為基才及區(qū)域，N +層16成為發(fā)射極區(qū)域。P-層15 (^^4及區(qū)域)和N +層16 (發(fā) 射極區(qū)域)共通連接，并且接地。N +層14是集電極電極取出用的擴(kuò)M,焊盤5 通過布線與該N +層14連接。
此外，在島區(qū)域12的左鄰的島區(qū)域17中形成有形成內(nèi)部電路50且為其"卩 分的第三NPN型雙極晶體管18。島區(qū)域17由分離區(qū)域6、 7包圍著。第三NPN型 雙極晶體管18的結(jié)構(gòu)與第一NPN型雙極晶體管3的結(jié)構(gòu)相同，在半導(dǎo)銅于底10與 外延式半導(dǎo)體層11之間形成N +型的&A層19，在外延式半M層11的表面形成 N +層20和P-層21，在P-層21的中間形成N +層22。這里，N-型的夕卜延式半 導(dǎo)體層ll成為集電極區(qū)域，P-層21成為基極區(qū)域，N +層22成為發(fā)射極區(qū)域。在 島區(qū)域17的另一個(gè)相鄰的島區(qū)域(除了島區(qū)域12以外)中形成著形成內(nèi)部電路50 的其^it件(包括晶體管、電阻和二極管等)，該島區(qū)域被具有寬度WB2的分離區(qū) i或7包圍。
此外 ，在島區(qū)域12的右鄰的島區(qū)域23中形成有形成內(nèi)部電路50且為其一卩 分的電阻元件24。在島區(qū)域23中，也在半^#底IO與外延式半導(dǎo)體層11之間形 成N +型的^v層25。電阻元件24由形成在外延式半導(dǎo)體層11的表面上的電極取 出用的P +層26和形成電阻主體的P -層27構(gòu)成。此外，在外延式半*層11的 表面形成N +層28,通過與電源線1連接該N +層28，從而島區(qū)域23的外延式半 導(dǎo)體層11偏壓為電源電位VCC。在島區(qū)域23的另一個(gè)相鄰的島區(qū)域(除了島區(qū)域 12以外)中形成著形成內(nèi)部電路50的其^^L件，該島區(qū)域被具有寬度WB2的分離 區(qū)域7包圍著。
在上述結(jié)構(gòu)中，附帶形成NPN型的寄生雙極晶體管30、 31。在寄生雙極晶體 管30中，分離島區(qū)域12、 17的分離區(qū)域6成為_&極區(qū)域，N +層20和島區(qū)域17 的N-型的外U半導(dǎo)體層11成為集電極區(qū)域，N +層14和島區(qū)域12的N -型的 外延式半導(dǎo)體層11成為發(fā)射極區(qū)域。jth^卜，在寄生只W及晶體管31中，分離島區(qū)域12、 23的分離區(qū)域6成為基極區(qū) 域，N +層28和島區(qū)域23的N-型的外延式半導(dǎo)體層ll成為集電極，N +層14和 島區(qū)域12的N -型的外延式半導(dǎo)體層11成為發(fā)射極區(qū)域。
若向焊盤5 0負(fù)板性的噪聲脈沖，則第一NPN型雙極晶體管3就導(dǎo)通，向 接地線2流出伴隨著噪聲脈沖的電流。但是，此時(shí)若寄生雙極晶體管30、 31也因?yàn)?噪聲脈沖而導(dǎo)通，則根據(jù)伴Ptt它的浪涌電流而靜電破壞強(qiáng)度降低。此外，根據(jù)流 過寄生雙極晶體管30、 31中的浪涌電流，由內(nèi)部電路50的其他寄生雙極晶體管所 形成的寄生晶閘管40導(dǎo)通而產(chǎn)生閉鎖，也有產(chǎn)生內(nèi)部電路50誤動(dòng)作的危險(xiǎn)。(參照 圖1)
這里，如下說明閉鎖的機(jī)理。寄生晶閘管40由例如PNP型雙極晶體管41和 NPN型雙極晶體管42形成。根據(jù)^J'J寄生雙極晶體管30、 31中的浪涌電流，PNP 型雙極晶體管41導(dǎo)通時(shí)，根據(jù)其集電極和發(fā)射極間的電流，NPN型雙極晶體管42 的基極電位上升，NPN型雙極晶體管導(dǎo)通。NPN型雙才及晶體管42導(dǎo)通時(shí)，根據(jù)其 集電極和發(fā)射極間的電流，PNP型雙極晶體管4的基極電位就進(jìn)一步下降，PNP 型雙極晶體管41的集電極和發(fā)射極間的電流增力。。由此，就在寄生晶閘管40中產(chǎn) 生正反饋，電;;^急定地^it電源線1和接地線2之間。
因此，根據(jù)本發(fā)明，由于分離區(qū)域6的妓WB1形成得比通常的分離區(qū)域7 的t^WB2寬，因此寄生雙報(bào)晶體管30、 31的電《j文大科中制為較低。由此，能 夠得到提高靜電破壞強(qiáng)度和閉鎖強(qiáng)度等的效果。為了使這樣的效果充分發(fā)揮，分離 區(qū)域6的M WB1 ，伏選寬于分離區(qū)域7的寬度WB2 (通常按照該半導(dǎo)體集成電 路的最小設(shè)計(jì)規(guī)則進(jìn)行設(shè)計(jì))2倍以上。此外，分離區(qū)域6的寬度WB1 4植在3， 以上。
jM^卜，分離區(qū)域6優(yōu)選經(jīng)由金屬布線接地。由此，寄生雙極晶體管30、 31的 基極電位抑制成較低的同時(shí)，能夠通過低電阻的金屬布線，1Si4地向接地吸出基極 電流，因此，寄生雙極晶體管30、 31難以導(dǎo)通，能夠進(jìn)一步提高靜電破壞強(qiáng)度和閉 鎖強(qiáng)度等。
此外，靜電破壞保護(hù)單元EC1，優(yōu)選將第一和第二NPN型的雙極晶體管3、 4 和分離區(qū)域6—體化而形成1個(gè)單元。該情況下，優(yōu)選將多個(gè)該靜電破壞保護(hù)單元 EC1與多個(gè)焊盤5分別對(duì)應(yīng)地商己置。若^^)靜電破壞保護(hù)單元EC1，則能夠得到一 定的靜電破壞強(qiáng)度和閉鎖強(qiáng)度等。即，消除每個(gè)焊盤5的靜電破壞強(qiáng)度和閉鎖強(qiáng)度 等的偏差，作為半^M電路，能夠保證一定的質(zhì)量。[第二實(shí)施方式]
下面，說明本發(fā)明的第二實(shí)施方式的半務(wù)本集成電路。圖4是半導(dǎo)體集成電路 的一^#電破壞保護(hù)單元周邊的電路圖，圖5是靜電破壞保護(hù)單元周邊的截面圖。 在本實(shí)施方式中，靜電破壞保護(hù)單元EC2具有串i^M是供電源電位VCC的電源線1 和提供接地電位GND的接地線2之間的第一_^4及管51和第二-^f及管52。第一^f及 管51和第二^f及管52的連接點(diǎn)連接焊盤5。在通常的狀態(tài)下，第一_^及管51和第 _=-^及管52截止，^SJ 于焊盤5 口負(fù)極性的噪聲脈沖時(shí)，第一_^及管51導(dǎo)通，對(duì) 焊盤5 0_1^及性的噪聲脈沖時(shí)，第二^^fe管52導(dǎo)通，從而使伴卩錄噪聲脈沖的電 流流過電源線1或接地線2，保護(hù)內(nèi)部電^各50不受靜電石皮壞。
圖5的截面圖中僅示出了第一_^及管51,但也能夠同樣地形成第_^^及管52。 島區(qū)域12的N-型外延式半M層11成為第一^fel管的陰極，與焊盤5連接的N +層成為陰極電極取出用的擴(kuò)^。 itM卜，形^N-型外延式半導(dǎo)體層ll的表面 上的P +層29成為第一^fel管的陽極。其他結(jié)構(gòu)與第一實(shí)施方iU目同，能夠得到同 樣的作用效果。
下面，說明本發(fā)明的第三實(shí)施方式的半導(dǎo)體集成電路。圖6是半導(dǎo)體集成電路 的一個(gè)靜電破壞保護(hù)單元周邊的電路圖。在本實(shí)施方式中，靜電破壞保護(hù)單元EC3 具有串i^提供電源電位VCC的電源線1和提供接地電位GND的接Mi戔2之間的 第一MOS晶體管61和第二MOS晶體管62。在第一MOS晶體管61和第二MOS 晶體管62的連接點(diǎn)連接著焊盤5。第一MOS晶體管61是N溝道型，源極和柵極共 通連接，它們與接;4^2連接。第二MOS晶體管62是P溝道型，源極和柵極共通 連接，它們與電源線l連接。
在通常的狀態(tài)下，第一MOS晶體管61和第二MOS晶體管62截止，^fs^"焊盤 5 口噪聲脈沖時(shí)，第一MOS晶體管61或第二MOS晶體管62導(dǎo)通，從而使伴隨 著噪聲脈沖的電流滬uit電源線l或接地線2，保護(hù)內(nèi)部電路50不受靜電破壞。其他 結(jié)構(gòu)與第一實(shí)施方W目同，能夠得到同樣的作用效果。
再有，本發(fā)明不限定于上述實(shí)施方式，當(dāng)然可以在不脫離其主旨的范圍內(nèi)進(jìn)行 變更。例如，分離區(qū)域6、 7不限于第一實(shí)施方式中說明的上下分離結(jié)構(gòu)，只要P十 型的半"f^層A^卜延式半導(dǎo)體層11的表面到達(dá)半導(dǎo)刷t底10即可。此外，形成靜 電破壞保護(hù)元件和內(nèi)部電路50的元件不限于NPN型的雙極晶體管，包括PNP型的 練晶體管及期M件。
權(quán)利要求
1、一種半導(dǎo)體集成電路，其特征在于，包括內(nèi)部電路，由多個(gè)元件形成；焊盤，與所述內(nèi)部電路連接，被從外部施加輸入信號(hào)，或者被施加來自所述內(nèi)部電路的輸出信號(hào)；靜電破壞保護(hù)元件，與所述焊盤連接，用于保護(hù)所述內(nèi)部電路不受靜電破壞；第一分離區(qū)域，由半導(dǎo)體層構(gòu)成，包圍所述靜電破壞保護(hù)元件而形成；以及第二分離區(qū)域，由半導(dǎo)體層構(gòu)成，將形成所述內(nèi)部電路的多個(gè)元件相互分離，所述第一分離區(qū)域的寬度比所述第二分離區(qū)域的寬度寬。
2、 如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于， 所述第一分離區(qū)域包圍所述靜電破壞保護(hù)元件的上下左右而形成。
3、 如權(quán)利要求1或2所述的半#集成電路，其特征在于， 所述第一分離區(qū)域的^1寬于所述第二分離區(qū)域的te的2倍以上。
4、 如權(quán)利要求l、 2、 3的任一項(xiàng)所述的半導(dǎo)體集成電路，其特征在于， 所述第一分離區(qū)域逸過金屬布線接地。
5、 如權(quán)利要求l、 2、 3、 4的任一項(xiàng)所述的半導(dǎo)體集成電路，其特征在于， 將所述靜電破壞保護(hù)元件和所述第一分離區(qū)域一體化而形成一個(gè)靜電破壞保護(hù)單元，且具有多個(gè)該靜電破壞保護(hù)單元。
6、 如權(quán)利要求l、 2、 3、 4、 5的任一項(xiàng)所述的半導(dǎo)體集成電路，其特征在于， 所述靜電破壞保護(hù)元件由雙極晶體管、二極管或MOS晶體管的任意一個(gè)而形成。
全文摘要
本發(fā)明的半導(dǎo)體集成電路提高靜電破壞強(qiáng)度和閉鎖強(qiáng)度等。此外，消除靜電破壞強(qiáng)度和閉鎖強(qiáng)度等的偏差，作為半導(dǎo)體集成電路，保證一定的質(zhì)量。在靜電破壞保護(hù)單元(EC1)中，利用由P+型的半導(dǎo)體層構(gòu)成的分離區(qū)域(6)包圍著第一NPN型雙極晶體管(3)和第二NPN型雙極晶體管(4)，與其他元件電性分離。該分離區(qū)域(6)的寬度(WB1)形成得比相互分離形成了內(nèi)部電路(50)的元件的分離區(qū)域(7)的寬度(WB2)寬。這樣，能夠得到提高靜電破壞強(qiáng)度和閉鎖強(qiáng)度等的效果。為了充分發(fā)揮這樣的效果，最好分離區(qū)域(6)的寬度(WB1)寬于分離區(qū)域(7)的寬度(WB2)(通常按照該半導(dǎo)體集成電路的最小設(shè)計(jì)規(guī)則進(jìn)行設(shè)計(jì))2倍以上。
文檔編號(hào)H01L27/02GK101304027SQ20081012585
公開日2008年11月12日 申請(qǐng)日期2008年5月12日 優(yōu)先權(quán)日2007年5月10日
發(fā)明者橋本史則 申請(qǐng)人:三洋電機(jī)株式會(huì)社;三洋半導(dǎo)體株式會(huì)社