專利名稱：具有h型柵的射頻soi ldmos器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及射頻功率器件領(lǐng)域，尤其涉及一種具有H型柵的射頻 SOI LDMOS器件。
背景技術(shù)：
橫向擴(kuò)散金屬氧化物半導(dǎo)體工藝技術(shù)(LDMOS, Laterally Diffused Metal Oxide Semiconductor),初期主要面向移動(dòng)電話基站的無線射頻 (RF)功率放大器。由于其具有高靈敏度、高效率、高增益、低失真、 低噪聲、低熱阻、頻率穩(wěn)定、互調(diào)失真性能低以及自動(dòng)增益控制能力 強(qiáng)等優(yōu)點(diǎn)，LDMOS器件廣泛應(yīng)用于CDMA、 W-CDMA、 TETRA、數(shù) 字地面電視等需要寬頻率范圍、高線性度和使用壽命要求高的領(lǐng)域。
但是，LDMOS同樣具有其自身的局限性，如功率密度低、抗ESD、 抗總劑量輻射以及抗單粒子輻射能力差等。通過采用SOI技術(shù)和CMOS 技術(shù)與傳統(tǒng)的LDMOS制造工藝相結(jié)合，可顯著降低器件的寄生電容， 提高其工作頻率和開關(guān)速度，增強(qiáng)抗輻射能力，使其可以應(yīng)用到更廣 泛更高端的領(lǐng)域內(nèi)，如航空航天電子設(shè)備、雷達(dá)微波功率放大器等。
發(fā)明內(nèi)容
(一)要解決的技術(shù)問題
針對(duì)現(xiàn)有技術(shù)存在的不足，本發(fā)明的目的之一在于提供一種具有 H型柵的射頻SOI LDMOS器件，以提高其工作頻率和開關(guān)速度，并 且具有一定的抗輻射能力，在高溫環(huán)境下的具有較高的穩(wěn)定性。
本發(fā)明的目的之二在于提供一種與P—區(qū)同型的重?fù)诫s區(qū)域形成與 源區(qū)短接的體引出方式，以改善其浮體效應(yīng)和增強(qiáng)抗輻射能力，并且 在源/體、漏以及柵與各自電極間利用多晶硅化物互聯(lián)，從而避免級(jí)聯(lián) 時(shí)反向二極管擊穿，并與SOI CMOS工藝兼容。本發(fā)明的目的之三在于提供一種多根整體H型柵條叉指并聯(lián)形式
以增大器件驅(qū)動(dòng)能力；
本發(fā)明的目的之四在于提供一種與CMOS工藝兼容的調(diào)柵注入方 法，以調(diào)節(jié)正、背柵開啟閾值電壓；
本發(fā)明的目的之五在于提供一種與CMOS工藝兼容的LDMOS器 件N—區(qū)注入及N—漂移區(qū)注入方法，以調(diào)節(jié)LDMOS的導(dǎo)通電阻和擊 穿電壓；
本發(fā)明的目的之六在于提供一種與CMOS工藝兼容的LDMOS器 件N—漂移區(qū)硅化物掩蔽方法，用于在硅化過程中掩蔽N—漂移區(qū)。
(二)技術(shù)方案
為達(dá)到上述一個(gè)目的，本發(fā)明提供了一種基于絕緣體上硅的射頻 LDMOS器件，該LDMOS器件由從上至下依次為頂層硅3、埋氧層2 和底層硅1的絕緣體上硅SOI作為基本架構(gòu)，該射頻LDMOS器件包 括
設(shè)置于埋氧層2上表面的P—區(qū)20，在緊鄰p-區(qū)20兩側(cè)分別設(shè)置 第一 N—區(qū)23和第二 N—區(qū)24;
設(shè)置于頂層硅3上表面的第一 H型柵氧化層7和第二 H型柵氧化 層8;
設(shè)置于第一H型柵氧化層7上表面的第一H型多晶硅柵層9，設(shè) 置于第一H型多晶硅柵層9上表面的第一H型柵多晶硅化物層11，以 及設(shè)置于第一 H型柵多晶硅化物層11上表面的第一柵電極17;設(shè)置 于第一 H型多晶硅柵層9 一側(cè)的第二 H型氮化硅側(cè)墻14，以及設(shè)置于 第一 H型多晶硅柵層9另一側(cè)的第一 H型氮化硅側(cè)墻13;
設(shè)置于第二H型柵氧化層8上表面的第二H型多晶硅柵層10，設(shè) 置于第二H型多晶硅柵層IO上表面的第二H型柵多晶硅化物層12, 以及設(shè)置于第二 H型柵多晶硅化物層12上表面的第二柵電極18;設(shè) 置于第二 H型柵氧化層8 —側(cè)的第三H型氮化硅側(cè)墻15，以及設(shè)置于 第二 H型柵氧化層8另一側(cè)的第四H型氮化硅側(cè)墻16;
設(shè)置于第一 H型柵氧化層7 —側(cè)的第一 N—漂移區(qū)25，在緊鄰第一N一漂移區(qū)25的旁側(cè)設(shè)置的第一漏區(qū)27，設(shè)置于第一漏區(qū)27上表面的 第一漏區(qū)硅化物層29，設(shè)置于第一漏區(qū)硅化物層29上表面的第一漏電 極30;
設(shè)置于第二 H型柵氧化層8 —側(cè)的第二 N—漂移區(qū)26，在緊鄰第二 N一漂移區(qū)26的旁側(cè)設(shè)置的第二漏區(qū)28，設(shè)置于第二漏區(qū)28上表面的 第二漏區(qū)硅化物層31，設(shè)置于第二漏區(qū)硅化物層31上表面的第二漏電 極32;
設(shè)置于第一 H型柵氧化層7另一側(cè)的第一源區(qū)35，設(shè)置于第二 H 型柵氧化層8另一側(cè)的第二源區(qū)19，在緊鄰第一源區(qū)35和第二源區(qū) 19的前方和后方設(shè)置的與p-區(qū)20同型的重?fù)诫s體引出區(qū)4，在體引出 區(qū)4和第一源區(qū)35以及第二源區(qū)19上表面設(shè)置的體區(qū)及源區(qū)硅化物 層21，設(shè)置于體區(qū)及源區(qū)硅化物層21上表面的源電極22。
上述方案中，所述第一H型柵氧化層7和第二H型柵氧化層8分 別覆蓋了頂層硅3上表面等于設(shè)計(jì)規(guī)則中溝道尺寸的區(qū)域。
上述方案中，所述第一漏區(qū)27和第一 N—漂移區(qū)25設(shè)置于第一 N —區(qū)23內(nèi)，所述第二漏區(qū)28和第二 N—漂移區(qū)26設(shè)置于第二 N—區(qū)24 內(nèi)。
上述方案中，所述第一源區(qū)35和第二源區(qū)19以及體引出區(qū)4設(shè) 置于P—區(qū)20內(nèi)。
上述方案中，所述第一 N—區(qū)23與P—區(qū)20的交界處位于第一 H 型柵氧化層7的下方，所述第二 N—區(qū)24與P—區(qū)20的交界處位于第二 H型柵氧化層8的下方。
上述方案中，所述第一 N—區(qū)23與P—區(qū)20的交界之處距離第一 H 型柵氧化層7靠近第一 N—漂移區(qū)25的一側(cè)0至200nm，所述第二 N— 區(qū)24與P—區(qū)20的交界之處距離第二 H型柵氧化層8靠近第二 N—漂 移區(qū)(26)的一側(cè)0至200nm。
上述方案中，分別在第一源區(qū)35、第二源區(qū)19、體引出區(qū)4、第 一漏區(qū)27、第一漏區(qū)27、第二漏區(qū)28、第一H型多晶硅柵層9以及 第二 H型多晶硅柵層10上表面的中央進(jìn)一步設(shè)置有接觸孔，所述源電 極22、第一漏電極30、第二漏電極32、第一柵電極17、第二柵電極18設(shè)置于該接觸孔之上。
上述方案中，所述柵氧化層、多晶硅柵層、柵多晶硅化物層、氮
化硅側(cè)墻分別為第一 H型柵氧化層7、 8，第一 H型多晶硅柵層9、 10， 第一H型柵多晶硅化物層11、 12，第一H型氮化硅側(cè)墻13、 14、 15、 16。
上述方案中，所述第一漏電極30和第二漏電極32通過接觸孔與 金屬互連，作為一個(gè)整體漏電極連接到外圍電路。
上述方案中，所述體引出區(qū)4和源電極22通過接觸孔與金屬互連， 作為一個(gè)整體源電極連接到外圍電路。
上述方案中，所述第一柵電極17和第二柵電極18通過接觸孔與 多晶硅互連，作為一個(gè)整體柵電極連接到外圍電路。
上述方案中，所述整體柵電極采用多根整體H型柵條叉指形式并 聯(lián)，多根整體H型柵條之間通過接觸孔與金屬互連，相鄰的整體H型 柵條共用一個(gè)漏電極。
為達(dá)到上述另一個(gè)目的，本發(fā)明提供了一種與CMOS工藝兼容的 LDMOS器件調(diào)柵注入方法，該方法利用CMOS工藝中的P阱版對(duì) LDMOS器件進(jìn)行不同方式的正、背柵調(diào)柵注入。
上述方案中，所述利用CMOS工藝中的P阱版對(duì)LDMOS器件進(jìn) 行正柵調(diào)柵注入包括利用CMOS工藝中的P阱版，對(duì)第一H型柵氧 化層(7)和第二H型柵氧化層(8)區(qū)域進(jìn)行調(diào)正柵注入，注入劑量 范圍為lel0至lel2/cm2、能量范圍為95至105keV的BF2;
所述利用CMOS工藝中的P阱版對(duì)LDMOS器件進(jìn)行背柵調(diào)柵注 入包括利用CMOS工藝中的P阱版，對(duì)P—區(qū)(20)區(qū)域進(jìn)行調(diào)背柵 注入，注入劑量范圍為1.3ell至1.3el3/cm2、能量范圍為60至70keV 的B。
為達(dá)到上述另一個(gè)目的，本發(fā)明提供了一種與CMOS工藝兼容的 LDMOS器件N—區(qū)注入方法，該方法利用CMOS工藝中的N阱版對(duì) LDMOS器件進(jìn)行不同方式的N—區(qū)和N—漂移區(qū)注入。
10上述方案中，所述利用CMOS工藝中的N阱版對(duì)LDMOS器件進(jìn) 行N—區(qū)注入包括利用CMOS工藝中的N阱版，對(duì)第一N—區(qū)(23) 和第二N—區(qū)(24)區(qū)域進(jìn)行注入，注入劑量范圍為1.2ell至1.2el3/cm2、 能量范圍為155至165keV的P;
所述利用CMOS工藝中的N阱版對(duì)LDMOS器件進(jìn)行N—漂移區(qū) 注入包括利用CMOS工藝中的N阱版，對(duì)第一N—漂移區(qū)(25)和 第二N—漂移區(qū)(26)區(qū)域進(jìn)行注入，注入劑量范圍為8el1至8el3/cm2、 能量范圍為25至35keV的P。
為達(dá)到上述另一個(gè)目的，本發(fā)明提供了一種與CMOS工藝兼容的 LDMOS器件N—漂移區(qū)硅化物掩蔽方法，該方法利用CMOS工藝中的 硅化物擋版形成氧化層掩蔽N—漂移區(qū)。
上述方案中，所述的利用硅化物擋版形成氧化層掩蔽N—漂移區(qū)的 具體步驟包括
形成硅化物之前淀積厚度為200至500nm的二氧化硅層36，利用 第一硅化物擋版33和第二硅化物擋版34曝光顯影出第一 N—漂移區(qū)25 和第二N—漂移區(qū)26區(qū)域；
腐蝕去掉除第一N—漂移區(qū)25和第二N—漂移區(qū)26區(qū)上除二氧化硅 掩蔽層37、 二氧化硅掩蔽層38之外的二氧化硅區(qū)域；
淀積一薄層金屬鈦39，厚度為20至30nm，然后在500至600°C 溫度下低溫退火；
在具有選擇腐蝕性的溶液中去除二氧化硅掩蔽層之上及第一 H型 柵多晶硅化物層11、第二H型柵多晶硅化物層12、第一漏區(qū)硅化物層 29、第二漏區(qū)硅化物層31、體區(qū)及源區(qū)硅化物層21之上的多余金屬鈦;
在700至80(TC溫度下退火形成低阻態(tài)的第一 H型柵多晶硅化物 層11、第二 H型柵多晶硅化物層12、第一漏區(qū)硅化物層29、第二漏 區(qū)硅化物層31、體區(qū)及源區(qū)硅化物層21。
(三)有益效果 從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果1、 利用本發(fā)明，可得到具有高工作頻率和高擊穿電壓的射頻
LDMOS器件，制造過程與SOI CMOS工藝兼容，可有效提高集成度， 降低生產(chǎn)成本和工藝難度；
2、 利用本發(fā)明，可得到具有H型柵的射頻SOI LDMOS器件，具 有更高的穩(wěn)定性和耐高溫性能，并具有一定的抗輻射能力，適用范圍 更廣；
3、 利用本發(fā)明，可得到一種與CMOS工藝兼容的調(diào)正、背柵注 入、N—區(qū)注入以及N—漂移區(qū)注入方法，該方法能有效優(yōu)化折衷器件導(dǎo) 通電阻和工作頻率的關(guān)系，并且工藝過程簡單；
4、 利用本發(fā)明，可得到一種與CMOS工藝兼容的LDMOS器件N 一漂移區(qū)硅化物掩蔽方法，該方法能在器件硅化過程中有效掩蔽N—漂 移區(qū)，提高器件制造的成品率。
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說明 圖1是本發(fā)明提供的具有H型柵的射頻SOI LDMOS器件的結(jié)構(gòu) 示意圖2是本發(fā)明提供的具有H型柵的射頻SOI LDMOS器件的版圖 示意圖3是本發(fā)明提供的多個(gè)具有H型柵的射頻SOI LDMOS器件插
指并聯(lián)的版圖示意圖4是本發(fā)明提供的利用硅化物擋版形成氧化層掩蔽N—漂移區(qū)的
實(shí)施步驟示意圖。
具體實(shí)施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具 體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。
如圖1所示，圖1是本發(fā)明提供的具有H型柵的射頻SOI LDMOS 器件的結(jié)構(gòu)示意圖，該LDMOS器件由從上至下依次為頂層硅3、埋氧 層2和底層硅1的絕緣體上硅SOI作為基本架構(gòu)，該射頻LDMOS器件包括
設(shè)置于埋氧層2上表面的P—區(qū)20，在緊鄰P—區(qū)20兩側(cè)分別設(shè)置
第一 N—區(qū)23和第二 N—區(qū)24;
設(shè)置于頂層硅3上表面的第一 H型柵氧化層7和第二 H型柵氧化 層8;
設(shè)置于第一H型柵氧化層7上表面的第一H型多晶硅柵層9，設(shè) 置于第一H型多晶硅柵層9上表面的第一H型柵多晶硅化物層11，以 及設(shè)置于第一 H型柵多晶硅化物層11上表面的第一柵電極17;設(shè)置 于第一 H型多晶硅柵層9 一側(cè)的第二 H型氮化硅側(cè)墻14，以及設(shè)置于 第一 H型多晶硅柵層9另一側(cè)的第一 H型氮化硅側(cè)墻13;
設(shè)置于第二 H型柵氧化層8上表面的第二 H型多晶硅柵層10，設(shè) 置于第二 H型多晶硅柵層10上表面的第二 H型柵多晶硅化物層12， 以及設(shè)置于第二 H型柵多晶硅化物層12上表面的第二柵電極18;設(shè) 置于第二 H型柵氧化層8 —側(cè)的第三H型氮化硅側(cè)墻15，以及設(shè)置于 第二 H型柵氧化層8另一側(cè)的第四H型氮化硅側(cè)墻16;
設(shè)置于第一 H型柵氧化層7 —側(cè)的第一 N—漂移區(qū)25，在緊鄰第一 N一漂移區(qū)25的旁側(cè)設(shè)置的第一漏區(qū)27，設(shè)置于第一漏區(qū)27上表面的 第一漏區(qū)硅化物層29，設(shè)置于第一漏區(qū)硅化物層29上表面的第一漏電 極30;
設(shè)置于第二 H型柵氧化層8 —側(cè)的第二 N—漂移區(qū)26，在緊鄰第二 N一漂移區(qū)26的旁側(cè)設(shè)置的第二漏區(qū)28，設(shè)置于第二漏區(qū)28上表面的 第二漏區(qū)硅化物層31，設(shè)置于第二漏區(qū)硅化物層31上表面的第二漏電 極32;
設(shè)置于第一 H型柵氧化層7另一側(cè)的第一源區(qū)35，設(shè)置于第二 H 型柵氧化層8另一側(cè)的第二源區(qū)19，在緊鄰第一源區(qū)35和第二源區(qū) 19的前方和后方設(shè)置的與P—區(qū)20同型的重?fù)诫s體引出區(qū)4，在體引出 區(qū)4和第一源區(qū)35以及第二源區(qū)19上表面設(shè)置的體區(qū)及源區(qū)硅化物 層21，設(shè)置于體區(qū)及源區(qū)硅化物層21上表面的源電極22。
所述第一 H型柵氧化層7和第二 H型柵氧化層8分別覆蓋了頂層 硅3上表面等于設(shè)計(jì)規(guī)則中溝道尺寸的區(qū)域。所述第一漏區(qū)27和第一 N—漂移區(qū)25設(shè)置于第一 N—區(qū)23內(nèi)，所 述第二漏區(qū)28和第二 N—漂移區(qū)26設(shè)置于第二 N—區(qū)24內(nèi)。
所述第一源區(qū)35和第二源區(qū)19以及體引出區(qū)4設(shè)置于P—區(qū)20內(nèi)。 所述第一 TST區(qū)23與p-區(qū)20的交界處位于第一 H型柵氧化層7 的下方，所述第二 N—區(qū)24與P—區(qū)20的交界處位于第二 H型柵氧化 層8的下方。
所述第一 N—區(qū)23與P—區(qū)20的交界之處距離第一 H型柵氧化層7 靠近第一 N—漂移區(qū)25的一側(cè)0至200nm，所述第二 N—區(qū)24與P—區(qū) 20的交界之處距離第二 H型柵氧化層8靠近第二 N—漂移區(qū)(26)的 一側(cè)0至200nm。
分別在第一源區(qū)35、第二源區(qū)19、體引出區(qū)4、第一漏區(qū)27、第 一漏區(qū)27、第二漏區(qū)28、第一 H型多晶硅柵層9以及第二 H型多晶 硅柵層IO上表面的中央進(jìn)一步設(shè)置有接觸孔，所述源電極22、第一漏 電極30、第二漏電極32、第一柵電極17、第二柵電極18設(shè)置于該接 觸孔之上。
所述柵氧化層、多晶硅柵層、柵多晶硅化物層、氮化硅側(cè)墻分別 為第一H型柵氧化層7、 8，第一H型多晶硅柵層9、 10，第一H型柵 多晶硅化物層ll、 12，第一H型氮化硅側(cè)墻13、 14、 15、 16。
具體可再參見圖2，第一漏電極30和第二漏電極32通過接觸孔與 金屬互連，作為一個(gè)整體漏電極連接到外圍電路。
所述體引出區(qū)4和源電極22通過接觸孔與金屬互連，作為一個(gè)整 體源電極連接到外圍電路。
第一柵電極17和第二柵電極18通過接觸孔與多晶硅互連，作為 一個(gè)整體柵電極連接到外圍電路。
圖3中，整體柵電極采用多根整體H型柵條叉指形式并聯(lián)，多根 整體H型柵條之間通過接觸孔與金屬互連，相鄰的整體H型柵條共用 一個(gè)漏電極。
本發(fā)明所提供的一種與CMOS工藝兼容的LDMOS器件調(diào)柵注入方法包括
利用CMOS工藝中的P阱版，對(duì)第一 H型柵氧化層7和第二 H型 柵氧化層8區(qū)域進(jìn)行調(diào)正柵注入，注入劑量范圍為lel0至lel2/cm2、 能量范圍為95至105keV的BF2;
利用CMOS工藝中的P阱版，對(duì)P—區(qū)20區(qū)域進(jìn)行調(diào)背柵注入， 注入劑量范圍為1.3ell至1.3el3/cm2、能量范圍為60至70keV的B。
本發(fā)明所提供的一種與CMOS工藝兼容的LDMOS器件N—區(qū)注入 方法包括
利用CMOS工藝中的N阱版，對(duì)第一 N—區(qū)23和第二 N—區(qū)24區(qū) 域進(jìn)行注入，注入劑量范圍為1.2ell至1.2el3/cm2、能量范圍為155 至165keV的P;
利用CMOS工藝中的N阱版，對(duì)第一 N—漂移區(qū)25和第二 N一漂 移區(qū)26區(qū)域進(jìn)行注入，注入劑量范圍為8ell至8el3/cm2、能量范圍 為25至35keV的P。
本發(fā)明所提供的一種與CMOS工藝兼容的LDMOS器件N一漂移區(qū) 硅化物掩蔽方法的實(shí)施步驟由圖4給出，包括
形成硅化物之前淀積厚度為200至500nm的二氧化硅層36，利用 第一硅化物擋版33和第二硅化物擋版34曝光顯影出第一N—漂移區(qū)25 和第二N—漂移區(qū)26區(qū)域；
腐蝕去掉除第一N—漂移區(qū)25和第二N-漂移區(qū)26區(qū)上除二氧化硅 掩蔽層37、 二氧化硅掩蔽層38之外的二氧化硅區(qū)域；
淀積一薄層金屬鈦39，厚度為20至30nm，然后在500至600°C 溫度下低溫退火；
在具有選擇腐蝕性的溶液中去除二氧化硅掩蔽層之上及第一 H型 柵多晶硅化物層11、第二H型柵多晶硅化物層12、第一漏區(qū)硅化物層 29、第二漏區(qū)硅化物層31、體區(qū)及源區(qū)硅化物層21之上的多余金屬鈦；
在700至800。C溫度下退火形成低阻態(tài)的第一 H型柵多晶硅化物 層11、第二H型柵多晶硅化物層12、第一漏區(qū)硅化物層29、第二漏
15區(qū)硅化物層31、體區(qū)及源區(qū)硅化物層21。
以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果 進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體 實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)， 所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種基于絕緣體上硅的射頻LDMOS器件，其特征在于，該射頻LDMOS器件由從上至下依次為頂層硅(3)、埋氧層(2)和底層硅(1)的絕緣體上硅SOI作為基本架構(gòu)，該射頻LDMOS器件包括設(shè)置于埋氧層(2)上表面的P-區(qū)(20)，在緊鄰P-區(qū)(20)兩側(cè)分別設(shè)置的第一N-區(qū)(23)和第二N-區(qū)(24)；設(shè)置于頂層硅(3)上表面的第一H型柵氧化層(7)和第二H型柵氧化層(8)；設(shè)置于第一H型柵氧化層(7)上表面的第一H型多晶硅柵層(9)，設(shè)置于第一H型多晶硅柵層(9)上表面的第一H型柵多晶硅化物層(11)，以及設(shè)置于第一H型柵多晶硅化物層(11)上表面的第一柵電極(17)；設(shè)置于第一H型多晶硅柵層(9)一側(cè)的第二H型氮化硅側(cè)墻(14)，以及設(shè)置于第一H型多晶硅柵層(9)另一側(cè)的第一H型氮化硅側(cè)墻(13)；設(shè)置于第二H型柵氧化層(8)上表面的第二H型多晶硅柵層(10)，設(shè)置于第二H型多晶硅柵層(10)上表面的第二H型柵多晶硅化物層(12)，以及設(shè)置于第二H型柵多晶硅化物層(12)上表面的第二柵電極(18)；設(shè)置于第二H型柵氧化層(8)一側(cè)的第三H型氮化硅側(cè)墻(15)，以及設(shè)置于第二H型柵氧化層(8)另一側(cè)的第四H型氮化硅側(cè)墻(16)；設(shè)置于第一H型柵氧化層(7)一側(cè)的第一N-漂移區(qū)(25)，在緊鄰第一N-漂移區(qū)(25)的旁側(cè)設(shè)置的第一漏區(qū)(27)，設(shè)置于第一漏區(qū)(27)上表面的第一漏區(qū)硅化物層(29)，設(shè)置于第一漏區(qū)硅化物層(29)上表面的第一漏電極(30)；設(shè)置于第二H型柵氧化層(8)一側(cè)的第二N-漂移區(qū)(26)，在緊鄰第二N-漂移區(qū)(26)的旁側(cè)設(shè)置的第二漏區(qū)(28)，設(shè)置于第二漏區(qū)(28)上表面的第二漏區(qū)硅化物層(31)，設(shè)置于第二漏區(qū)硅化物層(31)上表面的第二漏電極(32)；設(shè)置于第一H型柵氧化層(7)另一側(cè)的第一源區(qū)(35)，設(shè)置于第二H型柵氧化層(8)另一側(cè)的第二源區(qū)(19)，在緊鄰第一源區(qū)(35)和第二源區(qū)(19)的前方和后方設(shè)置的與P-區(qū)(20)同型的重?fù)诫s體引出區(qū)(4)，在體引出區(qū)(4)和第一源區(qū)(35)以及第二源區(qū)(19)上表面設(shè)置的體區(qū)及源區(qū)硅化物層(21)，設(shè)置于體區(qū)及源區(qū)硅化物層(21)上表面的源電極(22)。
2、 根據(jù)權(quán)利要求1所述的基于絕緣體上硅的射頻LDMOS器件， 其特征在于，所述第一H型柵氧化層(7)和第二H型柵氧化層(8) 分別覆蓋頂層硅(3)上表面等于設(shè)計(jì)規(guī)則中溝道尺寸的區(qū)域。
3、 根據(jù)權(quán)利要求1所述的基于絕緣體上硅的射頻LDMOS器件， 其特征在于，所述第一漏區(qū)(27)和第一N—漂移區(qū)(25)設(shè)置于第一 N—區(qū)(23)內(nèi)，所述第二漏區(qū)(28)和第二N—漂移區(qū)(26)設(shè)置于第 二N—區(qū)(24)內(nèi)。
4、 根據(jù)權(quán)利要求1所述的基于絕緣體上硅的射頻LDMOS器件， 其特征在于，所述第一源區(qū)(35)和第二源區(qū)(19)以及體引出區(qū)(4) 設(shè)置于P—區(qū)(20)內(nèi)。
5、 根據(jù)權(quán)利要求1所述的基于絕緣體上硅的射頻LDMOS器件， 其特征在于，所述第一N—區(qū)(23)與P—區(qū)(20)的交界處位于第一H 型柵氧化層(7)的下方，所述第二N—區(qū)(24)與P—區(qū)(20)的交界 處位于第二H型柵氧化層(8)的下方。
6、 根據(jù)權(quán)利要求5所述的基于絕緣體上硅的射頻LDMOS器件， 其特征在于，所述第一N—區(qū)(23)和第二N—區(qū)(24)與P—區(qū)(20) 交界，該第一N—區(qū)(23)與P—區(qū)(20)的交界之處距離第一H型柵 氧化層(7)靠近第一 N—漂移區(qū)(25)的一側(cè)0至200nm，所述第二 N—區(qū)(24)與P—區(qū)(20)的交界之處距離第二 H型柵氧化層(8)靠 近第二N—漂移區(qū)(26)的一側(cè)0至200nm。
7、 根據(jù)權(quán)利要求1所述的基于絕緣體上硅的射頻LDMOS器件， 其特征在于，分別在第一源區(qū)(35)、第二源區(qū)(19)、體引出區(qū)(4)、第一漏 區(qū)(27)、第一漏區(qū)(27)、第二漏區(qū)(28)、第一H型多晶硅柵層(9) 以及第二H型多晶硅柵層(10)上表面的中央，進(jìn)一步設(shè)置有接觸孔，所述源電極(22)、第一漏電極(30)、第二漏電極(32)、第一柵電極 (17)、第二柵電極(18)設(shè)置于該接觸孔之上。
8、 根據(jù)權(quán)利要求1所述的基于絕緣體上硅的射頻LDMOS器件， 其特征在于，所述柵氧化層、多晶硅柵層、柵多晶硅化物層、氮化硅 側(cè)墻分別為第一H型柵氧化層(7)、第二H型柵氧化層(8)、第一H 型多晶硅柵層(9)、第二H型多晶硅柵層(10)、第一H型柵多晶硅 化物層(11)、第二H型柵多晶硅化物層(12)、第一H型氮化硅側(cè)墻(13)、第二H型氮化硅側(cè)墻(14)、第三H型氮化硅側(cè)墻(15)和第 四H型氮化硅側(cè)墻(16)。
9、 根據(jù)權(quán)利要求1所述的基于絕緣體上硅的射頻LDMOS器件， 其特征在于，所述第一漏電極(30)和第二漏電極(32)通過接觸孔 與金屬互連，作為一個(gè)整體漏電極連接到外圍電路。
10、 根據(jù)權(quán)利要求1所述的基于絕緣體上硅的射頻LDMOS器件， 其特征在于，所述體引出區(qū)(4)和源電極(22)通過接觸孔與金屬互 連，作為一個(gè)整體源電極連接到外圍電路。
11、 根據(jù)權(quán)利要求1所述的基于絕緣體上硅的射頻LDMOS器件， 其特征在于，所述第一柵電極(17)和第二柵電極(18)通過接觸孔 與多晶硅互連，作為一個(gè)整體柵電極連接到外圍電路。
12、 根據(jù)權(quán)利要求11所述的基于絕緣體上硅的射頻LDMOS器件， 其特征在于，所述整體柵電極采用多根整體H型柵條叉指形式并聯(lián)， 多根整體H型柵條之間通過接觸孔與金屬互連，相鄰的整體H型柵條 共用一個(gè)漏電極。
13、 一種LDMOS器件調(diào)柵注入方法，其特征在于，該方法利用 CMOS工藝中的P阱版對(duì)LDMOS器件進(jìn)行不同方式的正、背柵調(diào)柵 注入。
14、 根據(jù)權(quán)利要求13所述的LDMOS器件調(diào)柵注入方法，其特征 在于，所述利用CMOS工藝中的P阱版對(duì)LDMOS器件進(jìn)行正柵調(diào)柵注 入包括利用CMOS工藝中的P阱版，對(duì)第一H型柵氧化層(7)和 第二 H型柵氧化層(8)區(qū)域進(jìn)行調(diào)正柵注入，注入劑量范圍為lel0至lel2/cm2、能量范圍為95至105keV的BF2;所述利用CMOS工藝中的P阱版對(duì)LDMOS器件進(jìn)行背柵調(diào)柵注 入包括利用CMOS工藝中的P阱版，對(duì)P—區(qū)(20)區(qū)域進(jìn)行調(diào)背柵 注入，注入劑量范圍為1.3ell至1.3el3/cm2、能量范圍為60至70keV 的B。
15、 一種LDMOS器件N—區(qū)注入方法，其特征在于，該方法利用 CMOS工藝中的N阱版對(duì)LDMOS器件進(jìn)行不同方式的N—區(qū)和N—漂 移區(qū)注入。
16、 根據(jù)權(quán)利要求15所述的LDMOS器件N—區(qū)注入方法，其特 征在于，所述利用CMOS工藝中的N阱版對(duì)LDMOS器件進(jìn)行N—區(qū)注入 包括利用CMOS工藝中的N阱版，對(duì)第一N—區(qū)(23)和第二N—區(qū) (24)區(qū)域進(jìn)行注入，注入劑量范圍為1.2ell至1.2el3/cm2、能量范 圍為155至165keV的P;所述利用CMOS工藝中的N阱版對(duì)LDMOS器件進(jìn)行N—漂移區(qū) 注入包括利用CMOS工藝中的N阱版，對(duì)第一N—漂移區(qū)(25)和 第二N—漂移區(qū)(26)區(qū)域進(jìn)行注入，注入劑量范圍為Sell至8el3/cm2、 能量范圍為25至35keV的P。
17、 一種LDMOS器件N—漂移區(qū)硅化物掩蔽方法，其特征在于， 該方法利用CMOS工藝中的硅化物擋版形成氧化層掩蔽N—漂移區(qū)。
18、 根據(jù)權(quán)利要求17所述的LDMOS器件N—漂移區(qū)硅化物掩蔽方 法，其特征在于，所述的利用硅化物擋版形成氧化層掩蔽N—漂移區(qū)的 具體步驟包括形成硅化物之前淀積厚度為200至500nm的二氧化硅層(36)，利 用第一硅化物擋版(33)和第二硅化物擋版(34)曝光顯影出第一N— 漂移區(qū)(25)和第二N—漂移區(qū)(26)區(qū)域；腐蝕去掉除第一 N—漂移區(qū)(25)和第二 N—漂移區(qū)(26)區(qū)上除 二氧化硅掩蔽層(37)、 二氧化硅掩蔽層(38)之外的二氧化硅區(qū)域；淀積一薄層金屬鈦(39),厚度為20至30nm，然后在500至600 "C溫度下低溫退火；在具有選擇腐蝕性的溶液中去除二氧化硅掩蔽層之上及第一 H型柵多晶硅化物層(11)、第二H型柵多晶硅化物層(12)、第一漏區(qū)硅 化物層(29)、第二漏區(qū)硅化物層(31)、體區(qū)及源區(qū)硅化物層(21) 之上的多余金屬鈦；在700至80(TC溫度下退火形成低阻態(tài)的第一 H型柵多晶硅化物 層(11)、第二H型柵多晶硅化物層(12)、第一漏區(qū)硅化物層(29)、 第二漏區(qū)硅化物層(31)、體區(qū)及源區(qū)硅化物層(21)。
全文摘要
本發(fā)明涉及射頻功率器件領(lǐng)域，公開了一種具有H型柵的射頻SOI LDMOS器件，包括底層硅、隱埋氧化層、頂層硅、P<sup>-</sup>區(qū)、N<sup>-</sup>區(qū)、H型柵氧化層、H型多晶硅柵層、H型柵多晶硅化物層、柵電極、氮化硅側(cè)墻、N<sup>-</sup>漂移區(qū)、漏區(qū)、漏區(qū)硅化物層、漏電極、源區(qū)、體引出區(qū)、源區(qū)硅化物層、源電極。本發(fā)明將射頻LDMOS器件制作于SOI襯底之上，利用與P<sup>-</sup>區(qū)同型的重?fù)诫s區(qū)域形成與源區(qū)短接的體引出；源/體、漏/體以及柵與各自電極間利用硅化物互聯(lián)；采用多根H型柵條叉指形式并聯(lián)以增大器件驅(qū)動(dòng)能力。同時(shí)公開了與CMOS工藝兼容的調(diào)正、背柵注入、N<sup>-</sup>區(qū)注入以及N<sup>-</sup>漂移區(qū)注入方法，以及與CMOS工藝兼容的N<sup>-</sup>漂移區(qū)硅化物掩蔽方法。
文檔編號(hào)H01L21/265GK101515588SQ20081005793
公開日2009年8月26日 申請(qǐng)日期2008年2月21日 優(yōu)先權(quán)日2008年2月21日
發(fā)明者剛 劉, 劉夢新, 畢津順, 范雪梅, 趙超榮, 韓鄭生 申請(qǐng)人:中國科學(xué)院微電子研究所