專利名稱：制備超結(jié)vdmos器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造工藝技術(shù)領(lǐng)域，尤其是涉及功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(VDMOS)器件的制備方法。
背景技術(shù)：
功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管是近幾年迅速發(fā)展起來的新
型功率器件，由于它比雙極型功率器件具有許多優(yōu)良性能如高輸入阻抗，低驅(qū)動(dòng)電流，沒有少子存儲(chǔ)效應(yīng)，開關(guān)速度快，工作頻率高，具有負(fù)的電流溫度系數(shù)，并具有良好的電流自調(diào)節(jié)能力，可有效地防止電流局部集中和熱點(diǎn)的產(chǎn)生，電流分布均勻，容易通過并聯(lián)方式增加電流容量，具有較強(qiáng)的功率處理能力，熱穩(wěn)定性好，安全工作區(qū)大，沒有二次擊穿等，己廣泛應(yīng)用于各種電子設(shè)備中，例如高速開關(guān)電路，開關(guān)電源，不間斷電源，高功率放大電路，高保真音響電路，射頻功放電路，電力轉(zhuǎn)換電路，電機(jī)變頻電路，電機(jī)驅(qū)動(dòng)電路，固體繼電器，控制電路與功率負(fù)載之間的接口電路等。
導(dǎo)通電阻是VDMOS開關(guān)器件的一個(gè)重要指標(biāo)，其大小與信號(hào)通過器件引起多少衰減、產(chǎn)生多大功耗有直接關(guān)系。為了減小器件本身的功耗和提高開關(guān)速度，希望器件的導(dǎo)通電阻越小越好。
另一個(gè)重要特征指標(biāo)是單位面積的導(dǎo)通電阻(Ronx面積)，較小的單位面積的導(dǎo)通電阻會(huì)使器件生產(chǎn)成本減小的同時(shí)，也減小了功耗。
傳統(tǒng)的VDMOS功率器件導(dǎo)通電阻受擊穿電壓限制而存在一個(gè)極限——稱之為"硅限(silicon limit)",而無法再降低。為了突破這一極限，許多新結(jié)構(gòu)器件不斷涌現(xiàn)出來，其中超結(jié)VDMOS就是其中比較成功的一種。超結(jié)VDMOS導(dǎo)通電阻Ron可以大大降低，甚至突破"硅限(silicon limit)"。同樣，在相同的擊穿電壓、相同的導(dǎo)通電阻Ron下超結(jié)器件使用更小的管芯面積，從而減小柵電荷，提高開關(guān)頻率。超結(jié)器件可以同時(shí)獲得低通態(tài)功耗和高開關(guān)速度的優(yōu)點(diǎn)，本發(fā)明 也是在目前這種情況下提出了一種新穎的超結(jié)VDMOS器件制備方法。

發(fā)明內(nèi)容
(一) 要解決的技術(shù)問題
在功率電路中，功率MOSFET主要用作開關(guān)器件，由于它是多子 器件，所以其開關(guān)功耗相對(duì)較小。然而，它的通態(tài)功耗比較高，要降 低通態(tài)功耗就必須減小導(dǎo)通電阻。對(duì)于理想N溝功率MOSFET，導(dǎo)通
電阻與擊穿電壓之間的關(guān)系為W。"003「25，導(dǎo)通電阻受擊穿電壓限制 而存在一個(gè)極限——稱之為"硅限"(Silicon limit),而無法再降低。本發(fā)
明的主要目的在于提供一種超結(jié)VDMOS器件的制備方法，以突破"硅
限(Silicon limit)",在保持擊穿電壓不變的情況下，降低導(dǎo)通電阻，
減小通態(tài)功耗。
(二) 技術(shù)方案
為達(dá)到上述目的，本發(fā)明提供了一種制備超結(jié)VDMOS器件的方 法，該方法包括下列步驟
步驟1、在襯底1上外延生長(zhǎng)體硅2，對(duì)外延層2的表面進(jìn)行場(chǎng)區(qū) 氧化，形成場(chǎng)區(qū)氧化層3;
步驟2、經(jīng)過光刻刻蝕形成有源區(qū)，在有源區(qū)氧化，LPCVD淀積 多晶硅，光刻形成柵氧化層4區(qū)域，等離子刻蝕多晶硅5和氧化層， 形成柵氧化層4;
步驟3、光刻P-區(qū)，淡硼注入，形成P阱區(qū)7，光刻P+區(qū)，濃硼 注入，形成P-體區(qū)6;
步驟4、淀積氮化硅硬掩模層9，氮化硅光刻，高能硼注入，注入 能量達(dá)到2至4Mev，注入劑量隨器件要求而調(diào)，形成外延層中的P-
5柱8;
步驟5、高溫度推進(jìn)，使結(jié)深控制在Xj^2)im左右；步驟6、光刻并進(jìn)行濃磷注入，對(duì)多晶硅和器件源區(qū)進(jìn)行摻雜，形成VDMOS器件源區(qū)11，并通過擴(kuò)散形成器件有效的MOS溝道區(qū)；步驟7、 PECVD淀積硼磷硅玻璃12，并進(jìn)行850度半小時(shí)回流，
使器件表面平坦化；
步驟8、光刻與刻蝕接觸孔，淀積金屬層13，然后形成金屬布線層，合金，并進(jìn)行背面處理。
優(yōu)選地，步驟1中所述外延層2的厚度為10Mm，外延層電阻率為斗Q' cm o
優(yōu)選地，步驟2中所述柵氧化層4的厚度為100nm，多晶硅5的厚度為400nm。
優(yōu)選地，步驟3中所述P-注入的劑量是5E13cm—2，注入能量為40kev， P+注入劑量是2E15cm—2，注入能量是45Kev。
優(yōu)選地，步驟4中所述PECVD氮化硅硬掩模層9的厚度為100nm，高能硼注入能量達(dá)到2至4Mev，劑量從lel2 cm—2到lel3 cm—2，采用此工藝在n-外延層2中能夠產(chǎn)生P-柱8。
優(yōu)選地，步驟5中所述高溫推進(jìn)溫度為1050度，時(shí)間為100分鐘，氣氛為N2。
優(yōu)選地，步驟6中所述濃磷注入劑量是5.5E14 cm—2，注入能量是90Kev，以形成VDMOS的源區(qū)11，雙擴(kuò)散形成MOS溝道，同時(shí)實(shí)現(xiàn)多晶硅的攙雜。
優(yōu)選地，步驟7中所述硼磷硅玻璃12的厚度為500nm。優(yōu)選地，步驟8中所述金屬層13的材料為鋁硅銅，厚度為2!iim，背面金屬化材料為Ag，厚度為4jam。
(三)有益效果從上述技術(shù)方案可以看出，本發(fā)明具有以下效果1、本發(fā)明提供的這種超結(jié)VDMOS的制備方法，能夠突破"硅限"，在保持擊穿電壓不變的情況下，大大降低了導(dǎo)通電阻，減小了通態(tài)功耗。
2、采用國(guó)際通用的專業(yè)工藝器件模擬軟件ISE對(duì)本器件進(jìn)行了仿 真模擬，導(dǎo)通電阻模擬結(jié)果如圖io所示，可以看出，在相同的擊穿電 壓下，超結(jié)VDMOS導(dǎo)通電阻比一般常規(guī)結(jié)構(gòu)導(dǎo)通電阻小。


圖1是本發(fā)明提供的制備超結(jié)VDMOS的方法流程圖2是外延和場(chǎng)氧化示意圖； 圖3是柵氧化、多晶硅淀積、柵刻蝕示意圖； 圖4是P-注入形成阱區(qū)、P+注入P-體區(qū)域示意圖； 圖5是高能注入形成P-柱示意圖6是N+注入形成源區(qū)和雙擴(kuò)散形成溝道區(qū)示意圖7是淀積BPSG并回流示意圖8是正面金屬化示意圖9是器件縱向結(jié)構(gòu)摻雜示意圖10是超結(jié)和常規(guī)VDMOS器件特征導(dǎo)通電阻示意圖。
具體實(shí)施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具 體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。
如圖1所示，圖1是本發(fā)明提供的制備超結(jié)VDMOS的方法流程 圖，該方法包括下列步驟
步驟1、在襯底1上外延生長(zhǎng)體硅2，對(duì)外延層2的表面進(jìn)行場(chǎng)區(qū) 氧化，形成場(chǎng)區(qū)氧化層3;
步驟2、經(jīng)過光刻刻蝕形成有源區(qū)，在有源區(qū)氧化，LPCVD淀積 多晶硅，光刻形成柵氧化層4區(qū)域，等離子刻蝕多晶硅5和氧化層， 形成柵氧化層4;
步驟3、光刻P-區(qū)，淡硼注入，形成P阱區(qū)7，光刻P+區(qū)，濃硼 注入，形成P-體區(qū)6;
步驟4、淀積氮化硅硬掩模層9，氮化硅光刻，高能硼注入，注入
7能量達(dá)到2至4Mev，注入劑量隨器件要求而調(diào)，形成外延層中的P-
柱8;
步驟5、高溫度推進(jìn)，使結(jié)深控制在X」p=2)_im;
步驟6、光刻并進(jìn)行濃磷注入，對(duì)多晶硅和器件源區(qū)進(jìn)行摻雜，形 成VDMOS器件源區(qū)11，并通過擴(kuò)散形成器件有效的MOS溝道區(qū)；
步驟7、 PECVD淀積硼磷硅玻璃12，并進(jìn)行850度半小時(shí)回流， 使器件表面平坦化；
步驟8、光刻與刻蝕接觸孔，淀積金屬層13，然后形成金屬布線 層，合金，并進(jìn)行背面處理。
以下結(jié)合附圖詳細(xì)說明本發(fā)明提供的制備超結(jié)VDMOS的方法。
如圖2所示，在重?fù)诫sN+型襯底1上外延生長(zhǎng)外延層2，外延層 2的厚度為10pm，外延層2的電阻率為4&，，然后高溫?zé)嵫趸?場(chǎng)氧化層Si02，厚度為500nm。
如圖3所示，經(jīng)過一次光刻刻蝕形成有源區(qū)，在有源區(qū)熱氧化， 形成熱氧化層，柵氧化層4的厚度為100nm， LPCVD淀積多晶硅5， 多晶硅5的厚度為400nm，光刻形成柵氧化層4，等離子刻蝕多晶硅5 和氧化層，形成柵氧化層區(qū)域4。
如圖4所示，光刻P-區(qū)，淡硼注入，形成P阱區(qū)7， P-注入的劑 量是5E13cm—2，注入能量為40kev，光刻P+區(qū)，濃硼注入，形成P-體 區(qū)6， P+注入劑量是2E15 cm々，注入能量是45Kev。
如圖5所示，淀積氮化硅硬掩模層9，厚度為100nm，氮化硅光刻， 高能硼注入，注入能量達(dá)到2至4Mev，注入'劑量隨器件要求而調(diào)，從 lel2cm.2到lel3cm-2，形成外延層中的P-柱8;高溫1050度推進(jìn)，推 進(jìn)時(shí)間為100分鐘，氣氛為Np使結(jié)深控制在Xjp-2nm左右。
如圖6所示，光刻并進(jìn)行濃磷注入，濃磷注入的劑量是5.5E14cm—2， 注入能量是90Kev，對(duì)多晶硅和器件源區(qū)進(jìn)行摻雜，形成VDMOS器 件源區(qū)ll，并通過擴(kuò)散形成器件有效的MOS溝道區(qū)。
如圖7所示，PECVD淀積硼磷硅玻璃12，厚度為500nm，并進(jìn)行 850度半小時(shí)回流，使器件表面充分平坦化。
8如圖8所示，光刻與刻蝕接觸孔，淀積金屬層13，然后形成金屬 布線層，合金，并進(jìn)行背面處理，金屬層13的材料為鋁硅銅，厚度為
2pm，背面金屬化材料為Ag，厚度為4)im。
以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果 進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體 實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)， 所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍 之內(nèi)。
權(quán)利要求
1、一種制備超結(jié)VDMOS器件的方法，其特征在于，該方法包括下列步驟步驟1、在襯底(1)上外延生長(zhǎng)體硅(2)，對(duì)外延層(2)的表面進(jìn)行場(chǎng)區(qū)氧化，形成場(chǎng)區(qū)氧化層(3)；步驟2、經(jīng)過光刻刻蝕形成有源區(qū)，在有源區(qū)氧化，LPCVD淀積多晶硅，光刻形成柵氧化層(4)區(qū)域，等離子刻蝕多晶硅(5)和氧化層，形成柵氧化層(4)；步驟3、光刻P-區(qū)，淡硼注入，形成P阱區(qū)(7)，光刻P+區(qū)，濃硼注入，形成P-體區(qū)(6)；步驟4、淀積氮化硅硬掩模層(9)，氮化硅光刻，高能硼注入，形成外延層中的P-柱(8)；步驟5、高溫度推進(jìn)，使結(jié)深控制在Xjp＝2μm；步驟6、光刻并進(jìn)行濃磷注入，對(duì)多晶硅和器件源區(qū)進(jìn)行摻雜，形成VDMOS器件源區(qū)(11)，并通過擴(kuò)散形成器件有效的MOS溝道區(qū)；步驟7、PECVD淀積硼磷硅玻璃(12)，并進(jìn)行850度半小時(shí)回流，使器件表面平坦化；步驟8、光刻與刻蝕接觸孔，淀積金屬層(13)，然后形成金屬布線層，合金，并進(jìn)行背面處理。
2、 根據(jù)權(quán)利要求1所述的制備超結(jié)VDMOS器件的方法，其特征 在于，步驟l中所述外延層(2)的厚度為l(Him/外延層電阻率為4^，。
3、 根據(jù)權(quán)利要求l所述的制備超結(jié)VDMOS器件的方法，其特征 在于，步驟2中所述柵氧化層(4)的厚度為100nm，多晶硅(5)的 厚度為400nm。
4、 根據(jù)權(quán)利要求1所述的制備超結(jié)VDMOS器件的方法，其特征 在于，步驟3中所述P-注入的劑量是5E13cm—2，注入能量為40kev， P+注入劑量是2E15cm—2，注入能量是45Kev。
5、 根據(jù)權(quán)利要求1所述的制備超結(jié)VDMOS器件的方法，其特征 在于，步驟4中所述PECVD氮化硅硬掩模層(9)的厚度為100nm，高能硼注入能量達(dá)到2至4Mev，劑量從lel2 cm—2到lel3 cm—2，采用 此工藝在n-外延層(2)中能夠產(chǎn)生P-柱(8)。
6、 根據(jù)權(quán)利要求1所述的制備超結(jié)VDMOS器件的方法，其特征 在于，步驟5中所述高溫推進(jìn)溫度為1050度，時(shí)間為100分鐘，氣氛為N2。
7、 根據(jù)權(quán)利要求1所述的制備超結(jié)VDMOS器件的方法，其特征 在于，步驟6中所述濃磷注入劑量是5.5￡14(^1-2，注入能量是90Kev， 以形成VDMOS的源區(qū)(11)，雙擴(kuò)散形成MOS溝道，同時(shí)實(shí)現(xiàn)多晶 硅的攙雜。
8、 根據(jù)權(quán)利要求1所述的制備超結(jié)VDM0S器件的方法，其特征 在于，步驟7中所述硼磷硅玻璃(12)的厚度為500nm。
9、 根據(jù)權(quán)利要求1所述的制備超結(jié)VDMOS器件的方法，其特征 在于，步驟8中所述金屬層(13)的材料為鋁硅銅，厚度為2pm，背 面金屬化材料為Ag，厚度為4pm。
全文摘要
本發(fā)明公開了一種制備超結(jié)VDMOS器件的方法，包括在襯底上外延生長(zhǎng)體硅，場(chǎng)區(qū)氧化形成場(chǎng)區(qū)氧化層；刻蝕形成有源區(qū)，在有源區(qū)氧化，LPCVD淀積多晶硅，光刻形成柵氧化層，等離子刻蝕多晶硅和氧化層形成柵氧化層；光刻P-區(qū)，淡硼注入，形成P阱區(qū)，光刻P+區(qū)，濃硼注入，形成P-體區(qū)；淀積氮化硅硬掩模層，氮化硅光刻，高能硼注入，形成外延層中的P-柱；高溫推進(jìn)，使結(jié)深控制在X_jp＝2μm；光刻并進(jìn)行濃磷注入，對(duì)多晶硅和器件源區(qū)進(jìn)行摻雜，形成VDMOS器件源區(qū)，通過擴(kuò)散形成器件有效的MOS溝道區(qū)；PECVD淀積硼磷硅玻璃，850度半小時(shí)回流；光刻與刻蝕接觸孔，淀積金屬層，形成金屬布線層，合金，進(jìn)行背面處理。
文檔編號(hào)H01L21/336GK101515547SQ20081005788
公開日2009年8月26日 申請(qǐng)日期2008年2月20日 優(yōu)先權(quán)日2008年2月20日
發(fā)明者海潮和, 王立新, 蔡小五, 江 陸 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所