N溝道射頻ldmos器件及制造方法
【專利摘要】本發(fā)明公開了一種N溝道射頻LDMOS器件，所述的N溝道射頻LDMOS器件的漏區(qū)漂移區(qū)具有非均勻摻雜區(qū)，法拉第屏蔽結(jié)構(gòu)分為上下兩層，第一層法拉第屏蔽結(jié)構(gòu)采用梳齒狀或篩網(wǎng)狀結(jié)構(gòu)，不覆蓋法拉第屏蔽結(jié)構(gòu)的區(qū)域與所述非均勻摻雜區(qū)重合，第二層法拉第屏蔽層位于第一層法拉第層上方，兩法拉第屏蔽層通過金屬接觸連線連接并通過電下沉通道連接到襯底。第一層法拉第屏蔽層使導(dǎo)通電阻、柵極與漏極間寄生電容及漏極與源極間寄生電容之間達(dá)到良好平衡，第二層法拉第屏蔽層進(jìn)一步減少柵極與漏極間的寄生電容，器件的導(dǎo)通電阻、擊穿電壓和頻率特性間可獲得良好的平衡。本發(fā)明還公開了所述N溝道射頻LDMOS器件的制造方法。
【專利說明】N溝道射頻LDMOS器件及制造方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是指一種N溝道射頻LDMOS器件，本發(fā)明還涉及所述N溝道射頻LDMOS器件的制造方法。
【背景技術(shù)】
[0002]高壓射頻領(lǐng)域中，常使用射頻LDMOS (LDMOS:Lateral Double-diffused MetaloxideSemiconductor field effect Transistor:橫向雙擴(kuò)散場效應(yīng)晶體管)，因?yàn)榇祟惼骷邆淞己玫哪蛪耗芰皖l率特性。為進(jìn)一步提高器件的可靠性和降低器件的寄生電容，常在器件中采用法拉第屏蔽層。如圖1所示，是為傳統(tǒng)的射頻LDMOS器件結(jié)構(gòu)剖面圖，襯底I上具有外延層2，源區(qū)4和漏區(qū)5分別位于體區(qū)10和漂移區(qū)11中，體區(qū)10和漂移區(qū)11交界處硅表面具有柵氧8及多晶硅柵極7，法拉第屏蔽層6即位于多晶硅柵極7之上，且法拉第杯與多晶硅柵極7之間間隔介質(zhì)層14。法拉第屏蔽層6通過金屬接觸連線9與源區(qū)4及電下沉通道3連接，電下沉通道3連接襯底I。法拉第屏蔽層6可將器件內(nèi)部的強(qiáng)電場位置從柵極邊緣移至屏蔽層下方，在高壓應(yīng)用時(shí)可減少熱載流子注入柵極，從而提高器件的可靠性。同時(shí)，法拉第屏蔽層6也可大幅度降低柵極與漏極間的寄生電容(Cgd)即米勒電容，提高器件的頻率特性。但法拉第屏蔽層6會(huì)在器件漂移區(qū)11表層產(chǎn)生空間電荷區(qū)12(圖中虛線處所示)，形成一垂直于電流通路的電場，空間電荷區(qū)12會(huì)壓縮電流通路的面積，垂直電場會(huì)降低載流子遷移率，因此器件的導(dǎo)通電阻會(huì)提高，電流驅(qū)動(dòng)能力將下降。同時(shí)，法拉第屏蔽層6與襯底I短接，屏蔽層下方產(chǎn)生的空間電荷12會(huì)增加器件的漏極與源極間的寄生電容(Cds)，不利于器件的頻率特性。進(jìn)一步提高漂移區(qū)摻雜濃度，可改善器件的電流驅(qū)動(dòng)能力，但器件的擊穿電壓又會(huì)下降。因此，如何在器件的導(dǎo)通電阻、擊穿電壓和頻率特性間獲得良好的平衡，就顯得尤為重要。

【發(fā)明內(nèi)容】

[0003]本發(fā)明所要解決的技術(shù)問題在于提供一種N溝道射頻LDMOS器件，提高器件擊穿低壓及頻率特性，降低導(dǎo)通電阻。
[0004]本發(fā)明所要解決的另一技術(shù)問題在于提供所述N溝道射頻LDMOS器件的制造方法。
[0005]為解決上述問題，本發(fā)明所述的N溝道射頻LDMOS器件，位于襯底上的外延層中，具有相互抵靠接觸的體區(qū)及漏區(qū)漂移區(qū)，所述射頻LDMOS器件的源區(qū)位于體區(qū)中，漏區(qū)位于漏區(qū)漂移區(qū)中，體區(qū)一側(cè)具有連接源區(qū)及襯底的電下沉通道，器件表面具有柵氧化層及柵極。
[0006]所述N溝道射頻LDMOS器件的漏區(qū)漂移區(qū)中還具有非均勻摻雜區(qū)；柵極上方具有法拉第屏蔽結(jié)構(gòu)，法拉第屏蔽結(jié)構(gòu)分為上下兩層，第一層法拉第屏蔽層位于多晶硅柵極上方，與多晶硅柵極之間間隔介質(zhì)層；第二層法拉第屏蔽層位于第一層法拉第屏蔽層的上方，覆蓋第一層法拉第屏蔽層，之間間隔介質(zhì)；第一層法拉第屏蔽層與第一層法拉第屏蔽層通過金屬連線連接，并連接到N溝道射頻LDMOS器件的源極與襯底之間的電下沉通道上。
[0007]進(jìn)一步地，所述的漏區(qū)漂移區(qū)中的非均勻摻雜區(qū)是靠漏區(qū)為矩形注入?yún)^(qū)，矩形注入?yún)^(qū)與柵極之間的區(qū)域呈橫向或者縱向的多個(gè)條狀注入，或者是方塊矩陣的注入?yún)^(qū)域。
[0008]進(jìn)一步地，所述的第一層法拉第屏蔽層是采用縱向，或者橫向的梳齒狀結(jié)構(gòu)，或者是篩網(wǎng)狀結(jié)構(gòu)；未覆蓋法拉第屏蔽層的區(qū)域需與漏區(qū)漂移區(qū)的非均勻摻雜區(qū)重合，即第一層梳齒狀或者篩網(wǎng)狀的法拉第屏蔽層，梳齒之間的空隙或篩網(wǎng)狀空隙正好露出其下方呈多個(gè)條狀分布或方塊矩陣的非均勻摻雜區(qū)，梳齒結(jié)構(gòu)與條狀相互嚙合，或者篩網(wǎng)狀結(jié)構(gòu)與下方的方塊矩陣非均勻摻雜區(qū)互補(bǔ)吻合。
[0009]為解決上述問題，本發(fā)明提供所述的N溝道射頻LDMOS器件的制造方法，包含如下工藝步驟:
[0010]第I步，在外延中完成體區(qū)注入，外延表面制作完成N溝道射頻LDMOS器件的柵極，進(jìn)行漏區(qū)漂移區(qū)注入；
[0011]第2步，進(jìn)行源區(qū)及漏區(qū)的接觸注入，淀積絕緣介質(zhì)層，制作第一層法拉第屏蔽層；
[0012]第3步，淀積絕緣介質(zhì)層，制作第二層法拉第屏蔽層；
[0013]第4步，制作金屬接觸連接，將第一層及第二層法拉第屏蔽層以及源區(qū)、體區(qū)以及襯底短接。
[0014]較佳地，所述第I步中，當(dāng)N溝道射頻LDMOS器件采用的外延為N型外延時(shí)，外延層厚度為I?10微米,摻雜元素為磷或砷,雜質(zhì)體濃度為1.0xlO15?1.0xlO17原子/立方厘米；當(dāng)器件采用P型外延層時(shí)，外延層厚度為I?10微米，摻雜元素為硼，雜質(zhì)體濃度為
1.0xlO15?1.0xlO17原子/立方厘米；在漏端一側(cè)再進(jìn)行注入，注入?yún)^(qū)域覆蓋從柵極到漏極的整個(gè)漂移區(qū)，作為主要承壓區(qū)，摻雜元素為磷或砷，注入劑量為1.0xIO12?1.0xIO14原子/平方厘米，注入能量為100?500KeV ;在主承壓區(qū)基礎(chǔ)上，再進(jìn)行非均勻摻雜漂移區(qū)注入，注入雜質(zhì)為磷或砷，注入劑量為1.0xlO13?1.0xlO14原子/平方厘米，注入能量為30?300KeV，注入?yún)^(qū)域?yàn)榭柯﹨^(qū)為矩形注入，靠柵極區(qū)為橫向或縱向的條狀或方塊矩陣分布，注入?yún)^(qū)寬度為0.5?2微米，注入?yún)^(qū)間距為0.5?2微米；注入完成后，經(jīng)熱過程激活雜質(zhì)，采用快速退火，溫度為900?1200攝氏度，時(shí)間為10?30秒，或者采用擴(kuò)散退火，溫度為900?1000攝氏度，時(shí)間為30?60分鐘，完成非均勻摻雜的漂移區(qū)。
[0015]較佳地，所述第2步中，絕緣介質(zhì)層是由氧化硅、氮化硅、氮氧化硅或三者的組合形成，厚度為0.5?2微米；所述法拉第屏蔽層是由重?fù)诫s的多晶硅或金屬形成，厚度為0.1?I微米；法拉第屏蔽層漏側(cè)延伸末端與漏端接觸孔間隔的距離為I?10微米；第一層法拉第屏蔽層采用橫向或縱向的梳齒狀或篩網(wǎng)狀結(jié)構(gòu)，保證未覆蓋屏蔽層的區(qū)域與漂移區(qū)中非均勻漂移區(qū)摻雜的區(qū)域重合。
[0016]較佳地，所述多晶硅摻雜的雜質(zhì)為磷，或砷，或硼，雜質(zhì)體濃度為1.0xlO18?
5.0xlO20原子/立方厘米，金屬層采用的材料包含鋁、銅、鎢、鈦、鉭、鑰、鉬中的任意一種或幾種形成的復(fù)合層。
[0017]較佳地，所述第3步中，絕緣介質(zhì)層是由氧化硅、氮化硅、氮氧化硅或三者的組合形成，厚度為0.5?2微米；所述法拉第屏蔽層是由重?fù)诫s的多晶硅或金屬形成，厚度為0.1?I微米；法拉第屏蔽層漏側(cè)延伸末端與漏端接觸孔間隔的距離為I?10微米。[0018]較佳地，所述多晶硅摻雜的雜質(zhì)為磷，或砷，或硼，雜質(zhì)體濃度為1.0xlO18?
5.0xlO20原子/立方厘米，金屬層采用的材料包含鋁、銅、鎢、鈦、鉭、鑰、鉬中的任意一種或幾種形成的復(fù)合層。
[0019]較佳地，所述第I至第4步工藝方法是用于硅基器件，或者是化合物半導(dǎo)體器件。
[0020]本發(fā)明所述的N溝道射頻LDMOS器件，器件的漂移區(qū)采用非均勻摻雜，可在擊穿電壓和導(dǎo)通電阻間獲得良好的平衡；第一層法拉第屏蔽層采用梳齒狀或篩網(wǎng)狀結(jié)構(gòu)，未覆蓋屏蔽層的區(qū)域與漂移區(qū)中非均勻摻雜的區(qū)域重合，可在導(dǎo)通電阻、柵極與漏極間寄生電容及漏極與源極間寄生電容之間達(dá)到良好平衡；覆蓋第二層屏蔽層，可進(jìn)一步減少柵極與漏極間寄生電容，器件的導(dǎo)通電阻、擊穿電壓和頻率特性間可獲得良好的平衡。
【專利附圖】

【附圖說明】
[0021]圖1是傳統(tǒng)RFLDM0S的結(jié)構(gòu)示意圖；
[0022]圖2?11是本發(fā)明各工藝步驟示意圖；
[0023]圖12是本發(fā)明所述的工藝流程示意圖。
[0024]附圖標(biāo)記說明
[0025]I是襯底，2是外延，3是電下沉通道，4是源區(qū),5是漏區(qū),6是法拉第屏蔽層，7是多晶硅柵極，8是柵氧化層，9是金屬接觸連線，10是體區(qū)，11是漏區(qū)漂移區(qū)或主承壓區(qū)，12是空間電荷區(qū)，13是背面金屬，14是絕緣介質(zhì)層，15是非均勻摻雜區(qū)。
【具體實(shí)施方式】
[0026]本發(fā)明所述的N溝道射頻LDMOS器件的結(jié)構(gòu)如圖11所示，位于襯底I上的外延層2中，具有相互抵靠接觸的體區(qū)10及漏區(qū)漂移區(qū)(主承壓區(qū))11，所述射頻LDMOS器件的源區(qū)4位于體區(qū)10中，漏區(qū)5位于漏區(qū)漂移區(qū)11中，體區(qū)10 —側(cè)具有連接源區(qū)4及襯底I的電下沉通道3，器件表面具有柵氧化層8及柵極7。
[0027]所述N溝道射頻LDMOS器件的漏區(qū)漂移區(qū)11中還具有非均勻摻雜區(qū)15 ;柵極7上方具有法拉第屏蔽結(jié)構(gòu)6，法拉第屏蔽結(jié)構(gòu)分為上下兩層，第一層法拉第屏蔽層6位于多晶硅柵極7上方，與多晶硅柵極7之間間隔介質(zhì)層14 ;第二層法拉第屏蔽層位于第一層法拉第屏蔽層的上方，覆蓋第一層法拉第屏蔽層，之間間隔介質(zhì)14 ;第一層法拉第屏蔽層與第二層法拉第屏蔽層通過金屬連線9連接，并連接到N溝道射頻LDMOS器件的源極4與襯底I之間的電下沉通道3上。
[0028]本發(fā)明所述的N溝道射頻LDMOS器件的制造方法，主要包含如下幾個(gè)步驟:
[0029]第I步，如圖2所示，采用傳統(tǒng)工藝完成器件的柵極7和體區(qū)10的制作，進(jìn)行漂移區(qū)11注入，形成非均勻摻雜。若器件采用的是N型外延層，則外延層2厚度為I到10微米，摻雜元素為磷或砷，雜質(zhì)體濃度1.0xlO15?1.0xlO17原子/立方厘米，作為主要承壓區(qū)(漏區(qū)漂移區(qū))11。若器件采用P型外延層，則外延層厚度為I到10微米，摻雜元素為硼，雜質(zhì)體濃度為1.0xlO15?1.0xlO17原子/立方厘米，在漏端5 —側(cè)再進(jìn)行注入，注入?yún)^(qū)域覆蓋從柵極7到漏極5的整個(gè)漂移區(qū)，作為主要承壓區(qū)，摻雜元素為磷或砷，注入劑量為1.0xlO12?
1.0xlO14原子/平方厘米，注入能量為100?500KeV。在主承壓區(qū)11基礎(chǔ)上，再進(jìn)行非均勻漂移區(qū)15摻雜注入，注入雜質(zhì)為磷或砷，注入劑量為1.0xlO13?1.0xlO14原子/平方厘米，注入能量為30?300KeV，注入?yún)^(qū)域?yàn)闄M向或縱向的多個(gè)條狀或方塊矩陣分布，圖3、圖4、圖5分別是所述第I步完成后的器件俯視圖，展示了 3種注入形態(tài)的實(shí)施例，其中圖3及圖4是形成摻雜注入多個(gè)條狀分布的形態(tài)，且遠(yuǎn)離柵極的區(qū)域是形成矩形注入，靠近柵極的區(qū)域是采用多個(gè)橫向的條狀或縱向的條狀，圖5則采用了一種方塊矩陣的分布。注入?yún)^(qū)寬度為0.5?2微米，注入?yún)^(qū)間距為0.5?2微米。注入完成后，經(jīng)熱過程激活雜質(zhì)，可采用快速退火，溫度為900?1200攝氏度，時(shí)間為10?30秒，也可采用擴(kuò)散退火，溫度為900?1000攝氏度，時(shí)間為30?60分鐘，完成非均勻摻雜區(qū)15。
[0030]第2步，如圖6所示，完成源漏接觸注入，淀積絕緣介質(zhì)層14，形成第一層法拉第屏蔽層6。絕緣介質(zhì)層可由氧化硅、氮化硅、氮氧化硅或三者的組合形成，厚度為0.5?2微米，法拉第屏蔽層6可由重?fù)诫s的多晶硅或金屬形成，厚度為0.1?I微米，多晶硅可摻入磷、砷或硼，雜質(zhì)體濃度為1.0xlO18?5.0xlO20原子/立方厘米，金屬層可采用鋁、銅、鎢、鈦、鉭、鑰、鉬等金屬中的任意一種或幾種形成的復(fù)合金屬層。法拉第屏蔽層6采用橫向或縱向的梳齒狀或篩網(wǎng)狀結(jié)構(gòu)，未覆蓋屏蔽層的區(qū)域與漂移區(qū)中非均勻漂移區(qū)摻雜的區(qū)域15重合，即第一層梳齒狀或者篩網(wǎng)狀的法拉第屏蔽層6，梳齒之間的空隙或篩網(wǎng)狀空隙正好露出其下方呈多個(gè)條狀分布或方塊矩陣的非均勻摻雜區(qū)，梳齒與條狀相互嚙合，或者篩網(wǎng)狀與下方的方塊矩陣非均勻摻雜區(qū)15互補(bǔ)吻合。如圖7、圖8、圖9所示，圖7及圖8分別與上述的圖3及圖4對應(yīng)，圖9與上述的圖5對應(yīng)，分別表示橫向梳齒狀的法拉第屏蔽層、縱向的法拉第屏蔽層以及篩網(wǎng)狀結(jié)構(gòu)的法拉第屏蔽層。
[0031]第3步，如圖10所示，淀積絕緣介質(zhì)層14，形成第二層法拉第屏蔽層6。絕緣介質(zhì)層14可由氧化硅、氮化硅、氮氧化硅或三者的組合形成，厚度為0.5?2微米，法拉第屏蔽層6可由重?fù)诫s的多晶硅或金屬形成，厚度為0.1?I微米，多晶硅可摻入磷、砷或硼，雜質(zhì)體濃度為1.0xlO18?5.0xlO20原子/立方厘米，金屬層可采用鋁、銅、鎢、鈦、鉭、鑰、鉬等金屬中的任意一種或幾種形成的復(fù)合金屬層。
[0032]第4步，如圖11所示，通過金屬接觸9將兩層法拉第屏蔽層6與源極4、體區(qū)10及襯底I短接，完成器件制作。第一層法拉第屏蔽層6靠近漏側(cè)延伸末端與漏端接觸孔9間隔的距離A為I?10微米，第二層法拉第屏蔽層6靠近漏端5 —側(cè)的延伸末端與漏端接觸孔9間隔的距離B為I?10微米。兩個(gè)間距A、B需要保證法拉第屏蔽層6與金屬接觸9之間的絕緣層具有足夠的耐壓能力。
[0033]以上僅為本發(fā)明的優(yōu)選實(shí)施例，并不用于限定本發(fā)明。對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種N溝道射頻LDMOS器件，位于襯底上的外延層中，具有相互抵靠接觸的體區(qū)及漏區(qū)漂移區(qū)，所述射頻LDMOS器件的源區(qū)位于體區(qū)中，漏區(qū)位于漏區(qū)漂移區(qū)中，體區(qū)一側(cè)具有連接源區(qū)及襯底的電下沉通道，器件表面具有柵氧化層及柵極，其特征在于: 所述N溝道射頻LDMOS器件的漏區(qū)漂移區(qū)中還具有非均勻摻雜區(qū)；柵極上方具有法拉第屏蔽結(jié)構(gòu)，法拉第屏蔽結(jié)構(gòu)分為上下兩層，第一層法拉第屏蔽層位于多晶硅柵極上方，與多晶硅柵極之間間隔介質(zhì)層；第二層法拉第屏蔽層位于第一層法拉第屏蔽層的上方，覆蓋第一層法拉第屏蔽層，之間間隔介質(zhì)；第一層法拉第屏蔽層與第一層法拉第屏蔽層通過金屬連線連接，并連接到N溝道射頻LDMOS器件的源極與襯底之間的電下沉通道上。
2.如權(quán)利要求1所述的N溝道射頻LDMOS器件，其特征在于:所述的漏區(qū)漂移區(qū)中的非均勻摻雜區(qū)是靠漏區(qū)為矩形注入?yún)^(qū)，矩形注入?yún)^(qū)與柵極之間的區(qū)域呈橫向或者縱向的多個(gè)條狀注入，或者是方塊矩陣的注入?yún)^(qū)域。
3.如權(quán)利要求1和2所述的N溝道射頻LDMOS器件，其特征在于:所述的第一層法拉第屏蔽層是采用縱向，或者橫向的梳齒狀結(jié)構(gòu)，或者是篩網(wǎng)狀結(jié)構(gòu)；未覆蓋法拉第屏蔽層的區(qū)域需與漏區(qū)漂移區(qū)的非均勻摻雜區(qū)重合，即第一層梳齒狀或者篩網(wǎng)狀的法拉第屏蔽層，梳齒之間的空隙或篩網(wǎng)狀空隙正好露出其下方呈多個(gè)條狀分布或方塊矩陣的非均勻摻雜區(qū)，梳齒結(jié)構(gòu)與條狀相互嚙合，或者篩網(wǎng)狀結(jié)構(gòu)與下方的方塊矩陣非均勻摻雜區(qū)互補(bǔ)吻合。
4.如權(quán)利要求1所述的N溝道射頻LDMOS器件的制造方法，其特征在于:包含如下工藝步驟: 第I步，在外延中完成體區(qū)注入，外延表面制作完成N溝道射頻LDMOS器件的柵極，進(jìn)行漏區(qū)漂移區(qū)注入； 第2步，進(jìn)行源區(qū)及漏區(qū)的接觸注入，淀積絕緣介質(zhì)層，制作第一層法拉第屏蔽層； 第3步，淀積絕緣介質(zhì)層，制作第二層法`拉第屏蔽層； 第4步，制作金屬接觸連接，將第一層及第二層法拉第屏蔽層以及源區(qū)、體區(qū)以及襯底短接。
5.如權(quán)利要求4所述的N溝道射頻LDMOS器件的制造方法，其特征在于:所述第I步中，當(dāng)N溝道射頻LDMOS器件采用的外延為N型外延時(shí)，外延層厚度為I~10微米，摻雜元素為磷或砷，雜質(zhì)體濃度為1.0xlO15~1.0xlO17原子/立方厘米；當(dāng)器件采用P型外延層時(shí)，外延層厚度為I~10微米，摻雜元素為硼，雜質(zhì)體濃度為1.0xlO15~1.0xlO17原子/立方厘米；在漏端一側(cè)再進(jìn)行注入，注入?yún)^(qū)域覆蓋從柵極到漏極的整個(gè)漂移區(qū)，作為主要承壓區(qū)，摻雜元素為磷或砷，注入劑量為1.0xlO12~1.0xlO14原子/平方厘米，注入能量為100~500KeV ;在主承壓區(qū)基礎(chǔ)上，再進(jìn)行非均勻摻雜漂移區(qū)注入，注入雜質(zhì)為磷或砷，注入劑量為1.0xlO13~1.0xlO14原子/平方厘米，注入能量為30~300KeV，注入?yún)^(qū)域?yàn)榭柯﹨^(qū)為矩形注入，靠柵極區(qū)為橫向或縱向的條狀或方塊矩陣分布，注入?yún)^(qū)寬度為0.5~2微米，注入?yún)^(qū)間距為0.5~2微米；注入完成后，經(jīng)熱過程激活雜質(zhì)，采用快速退火，溫度為900~1200攝氏度，時(shí)間為10~30秒，或者采用擴(kuò)散退火，溫度為900~1000攝氏度，時(shí)間為30~60分鐘，完成非均勻摻雜的漂移區(qū)。
6.如權(quán)利要求4所述的N溝道射頻LDMOS器件的制造方法，其特征在于:所述第2步中，絕緣介質(zhì)層是由氧化硅、氮化硅、氮氧化硅或三者的組合形成，厚度為0.5~2微米；所述法拉第屏蔽層是由重?fù)诫s的多晶硅或金屬形成，厚度為0.1~I微米；法拉第屏蔽層漏側(cè)延伸末端與漏端接觸孔間隔的距離為I~10微米；第一層法拉第屏蔽層采用橫向或縱向的梳齒狀或篩網(wǎng)狀結(jié)構(gòu)，保證未覆蓋屏蔽層的區(qū)域與漂移區(qū)中非均勻漂移區(qū)摻雜的區(qū)域重口 O
7.如權(quán)利要求4所述的N溝道射頻LDMOS器件的制造方法，其特征在于:所述多晶硅摻雜的雜質(zhì)為磷，或砷，或硼，雜質(zhì)體濃度為1.0xlO18~5.0xlO20原子/立方厘米，金屬層采用的材料包含鋁、銅、鎢、鈦、鉭、鑰、鉬中的任意一種或幾種形成的復(fù)合層。
8.如權(quán)利要求4所述的N溝道射頻LDMOS器件的制造方法，其特征在于:所述第3步中，絕緣介質(zhì)層是由氧化硅、氮化硅、氮氧化硅或三者的組合形成，厚度為0.5~2微米；所述法拉第屏蔽層是由重?fù)诫s的多晶硅或金屬形成，厚度為0.1~I微米；法拉第屏蔽層漏側(cè)延伸末端與漏端接觸孔間隔的距離為I~10微米。
9.如權(quán)利要求8所述的N溝道射頻LDMOS器件的制造方法，其特征在于:所述多晶硅摻雜的雜質(zhì)為磷，或砷，或硼，雜質(zhì)體濃度為1.0xlO18~5.0xlO20原子/立方厘米，金屬層采用的材料包含鋁、銅、鎢、鈦、鉭、鑰、鉬中的任意一種或幾種形成的復(fù)合層。
10.如權(quán)利要求4所述的N溝道射頻LDMOS器件的制造方法，其特征在于:所述第I至第4步工藝方法是用于硅基`器件，或者是化合物半導(dǎo)體器件。
【文檔編號(hào)】H01L29/08GK103872123SQ201210536911
【公開日】2014年6月18日 申請日期:2012年12月12日 優(yōu)先權(quán)日:2012年12月12日
【發(fā)明者】韓峰, 李娟娟, 慈朋亮 申請人:上海華虹宏力半導(dǎo)體制造有限公司