專利名稱：薄膜晶體管陣列基板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管陣列基板(thin film transistor army substrate)，特別是涉及一種具有電容補(bǔ)償導(dǎo)線的薄膜晶體管陣列基板。
背景技術(shù)：
近年來，液晶電視(LCD TV)已經(jīng)朝向高影像分辨率以及大尺寸的方向發(fā) 展，在大尺寸的液晶顯示面板中，信號在傳遞上容易受到面板整體的阻容遲滯 現(xiàn)象(RC delay)的影響而造成信號的失真，因此，在大尺寸的液晶顯示面板中， 驅(qū)動集成電路的設(shè)計必須具有足夠的驅(qū)動能力，才可使液晶顯示面板的顯示均 勻度維持在一定水平。另一方面，在驅(qū)動頻率為120Hz的高影像分辨率的顯示 面板(Full HD; 1920x1080)中，若使用一般點反轉(zhuǎn)(dot inversion)的驅(qū)動方 式來提升影像質(zhì)量，驅(qū)動集成電路會因極性轉(zhuǎn)換頻率過高而產(chǎn)生過熱的現(xiàn)象。 此時，若能減少驅(qū)動集成電路的轉(zhuǎn)換頻率，就可以大幅改善驅(qū)動集成電路過熱 的情形，因此，若能應(yīng)用行反轉(zhuǎn)(column inversion)的驅(qū)動方式進(jìn)行顯示面板 的驅(qū)動，將可以改善驅(qū)動集成電路過熱以及阻容遲滯現(xiàn)象方面的問題。
承上所述，若使用行反轉(zhuǎn)進(jìn)行顯示面板的驅(qū)動時，在影像的呈現(xiàn)上仍有一 些問題需要解決，例如，在進(jìn)行動態(tài)影像的顯示時，畫面會出現(xiàn)亮暗線，且會 有較嚴(yán)重的串音現(xiàn)象(cross-talk)。為了解決亮暗線及串音現(xiàn)象，在美國專利 第6， 822， 718號提出了交錯配置型態(tài)的像素布局(alternative type pixel layout),此種像素布局可以在行反轉(zhuǎn)的驅(qū)動模式下，獲得類似點反轉(zhuǎn)(dot inversion)驅(qū)動模式的顯示效果，但由于行反轉(zhuǎn)的驅(qū)動方式本身不易面臨驅(qū)動 集成電路過熱的問題，因此，美國專利第6，822，718號可以有效的解決亮暗線、 串音現(xiàn)象以及驅(qū)動集成電路過熱等問題。但值得注意的是，美國專利第 6，822，718號所提出的像素布局，由于薄膜晶體管以交錯方式配置，導(dǎo)致制作 薄膜晶體管所使用的掩模圖案，其掩模圖案的規(guī)則性降低，因而增加制作過程對位(alignment)誤差問題，必須提供足夠的緩沖空間，但是相對的必須犧牲 顯示區(qū)域的開口率，降低可顯示區(qū)域面積。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種薄膜晶體管陣列基板，其可以維持顯示區(qū)域的 開口率。
本發(fā)明的另一 目的在于提供一種薄膜晶體管陣列基板，其可以降低像素與 像素之間寄生電容不一致的現(xiàn)象。
為了實現(xiàn)上述目的，本發(fā)明提供了一種薄膜晶體管陣列基板，其包括一基 板、多條配置于基板上的掃描線、多條配置于基板上的數(shù)據(jù)線以及多個陣列排 列于基板上的像素。各條掃描線分別與其中一列像素電性連接，而各個像素包 括一薄膜晶體管以及一像素電極，像素電極通過薄膜晶體管與其中一條掃描線 以及其中一條數(shù)據(jù)線電性連接。此外，在同一行像素中，薄膜晶體管是交替地 與兩側(cè)的二數(shù)據(jù)線電性連接，且在行方向上對準(zhǔn)，其中至少部分像素進(jìn)一步包 括一電容補(bǔ)償導(dǎo)線，而在具有電容補(bǔ)償導(dǎo)線的像素中，薄膜晶體管與一側(cè)的數(shù) 據(jù)線電性連接，而電容補(bǔ)償導(dǎo)線與另一側(cè)的數(shù)據(jù)線電性連接。
在本發(fā)明的一實施例中，上述的像素可進(jìn)一步區(qū)分為多個第一像素列以及 多個第二像素列，各個第一像素列包括多個第一像素，而各個第二像素列包括 多個第二像素，其中第一像素列與第二像素列沿著行方向交替排列(arranged alternatively)。
在本發(fā)明的一實施例中，上述的各個第一像素包括一第一薄膜晶體管以及 與第一薄膜晶體管電性連接的一第一像素電極，而電容補(bǔ)償導(dǎo)線包括一第一電 容補(bǔ)償圖案，第一薄膜晶體管與一側(cè)的數(shù)據(jù)線電性連接，而第一電容補(bǔ)償圖案 與另 一側(cè)的數(shù)據(jù)線電性連接。
在本發(fā)明的一實施例中，上述的第一薄膜晶體管與兩側(cè)的二數(shù)據(jù)線之間的 距離不相等。
在本發(fā)明的一實施例中，上述的各個第二像素包括一第二薄膜晶體管以及 與第二薄膜晶體管電性連接的一第二像素電極。
在本發(fā)明的一實施例中，上述的第一薄膜晶體管與兩側(cè)的二數(shù)據(jù)線之間的 距離實質(zhì)上相等。而在此實施例中，上述的各個第二像素包括一第二薄膜晶體管與第二薄膜晶體管電性連接的一第二像素電極，而電容補(bǔ)償導(dǎo)線進(jìn)一步包括 一第二電容補(bǔ)償圖案，第二薄膜晶體管與一側(cè)的數(shù)據(jù)線電性連接，而第二電容 補(bǔ)償圖案與另 一側(cè)的數(shù)據(jù)線電性連接。在本發(fā)明的一實施例中，上述的各個像素進(jìn)一歩包括一第一屏蔽圖案以及 一第二屏蔽圖案，第一屏蔽圖案配置于像素電極的邊緣處，且鄰近于一側(cè)的數(shù) 據(jù)線，而第二屏蔽圖案配置于像素電極的邊緣處，且鄰近于另一側(cè)的數(shù)據(jù)線， 其中第一屏蔽圖案與第二屏蔽圖案的面積不相等。在本發(fā)明的一實施例中，上述的第一屏蔽圖案與第二屏蔽圖案為與數(shù)據(jù)線 的延伸方向?qū)嵸|(zhì)上相同的條狀圖案，而第一屏蔽圖案與第二屏蔽圖案的寬度實 質(zhì)上相同，且第一屏蔽圖案與第二屏蔽圖案的長度不相等。在本發(fā)明的一實施例中，上述的薄膜晶體管陣列基板可進(jìn)一步包括一配置 于基板上的共通線，且第一屏蔽圖案與第二屏蔽圖案與共通線電性連接。在本發(fā)明的一實施例中，上述的薄膜晶體管陣列基板可進(jìn)一步包括一配置 于基板上的共通線。在本發(fā)明的一實施例中，上述的像素電極包括一亮區(qū)子像素電極與一暗區(qū) 子像素電極。此外，薄膜晶體管陣列基板可進(jìn)一步包括一附屬晶體管，暗區(qū)子 像素通過附屬晶體管電性與其中一條掃描線以及其中一條數(shù)據(jù)線電性連接。本發(fā)明提供一種薄膜晶體管陣列基板，其包括一基板、 一第一數(shù)據(jù)線、一 第二數(shù)據(jù)線、 一第一掃描線、 一第二掃描線、 一第一像素、 一第二像素，以及 一第一電容補(bǔ)償導(dǎo)線?；寰哂邢噜彽囊坏谝幌袼貐^(qū)與一第二像素區(qū)。第一數(shù) 據(jù)線與一第二數(shù)據(jù)線分別平行配置于第一像素區(qū)與第二像素區(qū)兩側(cè)的基板上， 且第一像素區(qū)與第二像素區(qū)位于第一數(shù)據(jù)線與第二數(shù)據(jù)線之間。第一掃描線與 第二掃描線配置于基板上，且垂直于第一數(shù)據(jù)線與第二數(shù)據(jù)線。第一像素包括 一第一薄膜晶體管與一第一像素電極，第一像素電極通過第一薄膜晶體管與第 一掃描線以及第一數(shù)據(jù)線電性連接。第二像素包括一第二薄膜晶體管與一第二 像素電極，第二像素電極通過第二薄膜晶體管與第二掃描線以及第二數(shù)據(jù)線電 性連接，而第二薄膜晶體管具有一第二延伸源極。第一電容補(bǔ)償導(dǎo)線與第二數(shù) 據(jù)線電性連接，且第一電容補(bǔ)償導(dǎo)線所造成的補(bǔ)償電容是用以補(bǔ)償?shù)诙由煸?極所造成的寄生電容。在本發(fā)明的一實施例中，上述的第一薄膜晶體管與第一數(shù)據(jù)線之間的距離以及第一薄膜晶體管與第二數(shù)據(jù)線之間的距離不相等。在本發(fā)明的一實施例中，上述的第一薄膜晶體管與第一數(shù)據(jù)線之間的距離 以及第一薄膜晶體管與第二數(shù)據(jù)線之間的距離實質(zhì)上相等。在本發(fā)明的一實施例中，薄膜晶體管陣列基板可進(jìn)一步包括一第二電容補(bǔ) 償圖案，其中第二電容補(bǔ)償圖案與第一數(shù)據(jù)線電性連接。在本發(fā)明的一實施例中，上述的第一薄膜晶體管具有一第一延伸源極，且 第二電容補(bǔ)償導(dǎo)線所造成的補(bǔ)償電容是用以補(bǔ)償?shù)谝谎由煸礃O所造成的寄生 電容。在本發(fā)明的一實施例中，上述的薄膜晶體管陣列基板可進(jìn)一步包括一第一 屏蔽圖案以及一第二屏蔽圖案。其中第一屏蔽圖案配置于第一像素電極以及第 二像素電極的邊緣處，且鄰近于第一數(shù)據(jù)線，而第二屏蔽圖案配置于第一像素 電極以及第二像素電極的邊緣處，且鄰近于第二數(shù)據(jù)線，其中第一屏蔽圖案與 第二屏蔽圖案的面積不相等。在本發(fā)明的一實施例中，上述的第一屏蔽圖案與第二屏蔽圖案為與第一數(shù) 據(jù)線以及第二數(shù)據(jù)線之延伸方向?qū)嵸|(zhì)上相同的條狀圖案，而第一屏蔽圖案與第 二屏蔽圖案的寬度實質(zhì)上相同，且第一屏蔽圖案與第二屏蔽圖案的長度不相 等。在本發(fā)明的一實施例中，上述的薄膜晶體管陣列基板可進(jìn)一步包括一配置 于基板上的共通線，其中第一屏蔽圖案與第二屏蔽圖案與共通線電性連接。在本發(fā)明的一實施例中，上述的薄膜晶體管陣列基板可進(jìn)一步包括一配置 于基板上的共通線。在本發(fā)明的一實施例中，上述的第一像素電極與第二像素電極分別包括一 亮區(qū)子像素電極與一暗區(qū)子像素電極。此外，每一暗區(qū)子像素分別通過一附屬 晶體管與其中一條掃描線以及其中一條數(shù)據(jù)線電性連接。由于本發(fā)明的薄膜晶體管陣列基板具有電容補(bǔ)償導(dǎo)線，因此像素與像素之 間寄生電容不一致的現(xiàn)象可以有效的被降低。此外，在本發(fā)明的部分實施例中， 配置于像素電極邊緣處的屏蔽圖案也可進(jìn)一步降低像素與像素之間寄生電容 不一致的現(xiàn)象。


圖1為本發(fā)明第-一實施例的薄膜晶體管陣列基板的示意圖；圖2為相鄰的第一像素Pl與第二像素P2的示意圖；圖3為一個第一像素Pl與一個第二像素P2的示意圖；圖4為本發(fā)明第二實施例的第一像素Pl與第二像素P2的示意圖；圖5與圖6為本發(fā)明第三實施例的第一像素Pl與第二像素P2的示意圖;圖7為本發(fā)明第四實施例的像素布局示意圖。其中，附圖標(biāo)記100:薄膜晶體管陣列基板110:基板110a:第一像素區(qū)110b:第二像素區(qū) 120:掃描線120a:第一掃描線120b:第二掃描線 130:數(shù)據(jù)線 130a:第一數(shù)據(jù)線 130b:第二數(shù)據(jù)線 140:薄膜晶體管 140a:第一薄膜晶體管 140b:第二薄膜晶體管 142a、 142b:附屬晶體管150:像素電極150a:第一像素電極150b:第二像素電極 160:電容補(bǔ)償導(dǎo)線160a:第一電容補(bǔ)償圖案 160b:第二電容補(bǔ)償圖案 170:共通線 172:連接線180a:第一屏蔽圖案180b:第二屏蔽圖案PB1:亮區(qū)子像素電極PB2:亮區(qū)子像素電極PD1:暗區(qū)子像素電極Rl:第一像素列R2:第二像素列P:像素PI:第一像素P2:第二像素Gl:第一柵極CI:第一通道層SI:第一源極Sle:第一延伸源極Dl:第一漏極G2:第二柵極C2:第二通道層S2e:第二延伸源極D2:第二漏極具體實施方式
第一實施例圖1為本發(fā)明第一實施例的薄膜晶體管陣列基板的示意圖。請參考圖1， 本實施例的薄膜晶體管陣列基板100包括一基板110、多條配置于基板110上的掃描線120、多條配置于基板110上的數(shù)據(jù)線130以及多個陣列排列于基板 110上的像素P。各條掃描線120分別與其中一列像素P電性連接，而各個像 素P包括一薄膜晶體管140以及一像素電極150，像素電極150通過薄膜晶體 管140與其中一條掃描線120以及其中一條數(shù)據(jù)線130電性連接。由圖1可知， 在同一行像素P中，薄膜晶體管140是交替的與兩側(cè)的二數(shù)據(jù)線130電性連接， 且在行方向上對準(zhǔn)，其中至少部分像素P (圖1中上半部的像素P)還進(jìn)一步包括一電容補(bǔ)償導(dǎo)線160。在這些具有電容補(bǔ)償導(dǎo)線160的像素P中，薄膜晶 體管140與一側(cè)的數(shù)據(jù)線130 (例如是左側(cè)的數(shù)據(jù)線130)電性連接，而電容 補(bǔ)償導(dǎo)線160與另一側(cè)的數(shù)據(jù)線130 (例如是右側(cè)的數(shù)據(jù)線130)電性連接。如圖1所示，本實施例的薄膜晶體管陣列基板100可進(jìn)一步包括一條或是 多條配置于基板110上的共通線170。詳細(xì)的說，共通線170例如是位于各個 像素P。為了更清楚地描述本實施例的像素布局，以下將搭配圖2，針對二相鄰的 像素P進(jìn)行詳細(xì)的描述。圖2為相鄰的第一像素P1與第二像素P2的示意圖。請參考圖2，本實施例的像素P可進(jìn)一步區(qū)分為多個第一像素列R1以及多個第二像素列R2，各個 第一像素列Rl包括多個第一像素Pl，而各個第二像素列R2包括多個第二像 素P2，其中第一像素列R1與第二像素列R2沿著行方向交替排列。如圖2所 示，各個第一像素P1包括一第一薄膜晶體管140a以及與第一薄膜晶體管140a 電性連接的一第一像素電極150a，而電容補(bǔ)償導(dǎo)線160例如是一第一電容補(bǔ) 償圖案160a，第一薄膜晶體管140a與一側(cè)的數(shù)據(jù)線130 (例如是左側(cè)的數(shù)據(jù) 線130)電性連接，而第一電容補(bǔ)償圖案160a與另一側(cè)的數(shù)據(jù)線130 (例如是 右側(cè)的數(shù)據(jù)線130)電性連接。此外，各個第二像素P2包括一第二薄膜晶體 管140b與第二薄膜晶體管140b電性連接的一第二像素電極150b。圖3為一個第一像素P1與一個第二像素P2的示意圖。請參考圖3，前述 的基板110具有相鄰的一第一像素區(qū)110a與一第二像素區(qū)110b，其中第一像 素Pl配置于第一像素區(qū)110a內(nèi)，而第二像素P2則配置于第二像素區(qū)110b 內(nèi)。第一數(shù)據(jù)線130a與第二數(shù)據(jù)線130b分別平行配置于第一像素區(qū)110a與 第二像素區(qū)110b兩側(cè)的基板110上，且第一像素區(qū)110a與第二像素區(qū)110b 位于第一數(shù)據(jù)線130a與第二數(shù)據(jù)線130b之間。第一掃描線120a與第二掃描 線120b配置于基板110上，且垂直于第一數(shù)據(jù)線130a與第二數(shù)據(jù)線130b。如圖3所示，第一像素電極150a通過第一薄膜晶體管140a與第一掃描線 120a以及第一數(shù)據(jù)線130a電性連接，而第二像素電極150b通過第二薄膜晶 體管140b與第二掃描線120b以及第二數(shù)據(jù)線130b電性連接。值得注意的是， 第一薄膜晶體管140a具有一第一柵極Gl、 一第一通道層Cl、 一第一源極Sl 以及一第一漏極D1，而第二薄膜晶體管140b具有一第二柵極G2、 一第二通道層C2、 一第二延伸源極S2e以及一第二漏極D2。此外，第一電容補(bǔ)償圖案160a 與第二數(shù)據(jù)線130b電性連接。由于與第二數(shù)據(jù)線130b連接的第二延伸源極 S2e明顯比第一源極S1長，因此本實施例在第一像素P1中增加第一電容補(bǔ)償 圖案160a的設(shè)計。換而言之，第一電容補(bǔ)償圖案160a所造成的補(bǔ)償電容是用 以補(bǔ)償?shù)诙由煸礃OS2e所造成的寄生電容。在本實施例中，第一薄膜晶體管140a與二數(shù)據(jù)線130a及130b之間的距 離不相等。詳細(xì)的說，第一薄膜晶體管140a與第一數(shù)據(jù)線130a之間的距離較 短，而第一薄膜晶體管140a與第二數(shù)據(jù)線130b之間的距離較長；同樣的，第 二薄膜晶體管140b與第一數(shù)據(jù)線130a之間的距離較短，而第二薄膜晶體管 140b與第二數(shù)據(jù)線130b之間的距離較長，這樣第一薄膜晶體管140a與第二 薄膜晶體管140b距離第一數(shù)據(jù)線130a約相等，而距離第二數(shù)據(jù)線130b也約 相等。如此設(shè)計可使第一薄膜晶體管140a與第二薄膜晶體管140b位于同一行 位置上，均在像素的左下方，增加圖案的重復(fù)性，可減少對位誤差，相對地不 需要留太多空間，可維持顯示區(qū)域有較高的開口率。第二實施例圖4為本發(fā)明第二實施例的第一像素P1與第二像素P2的示意圖。請參考 圖4，本實施例的第一像素P1與第二像素P2的布局與圖3類似，二者主要差 異之處在于第一薄膜晶體管140a與第一數(shù)據(jù)線130a之間的距離以及第一薄 膜晶體管140a與第二數(shù)據(jù)線130b之間的距離實質(zhì)上相等；同樣的，第二薄膜 晶體管140b與第一數(shù)據(jù)線130a之間的距離以及第二薄膜晶體管140b與第二 數(shù)據(jù)線130b之間的距離實質(zhì)上相等。值得注意的是，第一薄膜晶體管140a 具有一第一延伸源極Sle，而第二薄膜晶體管140b具有一第二延伸源極S2e， 第一延伸源極Sle與第二延伸源極S2e長度約相等。第一電容補(bǔ)償圖案160a 與第二數(shù)據(jù)線130b電性連接。如此設(shè)計第一薄膜晶體管140a與第二薄膜晶體 管140b距離第一數(shù)據(jù)線130a約相等，而距離第二數(shù)據(jù)線130b也約相等，可 使第一薄膜晶體管140a與第二薄膜晶體管140b位于同一行位置上，均在像素 的正下方，增加圖案的重復(fù)性，可減少對位誤差，相對地不需要留太多空間， 可維持顯示區(qū)域有較高的開口率。此外，本實施例中，電容補(bǔ)償導(dǎo)線160除了可包括一第一電容補(bǔ)償圖案 160a之外，還可進(jìn)一步包括一第二電容補(bǔ)償圖案160b，在此情況下，第二薄膜晶體管140b會與第二數(shù)據(jù)線130b電性連接，而第二電容補(bǔ)償圖案160b則 與第一數(shù)據(jù)線130a電性連接。由于第一延伸源極Sle與第一數(shù)據(jù)線130b連接， 因此本實施例在第二像素P2中增加第二電容補(bǔ)償圖案160b的設(shè)計。換而言之， 第二電容補(bǔ)償圖案160b所造成的補(bǔ)償電容是用以補(bǔ)償?shù)谝谎由煸礃OSle所造 成的寄生電容。 第三實施例前述的第一、第二實施例中的像素Pl、 P2為進(jìn)階多域垂直配向式 (Advanced MVA)的像素布局。在一變化實施例中，像素Pl、 P2還可再分為亮 區(qū)與暗區(qū)，像素電極140a與140b分別可各自分出亮區(qū)子像素電極PB1與暗區(qū) 子像素電極PD1，如此設(shè)計可使顯示更勻稱，避免斜視角色偏的問題。其中， 像素Pl的暗區(qū)子像素電極PDl可經(jīng)由附屬晶體管142a與對應(yīng)的掃描線120a 以及數(shù)據(jù)線130a電性連接，同理像素P2的暗區(qū)子像素電極PDl可經(jīng)由附屬晶 體管142b以類似方式電性連接。暗區(qū)子像素電極PDl也可經(jīng)由電性耦合至亮 區(qū)子像素電極PB1，達(dá)到類似的效果。此外，亮區(qū)子像素電極PBl還可多分出 另一亮區(qū)子像素電極PB2，亮區(qū)子像素電極PB1經(jīng)由連接線172電性連接至， 亮區(qū)子像素電極PB2，增進(jìn)顯示視角。此外，本發(fā)明的電容補(bǔ)償導(dǎo)線160 (第 一電容補(bǔ)償圖案160a、第二電容補(bǔ)償圖案160b)也可應(yīng)用在其它型態(tài)的像素 布局中。在此實施例中，僅以進(jìn)階多域垂直配向式為例，也可使用在其它采用 亮區(qū)與暗區(qū)的設(shè)計，熟悉該項技術(shù)的人員可根據(jù)本發(fā)明的設(shè)計做變更與修改。圖5與圖6為本發(fā)明第三實施例的第一像素Pl與第二像素P2的示意圖。 請參照圖5，在一般的多域垂直配向式像素布局中，第二像素P2可具有第二 電容補(bǔ)償圖案160b。此外，請參考圖6，在扭轉(zhuǎn)向列式(TN)像素布局中，第一 像素Pl可具有第一電容補(bǔ)償圖案160a。請參考圖6，在本實施例中，各個像素P1、 P2可進(jìn)一步包括一第一屏蔽 圖案180a以及一第二屏蔽圖案180b，第一屏蔽圖案180a配置于像素電極 150a、 150b的邊緣處，且鄰近于一側(cè)的數(shù)據(jù)線130a，而第二屏蔽圖案180b 配置于像素電極150a、 150b的邊緣處，且鄰近于另一側(cè)的數(shù)據(jù)線130b，其中 第一屏蔽圖180a案與第二屏蔽圖案180b的面積不相等。Xt匕外，本實施例的第 一屏蔽圖案180a與第二屏蔽圖案180b皆為條狀圖案，且這些條狀圖案的延伸 方向與數(shù)據(jù)線130a、 130b的延伸方向?qū)嵸|(zhì)上相同。例如，第一屏蔽圖案180a與第二屏蔽圖案180b的寬度實質(zhì)上相同，且第一屏蔽圖案180a與第二屏蔽圖 案180b的長度不相等。此外，第一屏蔽圖案180a與第二屏蔽圖案180b的寬 度也可不同，然后對照調(diào)整其長度。值得注意的是，在本實施例中，第一屏蔽圖案180a與第二屏蔽圖案180b 例如是與共通線170電性連接。第一屏蔽圖案180a以及第二屏蔽圖案180b， 設(shè)置在像素電極150a、 150b的邊緣處可遮蔽數(shù)據(jù)線遮蔽鄰近的電場，例如是 來自數(shù)據(jù)線的電場，減少像素電極150a、 150b的邊緣產(chǎn)生漏光的問題。第四實施例圖7為本發(fā)明第四實施例的像素布局示意圖。請參考圖7，本實施例的像 素布局與圖6中的像素布局類似，二者主要差異之處在于本實施例將第一屏 蔽圖案180a與第二屏蔽圖案180b的設(shè)計使用在進(jìn)階多域垂直配向式(AMVA) 的像素布局中。綜上所述，本發(fā)明在像素中增加電容補(bǔ)償導(dǎo)線的設(shè)計，可以有效的改善像 素與像素之間寄生電容不一致的問題。此外，在本發(fā)明的部分實施例中，配置 于像素電極邊緣處的屏蔽圖案也可進(jìn)一步改善像素與像素之間寄生電容不一 致的問題。當(dāng)然，本發(fā)明還可有其他多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情 況下，熟悉本領(lǐng)域的技術(shù)人員可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這 些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1、一種薄膜晶體管陣列基板，其特征在于，包括一基板；多條掃描線，配置于該基板上；多條數(shù)據(jù)線，配置于該基板上；多個像素，陣列排列于該基板上，其中各該掃描線分別與其中一列像素電性連接，而各該像素包括一薄膜晶體管；一像素電極，通過該薄膜晶體管與其中一條掃描線以及其中一條數(shù)據(jù)線電性連接；以及在同一行像素中，該薄膜晶體管是交替地與兩側(cè)的二數(shù)據(jù)線電性連接，且在行方向上對準(zhǔn)，其中至少部分像素還包括一電容補(bǔ)償導(dǎo)線，而在具有該電容補(bǔ)償導(dǎo)線的像素中，該薄膜晶體管與一側(cè)的數(shù)據(jù)線電性連接，而該電容補(bǔ)償導(dǎo)線與另一側(cè)的數(shù)據(jù)線電性連接。
2、 根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板，其特征在于，該像素包括多個第一像素列，各該第一像素列包括多個第一像素；以及 多個第二像素列，各該第二像素列包括多個第二像素，其中該第一像素列 與該第二像素列沿著行方向交替排列。
3、 根據(jù)權(quán)利要求2所述的薄膜晶體管陣列基板，其特征在于，各該第一 像素包括一第一薄膜晶體管以及與該第一薄膜晶體管電性連接的一第一像素 電極，而該電容補(bǔ)償導(dǎo)線包括一第一電容補(bǔ)償圖案，該第一薄膜晶體管與一側(cè) 的數(shù)據(jù)線電性連接，而該第一電容補(bǔ)償圖案與另一側(cè)的數(shù)據(jù)線電性連接。
4、 根據(jù)權(quán)利要求3所述的薄膜晶體管陣列基板，其特征在于，該第一薄 膜晶體管與兩側(cè)的二數(shù)據(jù)線之間的距離不相等。
5、 根據(jù)權(quán)利要求4所述的薄膜晶體管陣列基板，其特征在于，各該第二 像素包括一第二薄膜晶體管以及與該第二薄膜晶體管電性連接的一第二像素 電極。
6、 根據(jù)權(quán)利要求3所述的薄膜晶體管陣列基板，其特征在于，該第一薄膜晶體管與兩側(cè)的二數(shù)據(jù)線之間的距離實質(zhì)上相等。
7、 根據(jù)權(quán)利要求6所述的薄膜晶體管陣列基板，其特征在于，各該第二 像素包括一第二薄膜晶體管與該第二薄膜晶體管電性連接的一第二像素電極， 而該電容補(bǔ)償導(dǎo)線還包括一第二電容補(bǔ)償圖案，該第二薄膜晶體管與一側(cè)的數(shù) 據(jù)線電性連接，而該第二電容補(bǔ)償圖案與另一側(cè)的數(shù)據(jù)線電性連接。
8、 根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板，其特征在于，各該像素還包括 一第一屏蔽圖案，配置于該像素電極的邊緣處，且鄰近于一側(cè)的數(shù)據(jù)線；以及一第二屏蔽圖案，配置于該像素電極的邊緣處，且鄰近于另一側(cè)的數(shù)據(jù)線， 其中該第一屏蔽圖案與該第二屏蔽圖案的面積不相等。
9、 根據(jù)權(quán)利要求8所述的薄膜晶體管陣列基板，其特征在于，該第一屏 蔽圖案與該第二屏蔽圖案為與該數(shù)據(jù)線的延伸方向?qū)嵸|(zhì)上相同的條狀圖案，而 該第一屏蔽圖案與該第二屏蔽圖案的寬度實質(zhì)上相同，且該第一屏蔽圖案與該 第二屏蔽圖案的長度不相等。
10、 根據(jù)權(quán)利要求8所述的薄膜晶體管陣列基板，其特征在于，還包括一 共通線，配置于該基板上，其中該第一屏蔽圖案與該第二屏蔽圖案與該共通線 電性連接。
11、 根據(jù)權(quán)利要求l所述的薄膜晶體管陣列基板，其特征在于，還包括一 共通線，配置于該基板上。
12、 根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板，其特征在于，該像素電 極包括一亮區(qū)子像素電極與一暗區(qū)子像素電極。
13、 根據(jù)權(quán)利要求12所述的薄膜晶體管陣列基板，其特征在于，還包括 一附屬晶體管，該暗區(qū)子像素通過該附屬晶體管電性與其中一條掃描線以及其 中一條數(shù)據(jù)線電性連接。
14、 一種薄膜晶體管陣列基板，其特征在于，包括一基板，具有相鄰的一第一像素區(qū)與一第二像素區(qū)；一第一數(shù)據(jù)線與一第二數(shù)據(jù)線，分別平行配置于該第一像素區(qū)與該第二像 素區(qū)兩側(cè)的該基板上，且該第一像素區(qū)與該第二像素區(qū)位于該第一數(shù)據(jù)線與該第二數(shù)據(jù)線之間；一第一掃描線與一第二掃描線，配置于該基板上，且垂直于該第-一數(shù)據(jù)線 與該第二數(shù)據(jù)線；一第一像素，包括一第一薄膜晶體管與一第一像素電極，其中該第一像素電極通過該第一薄膜晶體管與該第一掃描線以及該第一數(shù)據(jù)線電性連接；一第二像素，包括一第二薄膜晶體管與一第二像素電極，其中該第二像素電極通過該第二薄膜晶體管與該第二掃描線以及該第二數(shù)據(jù)線電性連接，而該第二薄膜晶體管具有一第二延伸源極，電性連接該第二數(shù)據(jù)線；以及一第一電容補(bǔ)償圖案，與該第二數(shù)據(jù)線電性連接，且該第一電容補(bǔ)償圖案造成一第一補(bǔ)償電容是用以補(bǔ)償該第二延伸源極與所造成的一第一寄生電容。
15、 根據(jù)權(quán)利要求14所述的薄膜晶體管陣列基板，其特征在于，該第一 薄膜晶體管與該第一數(shù)據(jù)線之間的距離以及該第一薄膜晶體管與該第二數(shù)據(jù)線之間的距離不相等。
16、 根據(jù)權(quán)利要求14所述的薄膜晶體管陣列基板，其特征在于，該第一 薄膜晶體管具有一第一延伸源極，電性連接該第一數(shù)據(jù)線。
17、 根據(jù)權(quán)利要求16所述的薄膜晶體管陣列基板，其特征在于，還包括 一第二電容補(bǔ)償圖案，其中該第二電容補(bǔ)償圖案與該第一數(shù)據(jù)線電性連接，該 第二電容補(bǔ)償圖案所造成的一第二補(bǔ)償電容是用以補(bǔ)償該第一延伸源極所造 成的一第二寄生電容。
18、 根據(jù)權(quán)利要求17所述的薄膜晶體管陣列基板，其特征在于，該第一薄膜晶體管與該第一數(shù)據(jù)線之間的距離以及該第一薄膜晶體管與該第二數(shù)據(jù) 線之間的距離實質(zhì)上相等。
19、 根據(jù)權(quán)利要求14所述的薄膜晶體管陣列基板，其特征在于，還包括: 一第一屏蔽圖案，配置于該第一像素電極以及該第二像素電極的邊緣處，且鄰近于該第一數(shù)據(jù)線；以及一第二屏蔽圖案，配置于該第一像素電極以及該第二像素電極的邊緣處， 且鄰近于該第二數(shù)據(jù)線，其中該第一屏蔽圖案與該第二屏蔽圖案的面積不相 等。
20、 根據(jù)權(quán)利要求19所述的薄膜晶體管陣列基板，其特征在于，該第一 屏蔽圖案與該第二屏蔽圖案為與該第一數(shù)據(jù)線以及該第二數(shù)據(jù)線的延伸方向 實質(zhì)上相同的條狀圖案，而該第一屏蔽圖案與該第二屏蔽圖案的寬度實質(zhì)上相同，且該第一屏蔽圖案與該第二屏蔽圖案的長度不相等。
21、 根據(jù)權(quán)利要求19所述的薄膜晶體管陣列基板，其特征在于，還包括 一共通線，配置于該基板上，其中該第一屏蔽圖案與該第二屏蔽圖案與該共通 線電性連接。
22、 根據(jù)權(quán)利要求14所述的薄膜晶體管陣列基板，其特征在于，還包括 一共通線，配置于該基板上。
23、 根據(jù)權(quán)利要求14所述的薄膜晶體管陣列基板，其特征在于，該第一 像素電極與該第二像素電極分別包括一亮區(qū)子像素電極與一暗區(qū)子像素電極。
24、 根據(jù)權(quán)利要求23所述的薄膜晶體管陣列基板，其特征在于，每一該暗區(qū)子像素分別通過一附屬晶體管與其中一條掃描線以及其中一條數(shù)據(jù)線電 性連接。'
全文摘要
本發(fā)明公開了一種薄膜晶體管陣列基板，其包括一基板、多條配置于基板上的掃描線、多條配置于基板上的數(shù)據(jù)線以及多個陣列排列于基板上的像素，各條掃描線分別與其中一列像素電性連接，而各個像素包括一薄膜晶體管以及一像素電極，像素電極通過薄膜晶體管與其中一條掃描線以及其中一條數(shù)據(jù)線電性連接，此外，在同一行像素中，薄膜晶體管是交替的與兩側(cè)的二數(shù)據(jù)線電性連接，且在行方向上對準(zhǔn)，其中至少部分像素進(jìn)一步包括一電容補(bǔ)償導(dǎo)線，而在具有電容補(bǔ)償導(dǎo)線的像素中，薄膜晶體管與一側(cè)的數(shù)據(jù)線電性連接，而電容補(bǔ)償導(dǎo)線與另一側(cè)的數(shù)據(jù)線電性連接。
文檔編號H01L27/12GK101226945SQ20081000932
公開日2008年7月23日 申請日期2008年2月18日 優(yōu)先權(quán)日2008年2月18日
發(fā)明者周玉蕙, 廖培鈞, 黃雪瑛 申請人:友達(dá)光電股份有限公司