專利名稱：：操作具有氧化/氮化多層絕緣結(jié)構(gòu)非易失存儲(chǔ)單元的方法
技術(shù)領(lǐng)域：
：本發(fā)明公開了一種操作存儲(chǔ)單元的方法，特別是針對施加一電壓于柵極，造成從柵極至電荷儲(chǔ)存層的空穴發(fā)生隧穿，以擦除、編程或讀取一存儲(chǔ)單元的方法。
背景技術(shù)：
：非易失性存儲(chǔ)器(NVM)是指半導(dǎo)體存儲(chǔ)器可持續(xù)地儲(chǔ)存信息，即使是在包含NVM單元的裝置的電源供應(yīng)被移除時(shí)仍可持續(xù)地儲(chǔ)存信息。NVM包含掩膜只讀存儲(chǔ)器(MaskROM)、可編程只讀存儲(chǔ)器(PROM)、可擦除可編程只讀存儲(chǔ)器(EPROM)、電可擦寫可編程只讀存儲(chǔ)器(EEPROM)、和閃存。而非易失性存儲(chǔ)器被大量地應(yīng)用在半導(dǎo)體產(chǎn)業(yè)中，以及成為一種用以防止編程數(shù)據(jù)遺失的存儲(chǔ)器類型。一般來說，非易失性存儲(chǔ)器可依照此裝置的最終使用需求來被編程、讀取、及/或擦除，以及可以長時(shí)間地儲(chǔ)存編程數(shù)據(jù)。非易失性存儲(chǔ)裝置可使用多種不同的設(shè)計(jì)，包含具有電荷儲(chǔ)存層的『浮動(dòng)?xùn)艠O型』，以及具有電荷捕捉層而將電荷以局部方式儲(chǔ)存。局部電荷儲(chǔ)存(或捕捉)是指可利用電荷捕捉層將電荷儲(chǔ)存的能力，而且不會(huì)在儲(chǔ)存層中造成大量的電荷水平移動(dòng)。習(xí)知的『浮動(dòng)?xùn)艠O』存儲(chǔ)單元包含一電荷儲(chǔ)存層，而該電荷儲(chǔ)存層為一導(dǎo)體且被儲(chǔ)存的電荷水平地分散于整層中(例如分散在整個(gè)浮動(dòng)?xùn)艠O中)。隨著過去近二十年來信息科技市場的大幅成長，便攜式計(jì)算機(jī)與電子通訊產(chǎn)業(yè)已經(jīng)成為半導(dǎo)體超大規(guī)模集成電路與極大規(guī)模集成電路設(shè)計(jì)的主要驅(qū)動(dòng)力。因此，低消耗功率、高密度、以及可再編程非易失性存儲(chǔ)器有非常大的市場需求。這些類型的可編程與可擦寫存儲(chǔ)器已經(jīng)成為半導(dǎo)體產(chǎn)業(yè)的重要裝置。對于存儲(chǔ)容量的大幅需求，轉(zhuǎn)變成對于集成度和存儲(chǔ)器密度的高度需求。在每一單元中可以儲(chǔ)存二個(gè)位信息的雙位單元在此領(lǐng)域中雖已為習(xí)知技藝，但并未被廣泛使用。某些雙位單元具有多重閾值電壓級，其中每二個(gè)閾值電壓級之間儲(chǔ)存了一個(gè)不同的位。這些類型的雙位單元牽涉的操作復(fù)雜度，阻礙了其廣泛應(yīng)用。其它雙位單元使用電荷捕捉層且具有二個(gè)分離的儲(chǔ)存位置，并在同單元的二側(cè)之一儲(chǔ)存一位信息。此種雙位單元的其中一種為氮化物電荷捕捉非易失存儲(chǔ)器(NROM)。一般來說，氮化物電荷捕捉非易失存儲(chǔ)器單元在半導(dǎo)體層與電荷捕捉氮化物層之間使用一較厚的溝道氧化物層，來避免在數(shù)據(jù)保存狀態(tài)時(shí)的電荷流失。然而，較厚的溝道氧化物層可能會(huì)影響溝道擦除速度。因此，帶對帶隧穿熱空穴(BTBTHH)擦除法經(jīng)常被用來從溝道注射空穴陷阱來抵銷儲(chǔ)存的電子。然而，BTBTHH擦除方法可能會(huì)引起可靠度問題。舉例來說，NVM裝置使用BTBTHH擦除方法的性能特征系數(shù)，在多次編程/擦除(P/E)循環(huán)之后可能會(huì)快速劣化，因?yàn)榘雽?dǎo)體層/氧化物接口可能因?yàn)锽TBTHH方法而產(chǎn)生損壞。本發(fā)明中，『半導(dǎo)體層』是指源極/漏極區(qū)域靠近于此層表面的層結(jié)構(gòu)，而『半導(dǎo)體襯底』或『襯底』是指鄰近于半導(dǎo)體層的支撐或絕緣結(jié)構(gòu)，但并不包含源極/漏極區(qū)域。并非所有的半導(dǎo)體裝置都具有半導(dǎo)體襯底，以及在不具有半導(dǎo)體襯底的例子中，半導(dǎo)體層則通常也被認(rèn)為是襯底。在其它電荷捕捉NVM單元設(shè)計(jì)的實(shí)施例中，SONOS裝置(硅-氧化物-氮化物-氧化物-硅)，而其可包含在半導(dǎo)體層和電荷捕捉層間的一層薄的隧穿氧化物層，以允許空穴直接隧穿擦除操作。雖然此種設(shè)計(jì)可達(dá)到好的擦除速度，但數(shù)據(jù)保存性能則通常不佳，其部分是因?yàn)橹苯铀泶┘纯梢栽诘碗妶鰪?qiáng)度下發(fā)生，而低電場強(qiáng)度則可在存儲(chǔ)裝置的保存狀態(tài)時(shí)就已經(jīng)存在。因此，在現(xiàn)有
技術(shù)領(lǐng)域：
中需要具有改良的數(shù)據(jù)保存性能、強(qiáng)化操作速度上可多次重復(fù)地進(jìn)行編程與擦除的非易失性存儲(chǔ)單元設(shè)計(jì)與陣列，以及不會(huì)受到從半導(dǎo)體層發(fā)生的熱空穴隧穿所引起的半導(dǎo)體層/氧化物界面損害。
發(fā)明內(nèi)容有鑒于此，本發(fā)明的主要目的在于提供一種關(guān)于非易失存儲(chǔ)單元與包含此等存儲(chǔ)單元裝置的操作方法，更具體地為一非易失存儲(chǔ)單元設(shè)計(jì)的操作，而其包含一絕緣氧化物/氮化物多層結(jié)構(gòu)位于一電荷儲(chǔ)存層和一柵極之間，而其可加速正電壓擦除操作和允許柵極注射空穴擦除。依據(jù)本發(fā)明的各種實(shí)施例中，正電壓擦除操作可以降低當(dāng)使用存儲(chǔ)單元擦除方法，由半導(dǎo)體層帶對帶熱空穴注射而引起的半導(dǎo)體層/氧化層界面損害。本發(fā)明的優(yōu)點(diǎn)之一便在于允許正電壓編程和擦除操作，例如以熱電子效應(yīng)來編程和以空穴注射來擦除。而此特征并不需要外圍電路對于編程/擦除用途的負(fù)電壓操作。本發(fā)明之一實(shí)施例是包含一存儲(chǔ)單元，包含一半導(dǎo)體層其包含有至少二源極/漏極區(qū)域靠近該半導(dǎo)體層的表面并被一溝道區(qū)域所分離；一下絕緣層位于該溝道區(qū)域之上；一電荷儲(chǔ)存層位于該下絕緣層之上；一上絕緣多層結(jié)構(gòu)位于該電荷儲(chǔ)存層之上，其中該上絕緣多層結(jié)構(gòu)包含一下介電層，以及一上氮化物層位于該下介電層的上方；以及一柵極位于該上絕緣多層結(jié)構(gòu)的上方；以及對該柵極施加一正電壓，而該正電壓足以造成由柵極朝向該電荷儲(chǔ)存層的空穴發(fā)生隧穿。本發(fā)明的另一實(shí)施例包含一存儲(chǔ)單元，包含一半導(dǎo)體層，而其具有至少二源極/漏極區(qū)域位于該半導(dǎo)體層表面的下方，并被一溝道區(qū)域分離；一氧化硅絕緣層位于該溝道區(qū)域的上方；一氮化硅電荷儲(chǔ)存層位于該氧化硅絕緣層的上方；一上絕緣多層結(jié)構(gòu)位于該電荷儲(chǔ)存層的上方，其中該上絕緣多層結(jié)構(gòu)包含具有一厚度約18至25埃(18-25A)的一氧化硅層，以及具有一厚度約40至70埃的一氮化硅層位于該下介電層的上方；以及一柵極位于該上絕緣多層結(jié)構(gòu)的上方，其中該柵極包含一p摻雜多晶硅層；以及對該柵極施加一約10至15伏特的正電壓，而該正電壓足以造成由柵極朝向該電荷儲(chǔ)存層的空穴發(fā)生隧穿。本發(fā)明還包含操作非易失存儲(chǔ)器裝置的方法，而該裝置包含多個(gè)存儲(chǔ)單元(例如一陣列)。在本發(fā)明中，『多個(gè)』以及『至少二』等詞匯，是指兩個(gè)或二個(gè)以上元件。此外，在本發(fā)明中，單數(shù)不定貫詞『一』，以及定貫詞『該』包含多個(gè)指定對象，除非該文句中清楚指定。因此，例如『一存儲(chǔ)單元』可以包含多個(gè)此等單元。本發(fā)明的存儲(chǔ)裝置顯示了大幅改良的操作性質(zhì)，包含改良的電荷保存和改良的耐用度，均導(dǎo)因于由擦除所引起的界面損害的降低。以下是詳細(xì)說明本發(fā)明的結(jié)構(gòu)與方法。本
發(fā)明內(nèi)容說明章節(jié)目的并非在于定義本發(fā)明。舉凡本發(fā)明的實(shí)施例、特征、目的及優(yōu)點(diǎn)等將可透過權(quán)利要求書及所附圖式獲得充分了解。圖1是依據(jù)本發(fā)明實(shí)施例的存儲(chǔ)單元的剖面結(jié)構(gòu)代表圖。圖2是依據(jù)本發(fā)明實(shí)施例的存儲(chǔ)單元在正電壓下操作的仿真擦除帶能量圖。圖3是依據(jù)本發(fā)明實(shí)施例的存儲(chǔ)單元操作時(shí)的平帶電壓圖。主要元件符號說明100存儲(chǔ)單元101半導(dǎo)體層110、112源極/漏極區(qū)域115溝道區(qū)域120下絕緣層130電荷儲(chǔ)存層140上絕緣多層結(jié)構(gòu)142下介電層144上氮化物層150柵極具體實(shí)施例方式參照本發(fā)明的較佳實(shí)施例而進(jìn)行詳細(xì)說明，并參照至對應(yīng)圖式。需要注意的是，圖式是為簡化示意，因此并不代表實(shí)際的尺度。在本發(fā)明說明中，為了力求簡潔，諸如頂、底、左、右、上、下、之上、之下、底下、后端、前端等方向性詞匯，是僅用于對應(yīng)圖式中。這些方向性詞匯與本文的圖式說明并非用以限制本發(fā)明于任何方式中。雖然本發(fā)明說明是參照至特定的實(shí)施例，可以了解的是這些實(shí)施例僅作為舉例用，而非限制?？梢岳斫獾氖牵景l(fā)明的工藝步驟與結(jié)構(gòu)并未涵蓋用以制造整個(gè)集成電路所需要的完整工藝。本發(fā)明可以與此領(lǐng)域中熟知或發(fā)展中的多種集成電路工藝技術(shù)共同使用。依據(jù)本發(fā)明的存儲(chǔ)單元、以及包含二個(gè)以上此等存儲(chǔ)單元的陣列、以及包含有此種存儲(chǔ)單元及/或陣列的裝置可采用正電壓、柵極注射空穴隧穿擦除方法來加以操作。而依據(jù)本發(fā)明這樣的操作可以克服NVM裝置中的一些可靠性問題，尤其是在使用氮化物電荷儲(chǔ)存的存儲(chǔ)裝置中。同時(shí)，依據(jù)本發(fā)明的存儲(chǔ)單元操作維持提供絕佳的電荷保存特性。本發(fā)明的多種存儲(chǔ)單元實(shí)施例減輕了對于帶對帶熱空穴隧穿擦除方法的依賴，進(jìn)而防止裝置在經(jīng)過多次編程/擦除循環(huán)之后，在半導(dǎo)體層/氧化物接口損害中所產(chǎn)生的劣化。本發(fā)明的優(yōu)點(diǎn)之一便在于允許正電壓編程和擦除(P/E)操作，例如以熱電子效應(yīng)來編程和以空穴注射來擦除。而此特征并不需要外圍電路對于編程/擦除用途的負(fù)電壓操作。圖1描述依據(jù)本發(fā)明一實(shí)施例的存儲(chǔ)單元100的剖面結(jié)構(gòu)代表圖。此存儲(chǔ)單元包含一半導(dǎo)體層101，其中包含至少二源極/漏極區(qū)域110、112，其中每一源極/漏極區(qū)域110、112視所施加電壓可作用為源極或漏極。半導(dǎo)體層101更包含一溝道區(qū)域115于二源極/漏極區(qū)域之間。存儲(chǔ)單元100更包含一下絕緣層120，該下絕緣層120位于溝道區(qū)域115之上，但不必然直接位于半導(dǎo)體層101的表面上。舉例來說，額外的層次可以選擇性地位于半導(dǎo)體層的表面和下絕緣層之間，例如一柵極氧化物層(未示)位于半導(dǎo)體層的表面上。存儲(chǔ)單元100更包含一電荷儲(chǔ)存層130位于下絕緣層120之上。存儲(chǔ)單元100更包含具有一下介電層142和一上氮化物層144之上的絕緣多層結(jié)構(gòu)140。此存儲(chǔ)單元100更包含一柵極150位于上絕緣多層結(jié)構(gòu)140之上。本發(fā)明也可應(yīng)用于一具有傳統(tǒng)硅半導(dǎo)體層的存儲(chǔ)單元上，該存儲(chǔ)單元不具有一襯底，或是絕緣體上硅(SOI)以及薄膜晶體管(TFT)工藝上或一垂直晶體管工藝。對于本發(fā)明的目的來說，『半導(dǎo)體層』是指源極/漏極區(qū)域靠近在此層表面的層結(jié)構(gòu)，而『半導(dǎo)體襯底』或『襯底』則是指鄰近于半導(dǎo)體層的支撐或絕緣結(jié)構(gòu)、但不包含源極/漏極區(qū)域,其材質(zhì)包含絕緣體上硅(SOI)、硅、介電質(zhì)、載體、碳化硅、玻璃或藍(lán)寶石中之一。并不是所有的半導(dǎo)體裝置都具有半導(dǎo)體襯底，且在不具有半導(dǎo)體襯底的例子中，半導(dǎo)體層則通常也被認(rèn)為是襯底。依據(jù)本發(fā)明的操作方法包含提供一存儲(chǔ)單元以及對該柵極施加一正電壓，而該正電壓足以造成由柵極朝向該電荷儲(chǔ)存層之空穴或電子發(fā)生隧穿。依據(jù)本發(fā)明可操作的存儲(chǔ)單元包含一半導(dǎo)體層。任何適用于半導(dǎo)體裝置中的半導(dǎo)體材料層均可被使用。在許多本發(fā)明較佳實(shí)施例中，該半導(dǎo)體層包含一硅材料。利用標(biāo)準(zhǔn)技術(shù)所制造的硅晶圓可被用來制備適合的半導(dǎo)體層。舉例來說，適合的晶圓可以利用適合工藝形成，其中硅上從一微小結(jié)晶(稱為晶種)經(jīng)由旋轉(zhuǎn)并緩慢地從一熔融高壓硅拉出，以生成一圓柱結(jié)晶，之后經(jīng)由切片而獲得薄圓盤，之后經(jīng)過切片、精細(xì)研磨并清潔而獲得晶圓。因此，舉例來說，如圖1中的半導(dǎo)體層101可包含一硅晶圓。根據(jù)本發(fā)明的數(shù)個(gè)較佳實(shí)施例，半導(dǎo)體層包含p型硅。一般來說，p型硅半導(dǎo)體層可用于本發(fā)明較佳實(shí)施例中，包含已經(jīng)過p型淺摻雜的硅晶圓。在本發(fā)明其源極/漏極區(qū)域包含n+摻雜注入的實(shí)施例中，一p型淺摻雜的半導(dǎo)體層將因PN結(jié)的逆向偏壓而在存儲(chǔ)單元的編程與讀取中較具優(yōu)勢。如硅等半導(dǎo)體層的p型摻雜可利用任何適合的方式實(shí)施，例如利用硼、BF2或鎵、或任何缺乏自由電子的元素而可用于半導(dǎo)體的材料進(jìn)行注入。較佳地，p型摻雜是以介于約1013/cm2至約1016/cm2的劑量進(jìn)行。更佳地，此p型摻雜是以介于約1014/cm2至約1015/cm2的劑量進(jìn)行?？梢岳斫獾氖牵m然本發(fā)明所述的某些實(shí)施例是針對NPN結(jié)，其中半導(dǎo)體層包含一p型半導(dǎo)體層并具有二個(gè)或更多以n型摻雜而形成的源極/漏極區(qū)域以生成一NPN單元，本發(fā)明的存儲(chǔ)單元也包含PNP型半導(dǎo)體裝置。PNP存儲(chǔ)器是利用帶對帶熱電子注射編程方法而進(jìn)行編程，其中施加一負(fù)電壓至源極/漏極區(qū)域，并施加一正電壓至柵極以產(chǎn)生帶對帶熱電子轉(zhuǎn)移。PNP的擦除操作是借著施加一正電壓至柵極而造成由柵極至SiN捕捉層的富勒-諾德罕(FN)空穴注射。依據(jù)本發(fā)明的一存儲(chǔ)單元具有一源極區(qū)域與一漏極區(qū)域，二者在此共同稱為至少二源極/漏極區(qū)域。如熟習(xí)該項(xiàng)技藝者可知曉，每一存儲(chǔ)單元包含二源極/漏極區(qū)域，而每一該區(qū)域可作為源極或漏極，視所施加電壓的位置與級而定。在此所使用的『源極/漏極區(qū)域』詞匯是指稱此區(qū)域可作用為視所施加電壓而決定源極或漏極功能的雙功能特征。依據(jù)本發(fā)明存儲(chǔ)單元中的一特定操作且一區(qū)域作用為源極，而另一區(qū)域作用為漏極時(shí)，『源極』和『漏極』二詞匯則可分別使用以指稱特定區(qū)域。然而，此二詞匯的使用并非用以限定這些區(qū)域的功能，或?qū)⒈景l(fā)明的源極與漏極限制于特定區(qū)域。根據(jù)本發(fā)明可操作的存儲(chǔ)裝置可包含一半導(dǎo)體層，其具有二個(gè)以上的源極/漏極區(qū)域而構(gòu)成多個(gè)存儲(chǔ)單元?？梢岳斫獾氖?，任一源極/漏極區(qū)域可作用為相鄰二細(xì)胞的源極或漏極，或其可在一單元的源極區(qū)域中作用為漏極、并在其相鄰單元的漏極區(qū)域中作用為源極。舉例來說，請參照圖l，源極/漏極區(qū)域110可作用為源極/漏極區(qū)域112與一相鄰存儲(chǔ)單元位于存儲(chǔ)單元100的左側(cè)(未示)中的另一源極/漏極區(qū)域(未示)的源極，而源極/漏極區(qū)域112與其它源極/漏極區(qū)域則作用為漏極。相反地，源極/漏極區(qū)域110可作用為上述二者的漏極，而源極/漏極區(qū)域112與其它源極/漏極區(qū)域則作用為源極?；蛘?，舉例來說，在源極/漏極區(qū)域112作用為源極時(shí)，源極/漏極區(qū)域110可作為漏極，并在一鄰近存儲(chǔ)單元位于存儲(chǔ)單元100的左側(cè)(未示)的其它源極/漏極區(qū)域作用為漏極時(shí)，源極/漏極區(qū)域110作用為源極。一般來說，每一該至少二源極/漏極區(qū)域是在半導(dǎo)體層的表面底下包含一區(qū)域，其摻雜方式與半導(dǎo)體層的摻雜方式互補(bǔ)。換言之，當(dāng)使用一p型半導(dǎo)體層時(shí)，源極/漏極區(qū)域?yàn)閚型摻雜，反之亦然。因此，在半導(dǎo)體層包含p型硅的實(shí)施例中，該至少二源極/漏極區(qū)域會(huì)包含n+摻雜區(qū)域，較佳系具有高劑量的n型摻雜。在本發(fā)明的更佳實(shí)施例中，此n+型摻雜將包含一種以上離子注入，其系選自砷、磷、與氮，其中離子注入的濃度為約TL019/cm3至1020/cm3。因此，在特定較佳實(shí)施例中，該至少二源極/漏極區(qū)域包含n型埋藏?cái)U(kuò)散注入?yún)^(qū)域。每一至少二源極/漏極區(qū)域在硅半導(dǎo)體層中的注入深度，可從半導(dǎo)體層表面向下延伸約30至200納米，視裝置的技術(shù)世代或節(jié)點(diǎn)(最小特征尺寸，例如130納米)而定。舉例來說，在本發(fā)明的一實(shí)施例中，技術(shù)世代節(jié)點(diǎn)為130納米，則該至少二源極/漏極區(qū)域在半導(dǎo)體層的注入深度從半導(dǎo)體層的表面開始往下測量可為約100納米。如在此所使用，源極/漏極區(qū)域是位于半導(dǎo)體層表面『之下』，包含摻雜區(qū)域所延伸的源極/漏極區(qū)域以及半導(dǎo)體層的表面本身。換言之，本發(fā)明并未要求任何源極/漏極區(qū)域必須完全位于半導(dǎo)體層的表面下。本發(fā)明不只可以應(yīng)用至一習(xí)知硅半導(dǎo)體層，并可應(yīng)用至一絕緣體上硅(SOI)、薄膜晶體管(TFT)工藝、或一垂直晶體管工藝。本發(fā)明還包含存儲(chǔ)陣列的操作，而其包含多個(gè)存儲(chǔ)單元。在本發(fā)明存儲(chǔ)陣列的特定實(shí)施例中，二個(gè)或更多的存儲(chǔ)單元可排列為一列，使得此列二個(gè)以上存儲(chǔ)單元兩側(cè)的源極/漏極區(qū)域會(huì)包含連續(xù)的埋入擴(kuò)散位線。每一位線包含一連續(xù)摻雜區(qū)域，而其位于半導(dǎo)體層的表面之下。本發(fā)明包含多個(gè)存儲(chǔ)單元的陣列可更包含多種選擇晶體管及/或共同源極線，其系適用于影響多種存儲(chǔ)器類型的陣列操作，包含但不限于或非門(NOR)及/或與非門(NAND)型存儲(chǔ)器。此外，在本發(fā)明特定實(shí)施例中，相鄰于一個(gè)或更多源極/漏極區(qū)域(或位線)且相反型態(tài)摻雜的區(qū)域，可進(jìn)行口袋注入工藝以提供口袋注入?yún)^(qū)域。舉例來說，當(dāng)至少二源極/漏極區(qū)域包含n+摻雜區(qū)域時(shí)，可利用口袋注入形成一濃p型摻雜的小區(qū)域鄰近于一個(gè)或更多源極/漏極區(qū)域。因此，本發(fā)明的存儲(chǔ)單元可更包含摻雜類型相反的摻雜口袋注入?yún)^(qū)域，而其相鄰于一個(gè)或更多源極/漏極區(qū)域。依據(jù)本發(fā)明的任何實(shí)施例中，摻雜一區(qū)域可以使用任何習(xí)知或發(fā)展中的離子注入實(shí)施方法?？梢罁?jù)本發(fā)明操作的存儲(chǔ)單元可選擇性地包含一介電材料位于半導(dǎo)體層表面的一個(gè)或更多該至少二源極/漏極區(qū)域的上方。舉例來說，適合的介電材料包含可以被化學(xué)氣相沉積(CVD)法(例如高密度等離子體化學(xué)氣相沉積(HDPCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)和低壓化學(xué)氣相沉積(LPCVD))沉積的氧化物或其它低介電系數(shù)材料。舉例來說，其它合適的低介電系數(shù)材料包含:SiLK樹脂(DowChemical公司)、polytetrafluoroethylenes(PTFE，s)、biphenyldianhydridephenylenediamine(BPDA-PDA)、苯環(huán)丁烯(BCB)、含氫硅酸鹽類(HSQ)。在本發(fā)明的特定實(shí)施例中，位于介電材料之上(較佳系位于該至少二源極/漏極區(qū)域的半導(dǎo)體表面之上)的介電材料，較佳系為一高密度等離子體介電材料或任何其它可以完全填滿微小空間(亞微米)而不留下空穴的材料。較佳地，此介電材料包含一高密度等離子體氧化物。在本發(fā)明的最佳實(shí)施例中，此高密度等離子體介電材料包含了二氧化硅。在本發(fā)明的特定較佳實(shí)施例中，存儲(chǔ)單元可包含一介電材料，或較佳為一高密度等離子體介電材料，而其位于每一源極/漏極區(qū)域之上的半導(dǎo)體層表面上。在本發(fā)明的某些實(shí)施例中，一存儲(chǔ)單元可包含一個(gè)或更多的層次，例如位于硅半導(dǎo)體層的表面與介電材料間的一柵極氧化層。一柵極氧化層可以熱成長在半導(dǎo)體層的表面上，且在半導(dǎo)體層包含有硅的特定較佳實(shí)施例中，柵極氧化層可包含二氧化硅。依據(jù)本發(fā)明的每一對源極/漏極區(qū)域是被一溝道區(qū)域所分離。此溝道區(qū)域是指半導(dǎo)體層中位于兩個(gè)源極/漏極區(qū)域之間的部分，而在適當(dāng)?shù)碾妷菏┘又猎礃O、漏極與柵極時(shí)，電荷載子將從一源極/漏極區(qū)域遷移至另一源極/漏極區(qū)域。因此，舉例來說，請參照圖1，溝道115—般包含半導(dǎo)體層位于源極/漏極區(qū)域110與112之間的部分。在此『溝道長度』是指從一源極/漏極區(qū)域到另一源極/漏極區(qū)域之間的溝道區(qū)域距離。而『溝道寬度』是指溝道區(qū)域中與溝道長度垂直的尺寸。可依據(jù)本發(fā)明操作的存儲(chǔ)單元包含一下絕緣層。舉例來說，參照圖1，存儲(chǔ)單元100包含一下絕緣層120位于溝道區(qū)域115之上。一下絕緣層是大致位于溝道區(qū)域之上。在此溝道區(qū)域『之上』是指該下絕緣層的位置系在半導(dǎo)體層的溝道區(qū)域的表面上，但不必然直接接觸至半導(dǎo)體層的表面。如上所述，依據(jù)本發(fā)明的存儲(chǔ)單元可包含一層或更多的額外層次于半導(dǎo)體層與下絕緣層之間，例如一柵極氧化層。下絕緣層的適合材料可包含任何高或低介電值的介電材料、或是純氧化硅，其可在半導(dǎo)體層與電荷儲(chǔ)存層之間提供電氣絕緣。在下絕緣層材料的選擇上以此層在讀取、編程、以及擦除操作中，在施加一足夠電場時(shí)允許電子和空穴進(jìn)行隧穿，但并不會(huì)捕捉電子或空穴。舉例來說，適當(dāng)?shù)母呓殡娰|(zhì)介電材料包含如二氧化硅、氧化鉭、氧化鉿、氧化告、鈦酸鍶、鈦酸鍶鋇、氧化鋁、其硅化物以及混合物。下絕緣層較佳是由氧化物所形成，例如硅氧化物、氧化鋁等。在特定較佳實(shí)施例中，下絕緣層可包含一硅氧化物。下絕緣層的厚度較佳是介于30至120埃之間。而厚度的范圍則取決于技術(shù)節(jié)點(diǎn)和操作電壓。下絕緣層的厚度較佳是大于30埃，以防止存儲(chǔ)單元經(jīng)過編程后(即為電荷被儲(chǔ)存在電荷儲(chǔ)存層之后)，電荷從位于下絕緣層之上的電荷儲(chǔ)存層中散失。因此，下絕緣層是作用為絕緣體，針對電荷載子提供半導(dǎo)體層的溝道區(qū)域與電荷儲(chǔ)存層之間的阻擋。下絕緣層的材料與厚度可以改變，只要在存儲(chǔ)單元的編程及/或讀取操作過程中，因施加電壓到至少二源極/漏極區(qū)域中之一者或更多以及柵極時(shí)，除了在施加電壓時(shí)所刻意克服絕緣層的勢壘作用的情形之外，仍能提供絕緣效果皆可?？梢罁?jù)本發(fā)明操作的存儲(chǔ)單元還包含一電荷儲(chǔ)存層位于下絕緣層之上。在本說明書中，『在下絕緣層之上』是指在電荷儲(chǔ)存層之上的位置，但不必然是直接與下絕緣層接觸。本發(fā)明的存儲(chǔ)單元可包含一層以上的材料層于下絕緣層與電荷儲(chǔ)存層之間。此額外的層次可為一薄膜可作用為隧穿增強(qiáng)或捕捉改善。電荷儲(chǔ)存層提供了非易失性存儲(chǔ)單元的可編程存儲(chǔ)儲(chǔ)存部分。此電荷儲(chǔ)存層較佳為可以在編程操作之后有效ft捕捉或儲(chǔ)存電荷的材料，編程操作是指施加一編程電壓至柵極以及源極/漏極區(qū)域之一，以誘使電荷進(jìn)入電荷儲(chǔ)存層。電荷儲(chǔ)存層的厚度較佳系為約40至150埃。較薄電荷儲(chǔ)存層可能完全無法產(chǎn)生捕捉效果或是具有較低捕捉效能。較厚捕捉層則將需要較高的操作電壓。因此較薄或較厚的捕捉層都不適宜。依據(jù)本發(fā)明的一電荷儲(chǔ)存層可包含一浮動(dòng)?xùn)艠O材料，例如多晶硅，或一電荷捕捉材料。在沒有氧化物作為分隔電荷分布在多晶硅的情況下，多晶硅薄膜層不能在一雙位/單元模式中操作。在各個(gè)本發(fā)明較佳實(shí)施例中，電荷儲(chǔ)存層包含了一電荷捕捉材料。適合用于本發(fā)明存儲(chǔ)單元中的電荷捕捉材料包含但不限于，氮化硅、氧化鉭、鈦酸鍶、鈦酸鍶鋇、氧化鉿等。一電荷捕捉層亦可包含一層二氧化硅，而其具有二個(gè)分離的多晶硅島，選擇性地夾置于二層外的二氧化硅層之間。一電荷捕捉層較佳是由氮化物所形成，例如氮化硅(Si3N4)或一氮氧化硅(SiOxNy)。本發(fā)明中，『電荷捕捉層』是指一材料、一層、或多層結(jié)構(gòu)其可捕捉局部化的電荷，其中局部化是指被捕捉的電荷載子在捕捉材料中幾乎沒有水平移動(dòng)。電荷捕捉層可為任何可以促進(jìn)電荷載子捕捉的介電層。因此，為了促進(jìn)電荷載子的捕捉，電荷捕捉層材料的電子勢壘高度會(huì)低于夾置此電荷捕捉層的其它層(例如二層勢壘高度較高的材料層夾置一層勢壘高度較低的材料層)。舉例來說，在氮化硅電荷捕捉層夾置于二硅氧化物層(例如二氧化硅下絕緣層與硅氧化物第一介電層)的實(shí)施例中，氧化物層的勢壘高度約為3.1eV，而氮化物層的勢壘高度約為2.1eV。因此，一電子阱是生成于中間氮化物層?？梢罁?jù)本發(fā)明操作的存儲(chǔ)單元也可包含一上絕緣多層結(jié)構(gòu)。本發(fā)明的上絕緣多層結(jié)構(gòu)包含一下介電層和一上氮化物層。該上絕緣多層結(jié)構(gòu)是位于該電荷儲(chǔ)存層之上。如同其它層的『之上』一詞匯所指，此處該上絕緣多層結(jié)構(gòu)可以位于電荷儲(chǔ)存層的上表面之上，但不必然直接接觸至電荷儲(chǔ)存層。一層或更多的額外層，例如一額外絕緣層，可以選擇性地位于電荷儲(chǔ)存層與上絕緣多層結(jié)構(gòu)之間。下介電層與下絕緣層可以包含同樣材料或不同材料。下介電層可包含的適合材料，包含高介電值介電材料，例如硅氧化物、氧化鉭、氧化鉿、氧化鋯、鈦酸鍶、鈦酸鍶鋇、氧化鋁、其硅化物與混合物。較佳地，下介電層包含一硅氧化物，且更佳為二氧化硅。較佳地，第二介電層包含一硅氧化物，且更佳為二氧化硅。更佳地，下絕緣層與下介電層均包含一硅氧化物，且較佳地，二者均包含二氧化硅。下介電層的厚度可以介于約10至約40埃，且較佳為約18至25埃，而最佳為約25埃。此層的厚度對于保存電子和空穴以及此層在操作上的可靠性是非常重要的。上絕緣多層結(jié)構(gòu)包含一上氮化物層。該氮化物層較佳包含一氮化硅以及更佳Si3N4。上氮化物層可具有厚度約在10至100埃之間，更佳厚度約在40至70埃之間，而最佳厚度在70埃。本層的厚度對于空穴隧穿本層是非常重要。許多可以用于下絕緣層與下介電層的材料是相同的，且二層可較佳包含一氧化物，更佳為氧化硅。然而，該插入的電荷捕捉層必須包含一不同的介電材料(具有較低的勢壘高度)以生成『捕捉』區(qū)域。不同的絕緣、介電、與電荷捕捉層可以通過任何習(xí)知的適合技術(shù)或發(fā)展中的技術(shù)以形成或沉積此等材料。舉例來說，當(dāng)一層包含一氧化物時(shí)，該氧化物層可以經(jīng)由氧化技術(shù)所形成，包含但不限于熱氧化、化學(xué)氣相沉積(CVD)、低壓化學(xué)氣相沉積(LPCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、或高密度等離子體化學(xué)氣相沉積(HDPCVD)。適合用以沉積氮化物層的工藝包含但不限于，氮化、化學(xué)氣相沉積以及等離子體氮化。在本發(fā)明的特定較佳實(shí)施例中，下絕緣層包含一氧化物，電荷捕捉層包含一氮化物，以及下介電層包含一氧化物。更佳的是，這些層次分別包含了二氧化硅、氮化硅、以及二氧化硅。如下所述，較佳地，第一介電層與第二介電層分別包含一氧化物，且更佳為二氧化硅。在特定較佳實(shí)施例中，下絕緣層、電荷捕捉層、以及下介電層分別包含二氧化硅、Si3N4、二氧化硅的實(shí)施例中，二氧化硅層中一層或兩層可為硅基二氧化硅層。二氧化硅層中一層或兩層也可為氧基二氧化硅層。二氧化硅層中一層或兩層可由熱成長或沉積氧化物所構(gòu)成。二氧化硅層中一層或兩層可為氮氧化物層。此氮化物可為硅基氮化硅層或含氧的氮化硅。此氮化物也可為氮基氮化硅層。一般來說，每一下絕緣層、電荷儲(chǔ)存層、以及上絕緣多層結(jié)構(gòu)的長度與寬度，可以對應(yīng)于溝道長度與溝道寬度。換言之，每一層可與該至少二源極/漏極區(qū)域約等寬，且長度等于分離該至少二源極/漏極區(qū)域的溝道長度。依據(jù)本發(fā)明的存儲(chǔ)單元還包含一柵極位于上絕緣多層結(jié)構(gòu)之上。在此『位于上絕緣多層結(jié)構(gòu)之上』是指空間上來說，柵極是位于上絕緣多層結(jié)構(gòu)的上表面上、而不必然直接接觸至上絕緣多層結(jié)構(gòu)的上表面。因此，本發(fā)明存儲(chǔ)單元中的柵極可以直接位于上絕緣多層結(jié)構(gòu)的上氮化物層之上，或者柵極可以被額外材料而與上絕緣多層結(jié)構(gòu)分離，而此額外材料，例如一額外的絕緣材料。較佳地，一柵極是直接位于上絕緣多層結(jié)構(gòu)的上氮化物層之上。依據(jù)本發(fā)明的柵極可包含任何導(dǎo)電材料。本發(fā)明的柵極較佳系包含一多晶硅層，其可為n型或p型摻雜，且金屬硅化物層是位于多晶硅層之上。多晶硅柵極層的厚度是較佳為約30納米至約200納米之間。在本發(fā)明特定更佳實(shí)施例中，此多晶硅為p型摻雜。本發(fā)明較佳實(shí)施例的金屬硅化物柵極層可包含一金屬硅化物材料，其是選自硅化鎢、硅化鈦、硅化鈷、以及硅化鎳。柵極材料層可通過任何適合沉積一金屬、含金屬材料、多晶硅、或其它導(dǎo)電材料的工藝所形成。金屬可以利用習(xí)知或發(fā)展中的金屬化工藝所形成。含金屬材料如金屬硅化物等，可以通過如濺射或化學(xué)氣相沉積等方式而沉積?；瘜W(xué)氣相沉積工藝較佳系用以形成金屬硅化物。多晶硅材料可以利用任何習(xí)知或發(fā)展中的工藝而形成，例如一使用SiH4或二氯-SiH4的化學(xué)氣相沉積工藝，且多晶硅可以在沉積工藝中或沉積于半導(dǎo)體層之上后再進(jìn)行摻雜。本發(fā)明還包含用以操作利用上述任一實(shí)施例所形成的存儲(chǔ)單元的方法。本發(fā)明的方法包含施加一正電壓至本發(fā)明存儲(chǔ)單元的柵極，其中該正電壓足以使空穴從柵極隧穿至電荷儲(chǔ)存層。本發(fā)明的方法包含施加正電壓至柵極，以擦除及/或重置存儲(chǔ)單元與陣列。適合施加于本發(fā)明較佳實(shí)施例的存儲(chǔ)單元的柵極的正電壓，可介于約10至約15伏特，較佳系施加11伏特。一般來說，施加一正電壓至存儲(chǔ)單元的柵極、維持一段時(shí)間，以將單元的閾值電壓減低至其擦除狀態(tài)。依據(jù)本發(fā)明較佳實(shí)施例對于一般的氮化物電荷捕捉非易失存儲(chǔ)器，當(dāng)正電壓系為約10至約15伏特時(shí)，適當(dāng)?shù)牟脸龝r(shí)間可為約100至約400毫秒。依據(jù)本發(fā)明的存儲(chǔ)單元可以經(jīng)由多種熱電子方法而進(jìn)行編程，例如包含溝道熱電子(CHE)操作。其它適合的編程方法，包含富勒-諾德罕隧穿。較佳使用正電壓編程。依據(jù)本發(fā)明的存儲(chǔ)單元可以由正向或逆向方式進(jìn)行讀取。對于雙位/單元操作來說，系使用逆向讀取以區(qū)別被捕捉的位。本發(fā)明的存儲(chǔ)單元可以利用一皆為正電壓的系統(tǒng)而完整地操作(編程/讀取/擦除)。舉例來說，如表1所示，本發(fā)明一較佳實(shí)施例的單元系具有一NPN結(jié)結(jié)構(gòu)，其中下絕緣層與下介電層系包含二氧化硅、電荷捕捉層與上氮化物層包含氮化硅，而柵極包含p摻雜多晶硅，而每一編程、擦除與讀取操作可以在所有外加電壓皆為正電壓的情況下進(jìn)行。<table>tableseeoriginaldocumentpage17</column></row><table>表l圖2顯示參考表1上述存儲(chǔ)單元的仿真帶能量圖，Tox/SiN接口電荷密度在初始狀態(tài)和經(jīng)過多次循環(huán)后皆可升高達(dá)到一8.0X1012/cm2的等級。該存儲(chǔ)單元在初始狀態(tài)和經(jīng)過多次循環(huán)后，仍可允許柵極注射空穴隧穿，而防止電子由半導(dǎo)體層注射。圖3顯示參考表1上述存儲(chǔ)單元的平帶電壓與時(shí)間的關(guān)系圖，其是在擦除操作時(shí)施加一11至16伏特的正電壓至柵極。如圖3所顯示該平帶電壓由2.25伏降低至0.2伏，而這代表空穴成功地由柵極隧穿。圖3的數(shù)據(jù)是由存儲(chǔ)單元擦除操作而得，而該存儲(chǔ)單元下絕緣層的厚度為50埃、電荷捕捉層的厚度為70埃、下介電層的厚度為18埃、上氮化物層的厚度為70埃。所應(yīng)了解的是，本領(lǐng)域技術(shù)人員可參照上述所公開而不偏離本項(xiàng)發(fā)明概念的實(shí)施例加以據(jù)以實(shí)施。因此，可理解的是本發(fā)明不僅限于所公開的特定實(shí)施例，但更包含在本發(fā)明由權(quán)利要求書所定義的精神與范疇的修改權(quán)利要求1、一種擦除存儲(chǔ)單元的方法，其特征在于，該方法包含提供一存儲(chǔ)單元，而該存儲(chǔ)單元包含一半導(dǎo)體層；一下絕緣層位于該半導(dǎo)體層的上方；一電荷儲(chǔ)存層位于該下絕緣層的上方；一上絕緣多層結(jié)構(gòu)位于該電荷儲(chǔ)存層的上方，其中該上絕緣多層結(jié)構(gòu)包含一下介電層以及一上氮化物層位于該下介電層的上方；以及一柵極位于該上絕緣多層結(jié)構(gòu)的上方；以及對該柵極施加一正電壓，其中，該正電壓滿足下列條件之一1)擦除該存儲(chǔ)單元時(shí)，該正電壓造成由該柵極朝向該電荷儲(chǔ)存層的空穴發(fā)生隧穿；或者2)編程該存儲(chǔ)單元時(shí)，該正電壓造成由該半導(dǎo)體層朝向該電荷儲(chǔ)存層的電子發(fā)生隧穿；或者3)讀取該存儲(chǔ)單元時(shí)，該正電壓用來感測一電流，以及決定該存儲(chǔ)單元狀態(tài)。2、根據(jù)權(quán)利要求1所述的方法，其特征在于，該存儲(chǔ)單元更包含一半導(dǎo)體襯底，而該半導(dǎo)體襯底是選自碳化硅、玻璃、藍(lán)寶石、絕緣體上硅、硅、介電質(zhì)或載體。3、根據(jù)權(quán)利要求1所述的方法，其特征在于，該半導(dǎo)體層具有至少靠近該半導(dǎo)體層表面被一溝道區(qū)域所分離的二源極/漏極區(qū)域。4、根據(jù)權(quán)利要求1所述的方法，其特征在于，該半導(dǎo)體層包含經(jīng)p摻雜的硅，且其中該至少二源極/漏極區(qū)域的每一者包含一n摻雜的埋藏?cái)U(kuò)散注入?yún)^(qū)域。5、根據(jù)權(quán)利要求1所述的方法，其特征在于，該存儲(chǔ)單元滿足下列條件之一該下絕緣層包含一氧化物；或者該電荷儲(chǔ)存層包含一氮化物；或者該下介電層包含一氧化物。6、根據(jù)權(quán)利要求1或5所述的方法，其特征在于，該存儲(chǔ)單元滿足下列條件之一該下絕緣層具有一30埃至120埃的厚度；或者該電荷儲(chǔ)存層具有一40埃至150埃的厚度；或者該下介電層具有一18埃至25埃的厚度；或者該上氮化物層具有一40埃至70埃的厚度。7、根據(jù)權(quán)利要求6所述的方法，其特征在于，該存儲(chǔ)單元滿足下列條件之一該電荷儲(chǔ)存層包含一氮化硅；或者該下介電層包含一氧化硅；或者該上氮化物層包含一氮化硅。8、根據(jù)權(quán)利要求1或5所述的方法，其特征在于，該柵極包含p摻雜多晶硅。9、根據(jù)權(quán)利要求1所述的方法，其特征在于，該正電壓滿足下列條件之一1)擦除該存儲(chǔ)單元時(shí)，該正電壓為U至16伏特；或者2)編程該存儲(chǔ)單元時(shí)，該正電壓為7至11伏特；或者3)讀取該存儲(chǔ)單元時(shí)，該正電壓為2至5伏特。10、根據(jù)權(quán)利要求1或9所述的方法，其特征在于，該正電壓滿足下列條件之一1)擦除該存儲(chǔ)單元時(shí)，施加該正電壓一介于50毫秒至1秒間的時(shí)間長度；或者2)編程該存儲(chǔ)單元時(shí)，施加該正電壓一介于1至50微秒間的時(shí)間長度。全文摘要本發(fā)明公開了一種操作存儲(chǔ)單元的方法，該方法通過施加一正電壓于柵極，而該正電壓足以造成從柵極至電荷儲(chǔ)存層的空穴發(fā)生隧穿。本方法應(yīng)用的一存儲(chǔ)單元包含一半導(dǎo)體層，而該半導(dǎo)體層具有至少二源極/漏極區(qū)域位于該半導(dǎo)體層表面的下方，并被一溝道區(qū)域分離。該存儲(chǔ)單元也具有一下絕緣層位于該溝道區(qū)域的上方；一電荷儲(chǔ)存層位于該下絕緣層的上方；一上絕緣多層結(jié)構(gòu)位于該電荷儲(chǔ)存層的上方。而該上絕緣多層結(jié)構(gòu)包含一下介電層以及一氮化物層位于該下介電層的上方，以及該存儲(chǔ)單元具有一柵極位于該上絕緣多層結(jié)構(gòu)的上方。文檔編號H01L27/115GK101221956SQ200810001908公開日2008年7月16日申請日期2008年1月3日優(yōu)先權(quán)日2007年1月3日發(fā)明者徐子軒,施彥豪,李士勤,謝光宇,謝榮裕,賴二琨申請人:旺宏電子股份有限公司