專利名稱：具有低串擾的pmos像素結(jié)構(gòu)的制作方法
技術(shù)領域：
本發(fā)明總體上涉及圖像傳感器領域，且具體而言涉及在n型阱內(nèi)具 有n型釘扎層和p型收集區(qū)用于減小串擾的有源像素圖像傳感器。
背景技術(shù)：
當前的有源像素圖像傳感器通常是構(gòu)建在p型或者n型硅襯底上。 有源像素傳感器是指這樣的傳感器，其具有位于每一個像素內(nèi)或者與每 一個像素相關(guān)聯(lián)的諸如放大器的有源電路元件。CM0S是指"互補金屬氧 化物硅"晶體管，其中由相反摻雜劑組成的兩個晶體管(一個為n型且 一個為p型)按照互補的方式連接在一起。有源像素傳感器通常還使用 CM0S晶體管，且因此可互換地使用。
構(gòu)建在p型襯底上的CMOS傳感器通常包含在芯片上的更高的電路 集成水平，因為該工藝衍生自標準CMOS，其已經(jīng)全面發(fā)展且包含所有必 須的器件和電路庫以支持如此高的集成水平。不幸的是，這些傳感器遭 受高水平的像素-像素串擾，該串擾是由于該傳感器構(gòu)建于其上的P型 襯底內(nèi)少數(shù)載流子的橫向擴散導致的。另一方面，由于垂直溢流漏極 (V0D)結(jié)構(gòu)消除了橫向載流子擴散，使用從典型隔行(interline) CCD 圖像傳感器衍生的工藝來構(gòu)建的CMOS圖像傳感器(其中焦平面形成在n 型襯底上的p型阱內(nèi))具有低得多的串擾。對于這些器件，色彩串擾主 要是光學的，因為受到上覆CFA的透射的限制。
對于構(gòu)建在P型襯底上的CMOS傳感器，最近已經(jīng)有諸多提議來減 小硅襯底內(nèi)的電學串擾(美國臨時專利申請No. 60/721， 168和 60/721,175，申請日均為2005年9月28日)，不過使用這些技術(shù)用于 某些用途仍無法將串擾降得足夠低。并且盡管CMOS工藝可以在n型襯 底上發(fā)展，不過將要求對所有支持電路和器件的完全再設計。且還要求 AC接地平面，在該情形下襯底，應偏置在VDD電源電壓，從噪聲角度而 言這是不期望的。與p型襯底相比，n型襯底也更難除氣(getter),這
會導致更高水平的暗電流缺陷。
因此，本領域中需要提供一種CMOS圖像傳感器，其具有降低的串擾同時維持現(xiàn)有主流CMOS工藝發(fā)展的所有當前優(yōu)點和水平。
發(fā)明內(nèi)容
'
本發(fā)明旨在克服一個或多個上述問題。簡言之，根據(jù)本發(fā)明一個方 面，本發(fā)明提供了一種圖像傳感器，該圖像傳感器具有包含多個像素的圖 像區(qū)，該多個像素的每一個具有第一導電類型的光電探測器，該圖像傳感 器包括第一導電類型的襯底；第二導電類型的第一層，位于該襯底和該 光電探測器之間，跨過該圖像區(qū)，且相對于該襯底被偏置在預定電勢用于 將過剩載流子驅(qū)入該襯底內(nèi)以減小串擾； 一個或多個相鄰有源電子部件， 布置于每一個像素內(nèi)的所述第一層中；以及電子電路，布置于該圖像區(qū)外 部的該襯底中。
通過閱讀對優(yōu)選實施例的下述詳細描述和所附權(quán)利要求，并參考附 圖，本發(fā)明的這些和其他方面、目的、特征和優(yōu)點可以得到更加清楚的 理解和認識。
本發(fā)明的有益效果
本發(fā)明具有的優(yōu)點為，減小了串擾和暗電流的體擴散分量，同時維 持了使用集成在p型襯底上的主流標準CMOS的所有優(yōu)點。


圖1示出了典型現(xiàn)有技術(shù)CMOS圖像傳感器中使用的圖像區(qū)域像素 的俯視圖2a示出通過截面截取的二維摻雜結(jié)構(gòu)的示意圖，該截面穿過典 型現(xiàn)有技術(shù)釘扎光電二極管探測器的傳輸柵極和浮置擴散；
圖2b示出穿過現(xiàn)有技術(shù)光電二極管的中間的一維摻雜分布對到硅 內(nèi)的深度；
圖2c示出穿過現(xiàn)有技術(shù)光電二極管的中間的一維電勢分布對到硅 內(nèi)的深度；
圖3說明現(xiàn)有技術(shù)CMOS有源像素圖像傳感器像素的像素-像素串擾 對耗盡深度的二維計算的示例結(jié)果；
圖4a示出通過截面截取的本發(fā)明的PM0S像素結(jié)構(gòu)的二維摻雜結(jié)構(gòu) 的示意圖，該截面穿過傳輸柵極、浮置擴散和復位柵極；圖4b示出圖4a的圖像傳感器的示例性布局的俯視圖； 圖4c示出穿過本發(fā)明的PMOS像素結(jié)構(gòu)的中間的一維摻雜分布對到 硅內(nèi)的深度；
圖4d示出穿過本發(fā)明的PM0S像素結(jié)構(gòu)的中間的一維電勢分布對到 硅內(nèi)的深度；
圖5示出對于構(gòu)建在阱中的本發(fā)明的PM0S像素結(jié)構(gòu)的各種光電二 極管耗盡深度，像素-像素串擾的二維計算對溢流或沉降(sink)深度 的結(jié)果；以及
圖6為數(shù)碼相機的圖示，用于說明普通消費者所習慣的本發(fā)明典型 商業(yè)實施例。
具體實施例方式
歷史上，基于電荷耦合器件(CCD)的圖像傳感器主要使用電子作 為信號電荷載流子，以利用其更高的遷移率來維持在高數(shù)據(jù)率下的良好 傳輸效率。為了減小色彩串擾和拖影(smear),且為了提供模糊現(xiàn)象 (blooming)保護，CCD成像器還經(jīng)常構(gòu)建在阱內(nèi)，或者垂直溢流漏極 (V0D)結(jié)構(gòu)內(nèi)(例如，見美國專利4,527，182)。因此，構(gòu)建V0D結(jié)構(gòu) 以及對于n溝道的需求，需要在n型襯底內(nèi)形成p阱。
基于CMOS的圖像傳感器已經(jīng)變得越來越容易獲得。當前的CMOS圖 像傳感器通常構(gòu)建在P型或者n型硅襯底上。使用主流CMOS工藝構(gòu)建 在p型襯底上的圖像傳感器可包含高的電路集成水平，但是遭受高水平 的色彩串擾。使用類似典型CCD工藝構(gòu)建在n型襯底上的圖像傳感器(S. I廳e et al., "A 3.25 M-pixel APS-C size CMOS Image Sensor," in Eizojoho Media Gakkai Gijutsu Hokoku (Technology Report, The Institute of Image Information and Television Engineers) Ei jogakugiho, vol. 25， no. 28, pp. 37-41， 2001年3月.ISSN 1342-6893.)具有低的色彩串擾，但是具有如前所述的其他缺點。
與CCD圖像傳感器不同，CMOS圖像傳感器僅具有一個傳輸 (transfer),即，從光電二極管到浮置擴散的傳輸。因此，CMOS圖像 傳感器不需要如此高的載荷子遷移率。因此，空穴的較低遷移率對于 CMOS圖像傳感器而言不是缺陷。因此本發(fā)明的 一個目的是披露一種CMOS 圖像傳感器，其采用使用空穴作為信號電荷載流子的P歸S (p溝道)像
6素結(jié)構(gòu)。本發(fā)明的這種PM0S結(jié)構(gòu)使得像素可以構(gòu)建在位于p外延層上 的n阱內(nèi)以減小像素-像素串擾。然而，與典型的基于CCD的圖像傳感 器不同，這種阱僅使用在傳感器的成像部分的下方(或者跨過成像部 分)。集成在芯片上的所有數(shù)字和模擬CMOS支持電路形成于p型外延層 內(nèi)(見圖4b,即，模擬或者數(shù)字電路80、數(shù)字邏輯90、行解碼器100 和列解碼器110)。這意味著芯片的標準CMOS電路部分中器件的所有物 理方面得以保持。此外，與構(gòu)建在阱內(nèi)的CCD圖像傳感器(其中該阱偏 置在地電勢且襯底偏置在特定正電勢)不同，通過將本發(fā)明的n阱偏置 在VDD, CMOS電路的接地平面(即，p型外延襯底)可以維持在0V。這 意味著芯片的標準CMOS電路部分的所有電學方面也得以保持。僅數(shù)字 和模擬部分中某些邏輯脈沖和信號擺動的方向需要恰當?shù)胤崔D(zhuǎn)，而本領 域技術(shù)人員容易實現(xiàn)這一點。因此，在上面背景技術(shù)部分中所述的p型 襯底的所有優(yōu)點得以保持。通過消除來自襯底的擴散成分，這種阱型結(jié) 構(gòu)也減小了暗電流。
典型現(xiàn)有技術(shù)CMOS圖像傳感器像素的俯視圖示于圖1。該典型像 素包括光電二極管(PD);傳輸柵極(TG),用于從該光電二極管讀出 電荷；浮置擴散(FD)，用于將信號電荷轉(zhuǎn)換成電壓信號；源跟隨晶體 管(SF),用作信號緩沖器，其柵極電連接到FD;行選擇晶體管US), 選擇性地將源跟隨晶體管的輸出連接到列輸出電路(未示于圖1);以及 復位柵極(RG)，用于復位該浮置擴散的電勢。電源電壓(VDD)用于對 源跟隨器供電，并在浮置擴散的復位操作期間從浮置擴散排出信號電 荷。
典型現(xiàn)有技術(shù)CMOS圖像傳感器像素包含釘扎光電二極管，該釘扎 光電二極管具有構(gòu)建在？-"++外延硅晶片上的p+型釘扎層和n型存儲 區(qū)域，如圖2a - 2c示例性所示。耗盡區(qū)深度(圖2a和2c所示)界定 光電二極管的收集邊界。向下穿過現(xiàn)有技術(shù)光電二極管的中心的示例性 摻雜分布示于圖2b。在收集區(qū)域(即，耗盡區(qū)邊界)內(nèi)生成的由較短波 長光產(chǎn)生的載荷子(電子)被捕獲并被存儲作為信號電荷。越過該耗盡 深度而形成的由較長波長產(chǎn)生的載荷子通過熱擴散沿任意方向自由地 擴散。橫向擴散且被毗鄰像素收集的任何電荷稱為電學串擾。
串擾可以通過將其定義為未受照射像素和受照射像素中的信號比 例來定量，且可以表達為分數(shù)或者百分比。因此，串擾代表不被(多個)
7像素(信號在該像素下方產(chǎn)生)收集的信號的相對量。對于該示例性現(xiàn) 有技術(shù)像素，串擾與耗盡深度的關(guān)系示于圖3。串擾計算假設沿著一條 線的每隔一個像素被照射(且交替的交叉像素不被照射)。假設波長為
650nm,這是因為光學吸收系數(shù)在長波長更低(即，光子在更深處被吸 收)，所以在長波長，串擾更成為問題。從該圖可以看出，盡管增大耗 盡深度可以減小串擾，但是串擾在耗盡深度即使多達3 m m時仍不為零， 其在650nm在對于硅的吸收系數(shù)之上近似一。
本發(fā)明的PMOS像素結(jié)構(gòu)的截面示于圖4a。包含該像素結(jié)構(gòu)的示例 性CMOS圖像傳感器的俯視圖示于圖4b。向下穿過該光電二極管的中心 的示例性摻雜分布示于圖4c。向下穿過空的光電二極管的中心的示例性 電勢分布示于圖4d。從圖4a和4c可以看出，本發(fā)明的釘扎光電二極管 10包含構(gòu)建在位于p-"++外延襯底50上的n型阱40內(nèi)的n+釘扎層20 和p型掩埋存儲區(qū)30。由于本發(fā)明的光電二極管的表面釘扎層20為n 型，砷可被使用。這使得更容易形成淺釘扎層，因為與硼的注入范圍相 比，砷的注入范圍更淺。(現(xiàn)有技術(shù)結(jié)構(gòu)具有p型釘扎層，該釘扎層通 常使用硼)。此外，由于光電二極管的存儲區(qū)30現(xiàn)在是p型而不是n型， 硼可被使用，(與現(xiàn)有技術(shù)結(jié)構(gòu)的存儲區(qū)所需的磷或砷相比，硼的注入 范圍更長)，由此更容易使該注入深。在圖4a可以看出，n+釘扎層20 通過典型的淺溝槽隔離(STI)區(qū)域周圍的n+型隔離注入60而電連接到 n型阱40。該釘扎層20維持二極管的表面集聚(電子)。信號電荷以空 穴的形式存儲在釘扎光電二極管10的p型掩埋存儲區(qū)30內(nèi)。n型阱40 僅形成于具有多個像素的圖像區(qū)70內(nèi)，如圖4b中俯視圖所示。通過僅 在圖像區(qū)70內(nèi)形成該阱40，圖像傳感器75在模擬或數(shù)字電路80、數(shù) 字邏輯90、行解碼器100和列解碼器110中使用標準主流CMOS器件和 電路，同時維持p型襯底的所有益處。優(yōu)選地在工藝開始時形成n型阱 40，使得其形成不影響其他器件結(jié)構(gòu)。例如，如果n型阱40通過注入 和熱驅(qū)動來形成，通過在標準CMOS工藝之前進行該步驟，熱驅(qū)動步驟 將不會導致圖像區(qū)周圍的CMOS支持電路中使用的器件所需要的淺結(jié)區(qū) 的擴散。當形成于該n型阱40內(nèi)時，像素的傳輸柵極(TG)、復位柵極 (RG)、源跟隨(SF)晶體管全部優(yōu)選為p型金屬氧化物硅(注意，柵 極通常不是金屬；柵極為多晶硅，且有時電介質(zhì)不單是氧化物)場效應 晶體管(PMOS FET)。與源跟隨放大器(SF)的輸出串聯(lián)的行選擇晶體管(RS,未示出)也是PM0S器件。所有外圍支持CMOS電路80、 90、 100 和110形成于p-"++外延襯底內(nèi)。該襯底接地且n型阱40偏置在方便 的正偏置，例如VDD。圖像積分之后(或期間)，在自光電二極管的信號 傳輸之前，浮置擴散(FD)使用復位柵極(RG)上的負向脈沖來復位。 方便的FD復位電壓水平為地電勢。在浮置擴散復位之后(即，在RG脈 沖之后)，通過傳輸柵極TG上的負向脈沖來開始自光電二極管到浮置擴 散的電荷(空穴)傳輸。用于這些脈沖的方便的時鐘電壓的示例(VDD) 示于圖4a?？墒褂闷渌妷憾槐畴x本發(fā)明的范圍。由于本發(fā)明結(jié)構(gòu)的 信號電荷為空穴，浮置擴散和源跟隨(SF)輸出上的信號擺動將是正向 的。在光電二極管收集區(qū)域3 0下方的n型阱4 0內(nèi)產(chǎn)生的任何光信號(空 穴)在能夠擴散到相鄰釘扎光電二極管10之前被掃入襯底50內(nèi)，由此 消除電學串擾。該信號通過本領域技術(shù)人員公知的 一般方式從芯片讀 出。由于該結(jié)構(gòu)產(chǎn)生的襯底和光電二極管之間的勢壘也消除了從襯底 (體)到光電二極管內(nèi)的暗電流擴散成分。
對于具有構(gòu)建在位于P型襯底上的n型阱內(nèi)的釘扎光電二極管的本 發(fā)明像素結(jié)構(gòu)，電學串擾大幅減小，如圖5所示。示出各種耗盡深度時 的串擾對沉降深度(載流子排到襯底所經(jīng)過的深度)。通過由E.G. Stevens和J.P. Lavine在IEEE Trans, on Electron Devices, 第41 巻，no. 10，第1753頁(1994年10月)所描述的方法來進行該計算。 對于該示例性計算，假設恒定的n阱摻雜濃度對深度。對于n阱優(yōu)選地 通過離子注入來形成的實際器件，得到的摻雜梯度(例如圖4c所示) 將產(chǎn)生電勢梯度(如圖4d所示)，使得n型阱內(nèi)的少數(shù)載流子(空穴) 將被驅(qū)入襯底，由此有效消除電學串擾和襯底暗電流成分。
參考圖6,示出其中布置有本發(fā)明的圖像傳感器75的數(shù)碼相機120，
用于說明普通消費者所習慣的典型商業(yè)實施例。
盡管所示的本發(fā)明的優(yōu)選實施例包含釘扎光電二極管，該釘扎光電 二極管是由位于p型外延襯底上的n阱內(nèi)的n+釘扎(頂表面)層和p型 掩埋收集區(qū)組成，不過本領域技術(shù)人員將理解，其他結(jié)構(gòu)可被使用而不 背離本發(fā)明的范圍。例如，如果需要，可以使用形成于n型阱內(nèi)的簡單 的未釘扎p型二極管。此外，盡管示出了簡單的未共享像素結(jié)構(gòu)，共享 結(jié)構(gòu)(例如美國專利6，107，655 )也可被使用而不背離本發(fā)明的范圍。部件列表
10 釘扎光電二極管
20 n+釘扎層
30 p型掩埋存儲區(qū)
40 n型阱
5 0 p—/p+十夕卜延沖于底
60 n+型隔離注入
70 圖像區(qū)
75 圖像傳感器
80 模擬或數(shù)字電路
90 數(shù)字邏輯
100行解碼器
110列解碼器
120數(shù)碼相才幾
權(quán)利要求
1. 一種圖像傳感器，所述圖像傳感器具有包含多個像素的圖像區(qū)，所述多個像素的每一個具有使用空穴作為載荷子的p導電類型的光電探測器，所述圖像傳感器包括(a)p導電類型的襯底；(b)n導電類型的第一層，位于所述襯底和所述p型光電探測器之間，跨過所述圖像區(qū)，且相對于所述襯底被偏置在預定電勢，用于將過剩載流子驅(qū)入所述襯底內(nèi)以減小串擾；(c)一個或多個相鄰有源電子部件，布置于每一個像素內(nèi)的所述第一層中；以及(d)CMOS電子支持電路，布置于所述圖像區(qū)外部的所述襯底中并電連接到所述圖像區(qū)。
2. 如權(quán)利要求1所述的圖像傳感器，其中所述一個或多個有源電子 部件包括復位晶體管和浮置擴散。
3. 如權(quán)利要求1所述的圖像傳感器，其中所述一個或多個有源電子 部件包括放大器。
4. 如權(quán)利要求1所述的圖像傳感器，還包括布置在所述襯底和所述 第一層之間的p外延層；其中所述襯底為p+型且所述第一層為n型。
5. 如權(quán)利要求1所述的圖像傳感器，其中所述光電探測器為釘扎光 電二極管。
6. 如權(quán)利要求1所述的圖像傳感器，其中所述一個或多個有源電子 部件包括浮置擴散放大器。
7. 如權(quán)利要求1所述的圖像傳感器，其中所述第一層包括漸變的摻 雜以將過剩載流子驅(qū)入所述襯底。
8. —種相才幾，包括圖像傳感器，所述圖像傳感器具有包含多個像素的圖像區(qū)，所述多個 像素的每一個具有使用空穴作為載荷子的p導電類型的光電探測器，所述圖像傳感器包括(a) p導電類型的襯底；(b )n導電類型的第一層，位于所述襯底和所述p型光電探測器之間， 跨過所述圖像區(qū)，且相對于所述襯底^L偏置在預定電勢，用于將過剩載流 子驅(qū)入所述襯底內(nèi)以減小串擾；(C) 一個或多個相鄰有源電子部件，布置于每一個像素內(nèi)的所述第一層中；以及(d) CMOS電子支持電路，布置于所述圖像區(qū)外部的所述襯底中并電 連接到所述圖像區(qū)。
9. 如權(quán)利要求8所述的相機，其中所述一個或多個有源電子部件包 括復位晶體管和浮置擴散。
10. 如權(quán)利要求8所述的相機，其中所述一個或多個有源電子部件包 括放大器。
11. 如權(quán)利要求8所述的相機，還包括布置在所述襯底和所述第一層 之間的外延層；其中所述襯底為p+型且所述第一層為n型。
12. 如權(quán)利要求8所述的相機，其中所述光電探測器為釘扎光電二極管。
13. 如權(quán)利要求8所述的相機，其中所述第一導電類型為p型且所述 第二導電類型為n型。
14. 如權(quán)利要求8所述的相機，其中所述一個或多個有源電子部件包 括浮置擴散放大器。
15. 如權(quán)利要求8所述的相機，其中所述第一層包括漸變的摻雜以將 過剩載流子驅(qū)入所述襯底。
全文摘要
一種圖像傳感器，該圖像傳感器具有包含多個像素的圖像區(qū)，該多個像素的每一個具有第一導電類型的光電探測器，該圖像傳感器包括第一導電類型的襯底；第二導電類型的第一層，位于該襯底和該光電探測器之間，跨過該圖像區(qū)，且相對于該襯底被偏置在預定電勢用于將過剩載流子驅(qū)入該襯底內(nèi)以減小串擾；一個或多個相鄰有源電子部件，布置于每一個像素內(nèi)的該第一層中；以及電子電路，布置于該圖像區(qū)外部的該襯底中。
文檔編號H01L27/146GK101473441SQ200780023065
公開日2009年7月1日 申請日期2007年3月23日 優(yōu)先權(quán)日2006年6月20日
發(fā)明者E·G·斯蒂芬斯, H·科莫里 申請人:伊斯曼柯達公司