專利名稱：以不同的寬度構(gòu)圖亞光刻特征的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造半導(dǎo)體器件的方法，更具體而言，涉及通過(guò)包括硬掩 模形成技術(shù)的步驟序列來(lái)制造半導(dǎo)體器件的特征的方法。
背景技術(shù)：
當(dāng)代集成電路產(chǎn)品需要大量的片上存儲(chǔ)器器件。在典型的微處理器芯
片上，靜態(tài)隨才;U^M儲(chǔ)器(SRAM)器件占據(jù)了大于三分之二 (2/3)的 芯片表面面積。
隨著集成電路尺寸不可逆轉(zhuǎn)地變得越來(lái)越小，由此減小了 FET器件尺 寸，主要由于光刻分辨率的限制，我們發(fā)現(xiàn)越來(lái)越難以持續(xù)這一趨勢(shì)以縮 放SRAM器件至較小尺寸。
使用隔離物以構(gòu)圖具有恒定寬度的亞光刻單特征已被提議用于鰭片 (Fin ) FET構(gòu)圖。Yang-Kyu Choi, Tsu-Jae King和Chenming Hu在題 目為"A Spacer Patterning Technology for Nanoscale CMOS" IEEE Transactions on Electron Devices, Vol.49, No.3， 2002年3月，pp.436-441 的論文中示出了示例了上述問(wèn)題的在鰭片F(xiàn)ET器件中形成RSD區(qū)域的現(xiàn) 有技術(shù)方法，描述了使用犧牲層和CVD隔離物層的隔離物構(gòu)圖技術(shù)，其 中不是通過(guò)光刻而是通過(guò)CVD膜厚度來(lái)完成最小尺寸特征。形成鰭片F(xiàn)ET 器件組，使用薄絕緣體層覆蓋由掩埋氧化物(BOX)襯底形成的絕緣體上 硅(SOI)襯底，通過(guò)多晶硅層覆蓋薄絕緣體層，接著由氧化硅硬掩模層 覆蓋多晶硅層。在硬掩模層的表面上形成具有垂直側(cè)壁的兩個(gè)平行的矩形 犧扭SiGe特征。接下來(lái)，使用同樣具有垂直側(cè)壁的磷硅酸鹽玻璃(PSG) 側(cè)壁隔離物給SiGe特征的側(cè)壁加襯里。然后，通過(guò)選擇性干法蝕刻去除犧
6牲SiGe特征，留下PSG隔離物結(jié)構(gòu)。
然后，通過(guò)選擇性濕法蝕刻去除SiGe殘余物。然后，跨PSG隔離物 結(jié)構(gòu)的末端形成兩個(gè)源極漏極掩模。接下來(lái)，在CF4氣氛中干法蝕刻掉硬 掩模，并在Ch和HBr氣氛中蝕刻未被掩模保護(hù)的多晶硅和PSG特征，形 成源極/漏極區(qū)域和鰭片F(xiàn)ET器件的鰭片。然而，因?yàn)椴荒苷{(diào)整構(gòu)圖的特 征的寬度，所以Choi等人所描述的鰭片F(xiàn)ET應(yīng)用很受局限。
在SRAM器件中，為了SRAM穩(wěn)定，即，在讀取過(guò)程期間不被損壞， 要求下拉NFET必須比傳輸門(pass-gate )NFET穩(wěn)定。這就要求下拉NFET 必須比傳輸門的寬度大。
Buynoski等人的題目為"Double spacer FinFET Formation"的美國(guó)專 利No.6，709，982描述了一種用于在半導(dǎo)體器件中形成結(jié)構(gòu)組的方法。開(kāi)始 于在襯底上形成導(dǎo)電層，其中導(dǎo)電層包括導(dǎo)電材料。然后，在導(dǎo)電層之上 形成氧化物層。然后，在氧化物層中蝕刻至少一個(gè)開(kāi)口，用導(dǎo)電材料填充 至少一個(gè)開(kāi)口，蝕刻導(dǎo)電材料以沿該一個(gè)開(kāi)口的側(cè)壁形成隔離物，并且去 除氧化物層和部分導(dǎo)電層以形成結(jié)構(gòu)組。
Choi的題目為"Method of Patterning Fine Line Width Semiconductor Topology Using a Spacer"的美國(guó)專利No.5，023，203描述了 一種用于減小 線寬的方法，通過(guò)多層抗蝕劑掩模構(gòu)圖襯底，在多層掩模的上部形成用于 暴露下抗蝕劑層的孔之后，但是在蝕刻下抗蝕劑層之前，在掩模上形成隔 離物氧化物層。對(duì)氧化物層進(jìn)行干法系統(tǒng)蝕刻以垂直向下去除氧化物層的 材料到下抗蝕劑層的表面。因?yàn)楦采w氧化物層的實(shí)際步驟，沿著在掩模的 上部中的原始孔的側(cè)壁保留隔離物或梁(stringer)部分，從而減小了啄光 窗口的尺寸。保留該側(cè)壁隔離物作為掩模結(jié)構(gòu)的整體部分，這允許降低將 在下面的襯底中復(fù)制的線寬。

發(fā)明內(nèi)容
本發(fā)明的 一 個(gè)目的為提供一種以不同的寬度構(gòu)圖亞光刻特征的方法。 本發(fā)明的另 一 目的為提供一種用于通過(guò)以不同的寬度構(gòu)圖亞光刻特征的方法來(lái)制造高密度SRAM器件的方法。
根據(jù)本發(fā)明，提供了 一種用于以不同的寬度構(gòu)圖亞光刻特征的方法。 在襯底(例如半導(dǎo)體晶片)上形成器件。首先在所述襯底上形成覆層。然 后，使用常規(guī)光刻技術(shù)的可溶解的規(guī)則光致抗蝕劑圖形，在所述襯底之上 形成包括硬掩模材料的虛設(shè)(dummy)特征，但是所述虛設(shè)特征以不同的 寬度相間隔。然后，在所述器件之上形成硬掩模材料層以覆蓋所述虛設(shè)特 征，然后，回蝕刻所述硬掩模材料，在間隔較寬的所述虛設(shè)特征的側(cè)壁上 保留由所述硬掩模材料構(gòu)成的窄側(cè)壁隔離物特征，并在每對(duì)緊密鄰近地設(shè) 置的虛設(shè)特征之間保留同樣由所述硬掩模材料構(gòu)成的超寬隔離物特征。也 就是說(shuō)，每對(duì)緊密鄰近地設(shè)置的虛設(shè)特征之間的間隔被以超寬隔離物特征 的形式存在的隔離物材料所填充。然后，從所述晶片上去除所述虛設(shè)特征， 在所M層之上保留包括所述窄寬度側(cè)壁隔離物特征和所述超寬隔離物特 征的所述硬掩模特征。然后，將所述側(cè)壁隔離物特征和所述超寬隔離物特 征用作石更掩模以在所述覆層中獲得匹配的最終圖形，所述圖形將通過(guò)蝕刻 所述襯底而轉(zhuǎn)移到所述襯底中，以便以所述硬掩模的圖形形成分離的窄的 和寬的襯底特征。使用所述方法可以制造超高密度SRAM。
進(jìn)一步，根據(jù)本發(fā)明， 一種處理器件的襯底的方法包括以下步驟。在 所述襯底之上形成覆層。在所述覆層之上形成虛設(shè)層，所M層具有頂表 面。蝕刻所述虛設(shè)層形成不同寬度的構(gòu)圖的虛設(shè)部件并暴露所述虛設(shè)部件 的側(cè)壁和在所述虛設(shè)部件側(cè)旁的部分的所^層的所述頂表面。在所述器 件之上淀積隔離物層覆蓋所述構(gòu)圖的虛設(shè)部件和所述覆層的暴露的表面。 回蝕刻所述隔離物層，在間隔超過(guò)最小間隔的所述構(gòu)圖的虛設(shè)部件的側(cè)旁 形成側(cè)壁隔離物，并在間隔小于所述最'j、間隔的所述構(gòu)圖的虛設(shè)部件的側(cè) 壁之間形成超寬隔離物。剝離所述構(gòu)圖的虛設(shè)部件。暴露在所述側(cè)壁隔離 物側(cè)旁的部分的所述襯底。通過(guò)蝕刻所述襯底構(gòu)圖所述襯底的暴露的部分。
才艮據(jù)本發(fā)明的另 一方面， 一種具有上拉、下拉和傳輸門晶體管的SRAM 器件包括亞光刻的晶體管溝道，其中所述下拉晶體管的溝道比所述傳輸門 晶體管的溝道的寬度大。通過(guò)下列詳細(xì)的描述和所附權(quán)力要求并結(jié)合附圖，本發(fā)明及其目的和 特征將更易于顯而易見(jiàn)。


下面參考附圖解釋并描述本發(fā)明的前述和其它方面以及優(yōu)點(diǎn)，其中 圖1A-1L是在根據(jù)本發(fā)明的方法的制造方法期間的半導(dǎo)體器件10的
正視截面圖，在圖2中示出了其流程圖2是示例了根據(jù)本發(fā)明的方法的制造方法的流程圖3是顯微照片，示出了用鉻層標(biāo)記的在構(gòu)圖特征的硬掩模之間的間
隔中形成的隔離物材料的均厚(blanket)層的正視截面輪廓； 圖4-13示出了在圖2的處理步驟期間的器件的平面圖； 圖14示出了圖O的器件的修改，完整的SRAM單元的版圖包括位于虛線中的六個(gè)FET晶體管，通過(guò)消除了不是單元的一部分的柵極線路來(lái)強(qiáng)
調(diào)SRAM單元的結(jié)構(gòu)；
圖15示出了沿圖14中的線15-15，獲得的截面；以及 圖16是圖14中示出的SRAM器件的示意性電路圖。
具體實(shí)施例方式
圖1A-1L是在根據(jù)本發(fā)明的方法的制造方法期間的半導(dǎo)體器件10的 正面、截面圖。
圖2是示例了根據(jù)本發(fā)明的方法制造半導(dǎo)體器件10的方法的流程圖。 步驟A
圖1A示出了根據(jù)圖2中示出的流程所示的本發(fā)明在其制造方法的第 一步A中的半導(dǎo)體器件10垂直正面圖。硅襯底12，使用N或P類型摻雜 劑預(yù)摻雜該襯底以提供有源區(qū)域，在硅襯底12的頂表面覆蓋有犧牲材料例 如氮化硅(Si3N4 )構(gòu)成的均厚覆層14，均厚覆層14將被構(gòu)圖并隨后去除。
步驟B
圖1B示出了在根據(jù)圖2中示出的流程所示例的本發(fā)明的步驟B之后的圖1A的器件10，在覆層14的頂表面上淀積了優(yōu)選包括多晶硅的均厚虛 設(shè)(dummy )層D。 步驟C
圖1C示出了在均厚虛設(shè)層D之上形成具有三個(gè)圖形特征PRA、 PRB 和PRC的構(gòu)圖的掩模17之后的圖1B的器件10。在實(shí)踐時(shí)，構(gòu)圖的掩模 17可以包括比三個(gè)圖形特征PRA、 PRB和PRC更多的特征。示例性的三 個(gè)圖形特征PRA、 PRB和PRC具有跨虛設(shè)層D的表面的相等的寬度。存 在分別具有窄的寬度W1和寬的寬度W2的兩個(gè)間隔，即窄間隔Sl和較寬 間隔S2?？缬惭诓拍狣的表面，在特征PRA與PRB之間的間隔S1具有相 對(duì)窄的寬度W1，并且在特征PRB與PRC之間的間隔S2具有相對(duì)寬的寬 度W2。間隔S2比間隔Sl的寬度大，即W2>W1。優(yōu)選地，在均厚虛設(shè) 層D之上形成的構(gòu)圖的掩模17包括光刻掩模。例如，掩模層17可以包括 光致抗蝕劑材料。
圖3示出了根據(jù)本發(fā)明的圖2中的步驟C所處理的另一器件30的平 面圖，暴露了除包括光致抗蝕劑圖形PR1、 PR2、 PR3、 PR4的光致抗蝕 劑圖形17所覆蓋的虛設(shè)層D的表面以外的虛設(shè)層D的表面。光致抗蝕劑 圖形PR1與圖形PR2分開(kāi)相對(duì)窄的寬度Wl。光致抗蝕劑圖形PR2與光 致抗蝕劑圖形PR3傾斜地分開(kāi)寬度W2。光致抗蝕劑圖形PR3與光致抗蝕 劑圖形PR4分開(kāi)相對(duì)窄的寬度Wl。
步驟D
根據(jù)圖2中示出的流程圖所示例的本發(fā)明的步驟D，圖1D示出了在 進(jìn)行各向異性蝕刻方法蝕刻具有基本上垂直側(cè)壁的虛設(shè)層D之后的圖1C 的器件IO,暴露了覆層14的頂表面的部分。將虛設(shè)層D構(gòu)圖為與圖形特 征17A、 17B和17C對(duì)準(zhǔn)的三個(gè)虛設(shè)特征DA、 DB和DC。三個(gè)虛設(shè)特征 DA、 DB和DC由分別具有寬度W1和W2的間隔S1和S2所分隔。同樣， 與圖1C 一樣，跨覆層14的表面，虛設(shè)特征DA與DB之間的間隔Sl具 有寬度Wl并且在虛設(shè)特征DB與DC之間的間隔S2具有寬度W2。優(yōu)選
地，通過(guò)在等離子體環(huán)境中在包含氯的環(huán)境例如CCl2F2或Ch的室中的反應(yīng)離子蝕刻(RIE)來(lái)各向異性地蝕刻虛設(shè)層。
圖5示出了在根據(jù)圖2中的步驟D進(jìn)行了蝕刻虛設(shè)層D的處理之后的 圖4的器件30的平面圖，其中暴露了除包括光致抗蝕劑圖形PR1、 PR2、 PR3、 PR4的光致抗蝕劑圖形17所覆蓋的覆層14的表面之外的覆層14的 表面。如圖5所示(與參考圖4的狀態(tài)一樣)，光致抗蝕劑圖形PR1通過(guò) 相對(duì)窄的寬度Wl與圖形PR2分開(kāi)；光致抗蝕劑圖形PR2通過(guò)寬度W2 與光致抗蝕劑圖形PR3傾斜地分開(kāi)；光致抗蝕劑圖形PR3通過(guò)相對(duì)窄的 寬度Wl與光致抗蝕劑圖形PR4分開(kāi)。
步驟E
圖1E示出了在根據(jù)圖2示出的流程圖所示例的本發(fā)明的步驟E之后 的圖ID的器件IO,淀積了覆蓋整個(gè)器件10的保形、均厚、硬掩模、隔離 物層18C，隔離物層18C由適合用作硬掩模的隔離物材料例如氧化硅 (Si<32)構(gòu)成。保形、硬掩才莫、隔離物層18C的厚度"tl"足以填充相對(duì) 窄的間隔Sl但是卻太薄而不能填充較寬的間隔S2,以致在虛設(shè)特征DB 與DC之間保留了寬的間隙WG。為了說(shuō)明方便，假定厚度"tl"等于在 構(gòu)圖特征DB的虛設(shè)層旁邊的構(gòu)圖特征DA的虛設(shè)層的側(cè)壁上的層18C的 寬度Wn和在枸圉特征DC的虛設(shè)層的側(cè)壁上的層18C的寬度WN，從這 樣的概念出發(fā)是有用的，較寬的寬度W2大于厚度"tl"，厚度"tl"大 于相對(duì)窄的寬度Wl,即W2〉tl〉Wl并且寬度W^〈2ni，以在凈皮層18C 所覆蓋的虛設(shè)特征DB與DC之間留下間隔WG。優(yōu)選地，硬掩模層包括 CVD或PECVD方法淀積的二氧化硅。
實(shí)例
如果Wl的值是80nm并且W2的值是150nm，那么tl將具有從約 40nm到約60nm的厚度。 步驟F
圖1F示出了在根據(jù)通過(guò)圖2中的流程圖所示例的本發(fā)明的步驟F之 后的圖IE的器件IO，以常規(guī)隔離物回蝕刻處理步驟部分地回蝕刻保形、 均厚、硬^^才莫、隔離物層18C形成構(gòu)圖的硬掩模。對(duì)于硬掩模隔離物層18C,通過(guò)在等離子體環(huán)境中在使用包含氟的環(huán)境例如CF4的室中的反應(yīng)離子蝕 刻(RIE)進(jìn)4亍回蝕刻。
回蝕刻在虛i殳特征DA、 DB和DC的側(cè)壁上留下窄、硬掩模、側(cè)壁隔 離物30N、 31N、 32N和33N，在相對(duì)窄的間隔Sl中形成了超寬、硬掩模 隔離物18W，其填充鄰近的虛設(shè)特征DA與DB的側(cè)壁之間的間隔Sl的 大部分或全部。示出了在超寬隔離物區(qū)域SW中超寬、硬掩模隔離物18W 具有在其頂表面的中間的折皺18，因?yàn)檎g隔S1沒(méi)有完全被保形、均厚、 硬掩才莫、隔離物層18C所填充。概括地說(shuō)，圖1E中，單個(gè)超寬隔離物18W 填充了在構(gòu)圖特征DA的虛設(shè)層與構(gòu)圖特征DB的虛設(shè)層之間的窄間隔Sl, 同時(shí)在虛"^:特征DA、 DB和DC的除了窄間隔Sl以外的側(cè)壁上形成的四 個(gè)窄的、硬掩模、側(cè)壁隔離物18N。通it^目對(duì)寬的開(kāi)口 S延伸寬間隙WG 來(lái)替代間隔S2，在虛設(shè)特征DB與DC之間的隔離物31N和32N使間隔 S2變窄。開(kāi)口 S和在右側(cè)和左側(cè)的橫向開(kāi)口 P和U向下延伸以暴露在窄 隔離物18N側(cè)旁的覆層14的部分頂表面。概括地說(shuō)，在左側(cè)，存在橫向 開(kāi)口 P接著是在虛設(shè)特征DA的側(cè)壁上的隔離物30N。在虛設(shè)特征DA的 右側(cè)是超寬隔離物18W，接著是虛設(shè)特征DA、隔離物31N和開(kāi)口S。寬 開(kāi)口 S的右側(cè)是隔離物32N接著是虛設(shè)特征DC、隔離物33N和開(kāi)口 U。
圖6是在剝離了光致抗蝕劑圖形PR1、 PR2、 PR3和PR4之后的圖5 的器件30的平面圖，由此暴露了虛設(shè)特征DD、 DE、 DF和DG，除了窄 間隔Sl所限定的區(qū)域之外虛設(shè)特征DD、 DE、 DF和DG由一系列窄、硬 掩模側(cè)壁隔離物18N (類似于隔離物30N、 31N、 32N和33N)所界定， 在窄間隔S1中由硬掩模，超寬隔離物18W界定鄰近的側(cè)壁。具體而言， 圖6示出了步驟E和F的結(jié)果，窄隔離物18N和兩個(gè)超寬隔離物18W在 器件30的虛設(shè)特征DD、 DE、 DF和DG的周邊上。在形成了兩個(gè)超寬隔 離物18W的地方，通過(guò)寬度W1隔開(kāi)鄰近的虛設(shè)特征。也就是說(shuō)，虛設(shè)特 征DD與DE之間的間隔以及虛設(shè)特征DF與DG之間的間隔為寬度Wl。 然而，虛設(shè)特征DE與DF之間最近的寬度為寬度W2 (此處虛設(shè)特征DE 與DF互相鄰近)，對(duì)于形成超寬隔離物18W而言，該寬度W2距離過(guò)大。
12步驟G
圖1G示出了在根據(jù)圖2示出的流程圖所示例的本發(fā)明的步驟G之后 的圖1F的器件10,剝離虛設(shè)特征DA、 DB和DC,暴露了在窄側(cè)壁隔離 物30N、 31N、 32N和33N側(cè)旁和超寬隔離物18W側(cè)旁的覆層14的頂表 面。器件10由跨覆層14的相間隔的單超寬隔離物18W和四個(gè)窄(硬il^莫、 側(cè)壁)隔離物30N、 31N、 32N和33N所覆蓋。在超寬隔離物18W的左側(cè) 替代虛設(shè)特征DA的是向下到覆層14的表面的新開(kāi)口 Q，在新開(kāi)口 Q的 左側(cè)是單窄隔離物30N接著便是間隔P。在超寬隔離物18W的右側(cè)是向下 到覆層14的表面的替代虛設(shè)特征DB的開(kāi)口 R，接著是隔離物31N，寬開(kāi) 口 S，另一隔離物32N，向下到覆層14的表面的替代虛設(shè)特征DB的開(kāi)口 T和開(kāi)口 U。
優(yōu)選地，通過(guò)水硝酸(HN03)溶液或KOH溶液來(lái)剝離虛設(shè)特征。 圖7是圖6的器件30的平面圖，其示出了在步驟G之后暴露了覆層 14的頂表面的幾個(gè)區(qū)域。更具體而言，虛設(shè)特征DD、 DE、 DF和DG的 去除暴露了在其之下的各覆蓋區(qū)域14D、 14E、 14F和14G中的覆層14的 頂表面，其由窄側(cè)壁隔離物18N和超寬隔離物18W所定界。 步驟H
圖1H示出了在各向異性蝕刻覆層14從而以構(gòu)圖的硬掩模的圖形形成 了覆蓋掩模之后的圖1G的器件10。根據(jù)通過(guò)圖2中的流程圖示例的本發(fā) 明的步驟H，由在窄側(cè)壁隔離物30N、31N、 32N和33N之下的窄部件40N、 41N、 42N和43N和在寬側(cè)壁隔離物18W之下的寬覆蓋掩才莫部件44W形 成覆蓋掩模。在開(kāi)口 P、 Q、 R、 S、 T和U之下暴露了襯底12的頂表面。
優(yōu)選地，在等離子體條件下在包含等離子體條件下的氣體例如CHF3、 CH2F2、或CHyF的室中通過(guò)反應(yīng)離子蝕刻(RIE)進(jìn)行氮化硅覆層14的 蝕刻。
圖8是圖7的器件30的平面圖，其示出了步驟H的結(jié)果。覆蓋區(qū)域 14D、 14E、 14F和14G的去除暴露了其下的各襯底區(qū)域12D、 12E、 12F 和12G的頂表面，由窄側(cè)壁隔離物18N和超寬隔離物18W所定界。圖ll示出了在根據(jù)圖2示出的流程圖所示例的本發(fā)明的步驟I之后的 圖1H的器件10，剝離硬掩模隔離物18N和18W,暴露襯底12的頂表面 接著以覆蓋掩才莫窄部件40N、 41N、 42N和43N和覆蓋掩模寬部件44W的 圖形來(lái)蝕刻襯底，從而將開(kāi)口 P、 Q、 R、 S、 T和U向下延伸至襯底12 中以形成淺溝槽隔離(STI)溝槽P，、 Q，、 R，、 S，、 T，和U，。
優(yōu)選地，在包含等離子體條件下的氯的室中通過(guò)反應(yīng)離子蝕刻(RIE) 來(lái)蝕刻襯底12的硅。圖9示出了在步驟I之后的圖8的器件30，剝離硬 掩模隔離物18N和18W，暴露窄覆層掩模部件14N和寬覆層掩模部件 14W,然后向下蝕刻至在部件14N/14W側(cè)旁的村底中，由此在襯底12中 形成溝槽12'、 12D，、 12E，、 12F，和12G，。
圖1J示出了在這樣的步驟之后的圖II的器件IO，淀積由二氧化硅或 類似的介質(zhì)材料構(gòu)成的均厚、淺溝槽隔離(STI)層20以過(guò)填充溝槽P，、 Q，、 R，、 S，、 T，和U，。另夕卜，作為選擇，才艮據(jù)通過(guò)圖2中的流程圖所示例 的本發(fā)明的步驟J， STI層20可以過(guò)填充開(kāi)口 P、 Q、 R、 S、 T和U。
可以采用HDP (高密度等離子體)氧化方法形成STI層。優(yōu)選地，在 室中實(shí)施HDP方法。
圖1K示出了根據(jù)圖2所示的流程圖所示例的本發(fā)明的步驟K的圖1J 的器件IO?？梢酝ㄟ^(guò)化學(xué)枳械拋光(CMP)或類似的方法進(jìn)行回蝕刻。結(jié) 果為，在溝槽P，、 Q，、 R，、 S，、 T，和U，中形成了平坦化的STI區(qū)域20P、 20Q、 20R、 20S、 20T、 20U，在側(cè)面STI區(qū)域20Q與20R之間的超寬隔 離物區(qū)域SW中在覆蓋掩模寬部件44W，之下形成了具有寬度Ww的超寬 溝道區(qū)域。
圖10示出了在圖2的步驟J之后的圖9的器件30,以STI介質(zhì)20D、 20E、 20F和20G填充襯底12中的溝槽12'， 12D，、 12E，、 12F，和12G，， 然后以圖2的步驟K來(lái)平坦化。示出了窄覆層掩才莫部件14N和寬覆層掩才莫 部件14W已經(jīng)被蝕刻以形成下窄覆層掩模部件14N，和寬覆層掩模部件 14W，。
圖1L示出了在根據(jù)圖2示出的流程圖所示例的本發(fā)明的步驟L之后的圖IK的器件IO，剝離掉覆層掩才莫特征，留下在STI區(qū)域20P， 20Q， 20R， 20S， 20T和20U之間暴露的有源區(qū)域22W和22N。超寬溝道區(qū)域 22W用于在側(cè)面STI區(qū)域20Q與20R之間的SRAM器件的下拉晶體管。
圖11示出了在圖2的步驟L之后的圖10的器件30，其中從器件30 剝離下覆蓋掩模部件14N，和14W，，暴露襯底12中的窄有源區(qū)域22N和 用于下拉晶體管PD1/PD2的超寬有源區(qū)域22W。
圖12示出了在圖2的步驟M之后的圖11的器件30，其中已經(jīng)在器 件30之上形成了用于下拉器件的柵極電極線路PD和用于傳輸門和下拉 FET器件特征(未示出)的柵極電極線路G。對(duì)于虛線指示的標(biāo)注為SRAM 的靜態(tài)隨機(jī)存取存儲(chǔ)器器件，示出了下拉器件PD1/PD2和上拉器件 PU1/PU2的位置。
圖13示出了在圖2的步驟N之后圖11的器件30，其中形成了接觸 Xl-X14。
圖14示出了器件40，其為圖13的器件30的修改，完整的SRAM單 元50的版圖，其包括位于虛線內(nèi)的六個(gè)FET晶體管PG1、 PG2、 PU1、 PU2、PD1和PD2，通過(guò)消除了不是單元的一部分的柵極線路來(lái)強(qiáng)調(diào)SRAM 單元的結(jié)構(gòu)。圖15示出了沿圖14的線15-15，獲得的截面，圖16是圖14 中示出的SRAM器件的示意性電路圖。
圖14示出了器件40，其為圖13的器件30的修改，通過(guò)消除不與其 連接的柵極線路來(lái)強(qiáng)調(diào)SRAM器件的版圖。示出了截線15-15，延伸穿過(guò)傳 輸門晶體管PG1。在附圖中心的虛線內(nèi)示出了 SRAM電路50的版圖。
圖16示出了圖14的SRAM電路50的電路圖。參考圖14和16， 一 個(gè)內(nèi)部節(jié)點(diǎn)IN1通過(guò)有源區(qū)域53互連傳輸門晶體管PG1的漏極，通過(guò)有 源區(qū)域51互連上拉晶體管PU1的漏極，通過(guò)有源區(qū)域52互連下拉晶體管 PD1的漏極。另一內(nèi)部節(jié)點(diǎn)IN2通過(guò)有源區(qū)域56互連傳輸門晶體管PG2 的漏極，通過(guò)有源區(qū)域54互連上拉晶體管PU2的漏極，通過(guò)有源區(qū)域55 互連下拉晶體管PD2的漏極。將上拉晶體管PU1和上拉晶體管PU2的源 極連接到電壓Vdd。將下拉晶體管PD1和下拉晶體管PD2的源極連接到接地電壓VGND。互連晶體管PU1和PD2的柵極并互連晶體管PU2和PD1 的柵極。傳輸門晶體管PG1和PG2的柵極分別與字線WL1和WL2連接。 傳輸門晶體管PG1和PG2的源極分別與位線BL1和BL2連接。 晶體管PG1、 PU1和PD1
在附圖的下方左側(cè)的窄溝道22N上，在接觸X14之上并且在接觸XI1 的右側(cè)，形成傳輸門晶體管PG1，其漏極被連接到在兩個(gè)窄有源區(qū)域22N 與下方右側(cè)寬有緣區(qū)域22W的交叉處形成的內(nèi)部節(jié)點(diǎn)IN1。在附圖的右側(cè) 的窄有源區(qū)域22N上，在左側(cè)的接觸X9與右側(cè)的接觸X10之間，形成上 拉晶體管PU1，其漏極同樣與內(nèi)部節(jié)點(diǎn)IN1連接。在附圖的下方右側(cè)的寬 有源區(qū)域22W上，在接觸X12的左側(cè)，形成下拉晶體管PD1，其漏極同 樣與內(nèi)部節(jié)點(diǎn)IN1連接。
晶體管PG2、 PU2和PD2
傳輸門晶體管PG2位于附圖的上方右側(cè)的窄有源區(qū)域22N上，在接 觸X2之下并在接觸X5的左側(cè)，其漏極被連接到在兩個(gè)窄有源區(qū)域22N 與上方左側(cè)的寬有緣區(qū)域22W的交叉處形成的內(nèi)部節(jié)點(diǎn)N2。在附圖的左 側(cè)的窄有源區(qū)域22N上，在左側(cè)的接觸X7與右側(cè)的接觸X8之間，形成 上拉晶體管PU2，其漏極同樣與內(nèi)部節(jié)點(diǎn)IN1連接。在附圖的上方左側(cè)的 寬有源區(qū)域22W上，在接觸X4的右側(cè)，形成下拉晶體管PD2，其漏極同 樣與內(nèi)部節(jié)點(diǎn)IN1連接。
圖15是沿圖14中的線15-15，獲得的正視截面圖，示出了在硅半導(dǎo)體 襯底12上形成的傳輸門晶體管PG1，具有根據(jù)本發(fā)明形成的亞光刻窄溝 道22N。柵極電極疊層包括在襯底12的頂表面上形成的柵極氧化物層 GOX、由導(dǎo)電柵極硅化物層GS覆蓋的摻雜的多晶珪柵極導(dǎo)體。柵極電極 疊層的側(cè)壁由第一組保形L形介質(zhì)隔離物SP1保護(hù)。在介質(zhì)隔離物SP1 的側(cè)壁上形成第二組錐形(tapered)介質(zhì)隔離物SP2。優(yōu)選地，在襯底中 形成由摻雜珪化物構(gòu)成源^l/漏極區(qū)域S/D，與側(cè)旁的第二隔離物SP1/SP2 自對(duì)準(zhǔn)。形成由氮化硅構(gòu)成的保形襯里層覆蓋包括柵極電極疊層和源極/ 漏極區(qū)域S/D的器件。均厚層間介質(zhì)層(ILD)覆蓋器件。示出了接觸Xll接觸源極區(qū)域s。
仍然參考圖14，具有上拉晶體管PU1/PU2和傳輸門晶體管PG1/PG2 的SRAM器件40具有亞光刻的溝道22。盡管下拉晶體管PD1/PD2的溝 道22W也可以是亞光刻的，但是溝道22W比傳輸門晶體管PG1/PG2的溝 道22寬。換句話說(shuō)，SRAM器件40包括上拉晶體管PU1/PU2、下拉晶體 管PD1/PD2和傳輸門晶體管PG1/PG2，其中上拉晶體管PU1/PU2和傳輸 門晶體管具有亞光刻溝道寬度，并且上拉晶體管PU1/PU2的漏極分別與 SRAM內(nèi)部節(jié)點(diǎn)IN1/IN2通過(guò)亞光刻有源區(qū)域22連接。
另外，在圖14中，半導(dǎo)體器件40包含具有不同寬度的特征，包括窄 亞光刻特征22和較寬的特征22W，其中窄特征22與較寬的特征22W自 對(duì)準(zhǔn)而沒(méi)有任何的光刻重疊誤差。
雖然根據(jù)上述特定的實(shí)施例描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員應(yīng) 該認(rèn)識(shí)到，可以在所附權(quán)力要求的精神和范圍內(nèi)修改地實(shí)踐本發(fā)明，即 可以改變形式和細(xì)節(jié)而不脫離本發(fā)明的精神和范圍。因此，所有這樣的改 變都落入本發(fā)明的范圍內(nèi)，并且本發(fā)明涵蓋下列權(quán)力要求的主旨。
工業(yè)適用性
本發(fā)明在半導(dǎo)體制造領(lǐng)域中是有用的，并可以用于超大規(guī)模集成 (VLSI)電路芯片，用于包括通信，電子，醫(yī)療儀器，航空等等的應(yīng)用。
權(quán)利要求
1. 一種處理器件的襯底(12)的方法，包括以下步驟在所述襯底(12)上形成具有頂表面的覆層(14)；在所述覆層(14)的所述頂表面之上形成虛設(shè)層(DL)；以不同寬度的圖形構(gòu)圖所述虛設(shè)部件(17)，并暴露所述虛設(shè)部件的側(cè)壁和在所述虛設(shè)部件(17)側(cè)旁的所述覆層(14)的所述頂表面的部分；淀積隔離物層(18)覆蓋所述構(gòu)圖的虛設(shè)部件，并在間隔超過(guò)最小間隔的所述構(gòu)圖的虛設(shè)部件(DA、DB、DC)的所述側(cè)壁的側(cè)旁形成包括側(cè)壁隔離物(30N、31N、32N、33N)的隔離物，并且在間隔小于所述最小間隔的所述構(gòu)圖的虛設(shè)部件(DA、DB、DC)的側(cè)壁之間形成超寬隔離物(18W)；剝離所述構(gòu)圖的虛設(shè)部件(DA、DB、DC)；暴露在所述隔離物(30N、31N、32N、33N)側(cè)旁的所述襯底(12)的部分；以及通過(guò)蝕刻所述襯底來(lái)構(gòu)圖所述襯底(12)的暴露的部分。
2. 根據(jù)權(quán)利要求1的方法，包括在構(gòu)圖所述虛設(shè)層(DL)之前，在 所述虛設(shè)層(DL)之上形成具有不同寬度的構(gòu)圖的開(kāi)口的構(gòu)圖掩模。
3. 根據(jù)權(quán)利要求1的方法，其中所述虛設(shè)層(DL)包括多晶硅的均 厚層。
4. 根據(jù)權(quán)利要求1的方法，其中所述覆層(14 )包括氮化硅的均厚層。
5. 根據(jù)權(quán)利要求l的方法，其中所述隔離物層(18C)包括硬掩模材料。
6. 根據(jù)權(quán)利要求5的方法，其中所述隔離物層(18C)包括氧化硅。
7. 根據(jù)權(quán)利要求1的方法，其中淀積所述虛設(shè)層(DL)作為保形層, 形成由多晶硅構(gòu)成的虛設(shè)掩模層。
8. 根據(jù)權(quán)利要求7的方法，其中包括通過(guò)RIE構(gòu)圖進(jìn)行構(gòu)圖所述虛 設(shè)掩模層。
9.根據(jù)權(quán)利要求l的方法，其中通過(guò)RIE來(lái)蝕刻所述襯底(12)。
10，才艮據(jù)權(quán)利要求l的方法，包括以下步驟使用所述隔離物作為硬掩才莫將所^層形成為構(gòu)圖的覆層；然后，使用所述覆層作為掩模通過(guò)RIE蝕刻所述襯底以形成隔離溝槽；然后，在所述器件上淀積隔離介質(zhì)層過(guò)填充所述隔離溝槽；平坦化所述隔離介質(zhì)；以及剝離所M層。
11. 一種處理器件的襯底的方法，包括以下步驟 在所述器件的所述襯底上形成覆層，所M層具有頂表面； 在所#層的所迷頂表面之上形成虛設(shè)層； 在所述虛設(shè)層之上形成具有不同寬度的構(gòu)圖的開(kāi)口的構(gòu)圖掩模； 通過(guò)所述構(gòu)圖的開(kāi)口進(jìn)行蝕刻延伸穿過(guò)所述虛設(shè)層以形成不同寬度的構(gòu)圖的虛設(shè)部件，并暴露所述虛設(shè)部件的側(cè)壁和在所述虛設(shè)部件側(cè)旁的所 逸霞層的所述頂表面的部分；剝離所述構(gòu)圖掩模以暴露所述構(gòu)圖的虛設(shè)層的頂表面；在所述器件之上淀積保形隔離物層以覆蓋所迷構(gòu)圖的虛設(shè)部件(DA、 DB、 DC)和所ii^層的暴露的表面；通過(guò)回蝕刻所述保形隔離物層形成亞光刻寬度圖形的第二圖形，在間 隔超過(guò)最小間隔的所述構(gòu)圖的虛設(shè)部件的所述側(cè)壁的側(cè)旁形成包括側(cè)壁隔 離物的隔離物，并且在間隔小于所述最小間隔的所述構(gòu)圖的虛"^殳部件的側(cè) 壁之間形成超寬隔離物；剝離所述構(gòu)圖的虛設(shè)部件；使用所述隔離物作為硬掩模將所述覆層形成為構(gòu)圖的覆層；以及 使用所述構(gòu)圖的覆層構(gòu)圖所述襯底，將凹陷蝕刻到所述襯底中。
12. 根據(jù)權(quán)利要求ll的方法，包括在蝕刻所述虛設(shè)層之前，在所述虛 設(shè)層之上形成具有不同寬度的構(gòu)圖的開(kāi)口的構(gòu)圖掩模。
13. 根據(jù)權(quán)利要求ll的方法，其中所述虛設(shè)層包括多晶硅的均厚層。
14. 根據(jù)權(quán)利要求ll的方法，其中所^層包括氮化硅的均厚層。
15. 根據(jù)權(quán)利要求ll的方法，其中所述隔離物層包括硬掩模材料。
16. 根據(jù)權(quán)利要求ll的方法，其中所述隔離物層包括氧化硅。
17. 根據(jù)權(quán)利要求11的方法，包括將所述虛設(shè)層淀積為多晶硅的均 厚層。
18. 根據(jù)權(quán)利要求11的方法，包括通過(guò)RIE蝕刻所述襯底來(lái)構(gòu)圖所 述襯底。
19. 根椐權(quán)利要求ll的方法，包括使用介質(zhì)材料填充所述襯底中的所 述溝槽以在所述溝槽中使用所述介質(zhì)材料形成淺溝槽隔離(STI)區(qū)域。
20. 根據(jù)權(quán)利要求19的方法，包括以下步驟通過(guò)氧化硅的高密度等離子體(HDP)淀積來(lái)淀積所述介質(zhì)材料以覆 蓋所述器件；以及然后，平坦化所述介質(zhì)材料以形成所述STI區(qū)域。
21. 根據(jù)權(quán)利要求17的方法，包括通過(guò)RIE構(gòu)圖所述虛設(shè)掩模層。
22. 根據(jù)權(quán)利要求ll的方法，包括使用所述隔離物作為硬掩模將所述 覆層形成為構(gòu)圖的覆層，然后使用所述覆層作為掩模通過(guò)RIE蝕刻所述襯 底。
23. —種具有上拉、下拉和傳輸門晶體管SRAM器件，其中所述上拉 晶體管和所述傳輸門晶體管具有亞光刻溝道寬度的溝道，并且所述上拉晶 體管的漏極與SRAM內(nèi)部節(jié)點(diǎn)通過(guò)亞光刻有源區(qū)域連接。
24. 根據(jù)權(quán)利要求23的器件，其中所述上拉晶體管具有亞光刻溝道寬 度的溝道與所述下拉晶體管的較寬的有源區(qū)域互連。
25. 根據(jù)權(quán)利要求23的器件，其中所述下拉晶體管具有比所述上拉晶 體管和所述傳輸門晶體管寬的溝道寬度。
26. —種包含了具有不同寬度的亞光刻特征的半導(dǎo)體器件，其中窄特 征與寬特征自對(duì)準(zhǔn)而沒(méi)有任何的光刻重疊誤差。
27. 根據(jù)權(quán)利要求26的器件，其中所述器件包括具有亞光刻溝道寬度 的溝道的上拉和下拉晶體管的SRAM器件，所述上拉和下拉晶體管與所述 下拉晶體管的較寬的有源區(qū)域互連。
28. 根據(jù)權(quán)利要求27的器件，其中所述下拉晶體管具有比所述上拉晶 體管和所述傳輸門晶體管寬的溝道寬度。
29. —種才艮據(jù)權(quán)利要求26的具有上拉、下拉和傳輸門晶體管的器件， 其中所述上拉晶體管和所述傳輸門晶體管具有亞光刻溝道寬度的溝道，并 且所述上拉晶體管的漏極與SRAM內(nèi)部節(jié)點(diǎn)通過(guò)亞光刻有源區(qū)域連接。
30. 根據(jù)權(quán)利要求27的器件，其中所述上拉晶體管具有亞光刻溝道寬 度的溝道與用于所述下拉晶體管的較寬的有源區(qū)域互連。
全文摘要
一種處理器件的襯底的方法，包括以下步驟。在所述襯底(12)之上形成覆層(14)。在所述覆層(14)之上形成虛設(shè)層(DL)，所述覆層具有頂表面。蝕刻所述虛設(shè)層(DL)以形成不同的寬度的構(gòu)圖的虛設(shè)部件(DA、DB、DC)，并且暴露所述虛設(shè)部件的側(cè)壁(30N、31N、32N、33N)和在所述虛設(shè)部件側(cè)旁的所述覆層(14)的部分的所述頂表面。在所述器件之上淀積隔離物層(18C)覆蓋所述構(gòu)圖的虛設(shè)部件(DA、DB、DC)和所述覆層(14)的暴露的表面?；匚g刻所述隔離物層(18C)，在間隔超過(guò)最小間隔的所述構(gòu)圖的虛設(shè)部件(DA、DB、DC)的側(cè)壁的側(cè)旁形成側(cè)壁隔離物(30N、31N、32N、33N)并在間隔小于所述最小間隔的所述構(gòu)圖的虛設(shè)部件的側(cè)壁之間形成超寬隔離物。剝離所述構(gòu)圖的虛設(shè)部件。暴露在所述側(cè)壁隔離物(30N、31N、32N、33N)側(cè)旁的部分所述襯底。通過(guò)蝕刻所述襯底構(gòu)圖所述襯底(12)的暴露的部分。
文檔編號(hào)H01L21/311GK101427355SQ200780014006
公開(kāi)日2009年5月6日 申請(qǐng)日期2007年4月23日 優(yōu)先權(quán)日2006年4月21日
發(fā)明者楊海寧 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司