專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及例如具有多個(gè)半導(dǎo)體芯片的半導(dǎo)體器件。
背景技術(shù)：
利用圖8來說明現(xiàn)有的由多個(gè)半導(dǎo)體芯片所構(gòu)成的半導(dǎo)體器件。 圖8是表示現(xiàn)有的半導(dǎo)體器件的結(jié)構(gòu)的立體圖。如圖8所示，現(xiàn)有的 半導(dǎo)體器件具備在上表面形成有第一電極焊盤(pad) 105的第一半導(dǎo) 體芯片106和在上表面形成有第二電極焊盤104的第二半導(dǎo)體芯片 107。在此，在第二半導(dǎo)體芯片107的上方層疊有第一半導(dǎo)體芯片106 的狀態(tài)下，當(dāng)在各半導(dǎo)體芯片之間進(jìn)行電連接時(shí)，通過導(dǎo)線(wire)
如參考專利文獻(xiàn)l )。
專利文獻(xiàn)1:日本特開2001 - 185676號公報(bào)
發(fā)明內(nèi)容
但是，在上述現(xiàn)有的半導(dǎo)體器件中，當(dāng)相互鄰接的電極焊盤之間 的距離101、要連接的分別設(shè)置在2個(gè)半導(dǎo)體芯片上的電極焊盤之間 的距離102較小時(shí)，在用于以導(dǎo)線來連接相應(yīng)電極焊盤的裝配工序中 必須同時(shí)在狹小空間內(nèi)進(jìn)行凸起(bump)形成和引線接合(wire bonding)等工序。因此，容易引起鄰接的導(dǎo)線彼此之間和鄰接的凸起 彼此之間的接觸不良或?qū)е峦蛊鹱陨淼男纬刹涣肌Ｋ蔀閷?dǎo)致裝配工 序中的成品率下降的原因。
另外，當(dāng)相互鄰接的電極焊盤之間的距離足夠大，可以在電極焊 盤彼此之間進(jìn)行直接連接時(shí)，導(dǎo)線被局部連接，結(jié)果在用樹脂等封裝 半導(dǎo)體器件時(shí)有時(shí)會產(chǎn)生缺陷。具體而言，由于存在形成有導(dǎo)線的區(qū)域和沒有形成導(dǎo)線的區(qū)域，所以當(dāng)注入樹脂等來封裝半導(dǎo)體器件時(shí)， 樹脂的流速因區(qū)域不同而發(fā)生變化，因此導(dǎo)線受到來自樹脂的應(yīng)力而 可能發(fā)生變形。其結(jié)果，會導(dǎo)致相互鄰接的導(dǎo)線彼此接觸等導(dǎo)線的形 成不良。
本發(fā)明是為解決上述問題而完成的，目的在于提供一種半導(dǎo)體器 件，能夠抑制在對多個(gè)半導(dǎo)體芯片進(jìn)行導(dǎo)線連接時(shí)產(chǎn)生的缺陷，能夠 以高成品率進(jìn)行制造，并且可靠性較高。
為解決上述問題，本發(fā)明的第一半導(dǎo)體器件包括在上表面形成 有第一電極焊盤的第一半導(dǎo)體芯片；設(shè)置在上述第一半導(dǎo)體芯片的上 方且在上表面形成有第二電極焊盤的第二半導(dǎo)體芯片；設(shè)置在上述第 一半導(dǎo)體芯片和上述第二半導(dǎo)體芯片的外側(cè)的導(dǎo)電膜；以及用于通過
上述導(dǎo)電膜來連接上述第一電極焊盤和上述第二電極焊盤的導(dǎo)線。
根據(jù)該結(jié)構(gòu)，第一電極焊盤和第二電極焊盤不是直接用導(dǎo)線來進(jìn) 行連接，而是通過導(dǎo)電膜對第一電極半導(dǎo)體芯片和第二半導(dǎo)體芯片進(jìn) 行電連接。在此，導(dǎo)電膜被設(shè)置在第一電極焊盤和第二電極焊盤的外 側(cè)，因此與直接連接第一電極焊盤和第二電極焊盤的情況相比，可以 在更寬廣的空間內(nèi)實(shí)施引線接合等工序。其結(jié)果，在本發(fā)明的半導(dǎo)體 器件中，可以抑制相互鄰接的導(dǎo)線之間的連接不良等的發(fā)生，實(shí)現(xiàn)能 夠以高成品率進(jìn)行制造的半導(dǎo)體器件。
另外，本發(fā)明的第一半導(dǎo)體器件，還可以包括用于密封上述第一 半導(dǎo)體芯片、上述第二半導(dǎo)體芯片、上述導(dǎo)電膜、以及上述導(dǎo)線的樹 脂層。根據(jù)該結(jié)構(gòu)，導(dǎo)電膜被形成在樹脂層內(nèi)，因此可以防止錯(cuò)誤地 對導(dǎo)電膜連接任意的信號，可以抑制導(dǎo)電膜短路。由此，可以在上述 效果的基礎(chǔ)上，得到可靠性較高的半導(dǎo)體器件。
再者，若上述導(dǎo)電膜為第一引線端子，則優(yōu)選例如通過利用未連 接到外部端子上的引線端子，從而無需另外準(zhǔn)備新的端子，可以比較 容易地制造抑制成品率下降的半導(dǎo)體器件。
另外，本發(fā)明的第一半導(dǎo)體器件也可以還包括配置在上述第一 半導(dǎo)體芯片和上述第二半導(dǎo)體芯片的外側(cè)的第四引線端子；以及設(shè)置
5在上述第四引線端子上的絕緣層，上述導(dǎo)電膜形成在上述絕緣層上。
根據(jù)該結(jié)構(gòu)，第一半導(dǎo)體芯片和第二半導(dǎo)體芯片通過設(shè)置在第四 引線端子上方的導(dǎo)電膜進(jìn)行連接，而導(dǎo)電膜和第四引線端子通過絕緣 層來進(jìn)行絕緣。在此，當(dāng)通過第四引線端子來連接各半導(dǎo)體芯片時(shí)， 若對第四引線端子錯(cuò)誤地輸入任意的信號則有可能引起短路。但是， 在具有上述結(jié)構(gòu)的本發(fā)明的第一半導(dǎo)體器件中，因?yàn)樵趯?dǎo)電膜和第四 引線端子之間設(shè)置有絕緣層，即使向第四引線端子輸入任意的信號， 也可以避免短路的發(fā)生。其結(jié)果，可以實(shí)現(xiàn)能夠以高成品率進(jìn)行制造、 并且可靠性更高的半導(dǎo)體器件。
接著，本發(fā)明的第二半導(dǎo)體器件，包括在上表面形成有第一電 極悍盤的第一半導(dǎo)體芯片；設(shè)置在上述第一半導(dǎo)體芯片的上方且在上 表面形成有第二電極焊盤的第二半導(dǎo)體芯片；設(shè)置在上述第一半導(dǎo)體 芯片和上述第二半導(dǎo)體芯片的外側(cè)的多個(gè)引線端子；與上述多個(gè)引線 端子的每一個(gè)連接的導(dǎo)線；以及用于密封上述第一半導(dǎo)體芯片、上述 第二半導(dǎo)體芯片、上述多個(gè)引線端子、以及上述導(dǎo)線的樹脂層，上述 多個(gè)引線端子的每一個(gè)，通過上述導(dǎo)線至少與上述第一電極焊盤和上
述第二電極焊盤的任意一個(gè)相連接。
根據(jù)該結(jié)構(gòu)，所有的引線端子都通過導(dǎo)線與半導(dǎo)體芯片進(jìn)行連 接。因此，當(dāng)向半導(dǎo)體器件注入樹脂來形成樹脂層時(shí)，與局部地形成 用于連接半導(dǎo)體芯片和引線端子的導(dǎo)線的現(xiàn)有半導(dǎo)體器件相比，可以 抑制由注入的樹脂對導(dǎo)線施加應(yīng)力，可以防止產(chǎn)生相互鄰接的導(dǎo)線接 觸等的缺陷。其結(jié)果，在本發(fā)明的第二半導(dǎo)體器件中，可以抑制導(dǎo)線 的形成不良等，實(shí)現(xiàn)能夠以高成品率進(jìn)行制造、并且可靠性較高的半 導(dǎo)體器件。
根據(jù)本發(fā)明的半導(dǎo)體器件，可以比較容易地對多個(gè)半導(dǎo)體芯片進(jìn) 行導(dǎo)線連接，因此可以實(shí)現(xiàn)具備多個(gè)半導(dǎo)體芯片、即使微細(xì)化也能抑
制成品率下降的可靠性較高的半導(dǎo)體器件。
6圖1是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)的圖。
圖2 (a)是表示現(xiàn)有半導(dǎo)體器件一個(gè)例子的圖，圖2 (b)是表示 本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)的圖。
圖3(a)是表示本發(fā)明第三實(shí)施方式的半導(dǎo)體器件的圖，圖3(b) 是圖3 (a)所示的IIIb-nib線的剖面圖。
圖4是表示本發(fā)明第四實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)的圖。
圖5 (a)是表示現(xiàn)有半導(dǎo)體器件一個(gè)例子的圖，圖5 (b)、圖5 (c )是表示本發(fā)明第五實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)的圖。
圖6 (a)是表示本發(fā)明的半導(dǎo)體器件的參考例的圖，圖6 (b)是 表示本發(fā)明第六實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)的圖。
圖7 (a)是表示現(xiàn)有半導(dǎo)體器件一個(gè)例子的圖，圖7 (b)是表示 本發(fā)明第七實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)的圖，圖7 (c)是表示現(xiàn)有 半導(dǎo)體器件的缺陷的圖。
圖8是表示現(xiàn)有半導(dǎo)體器件的結(jié)構(gòu)的圖。
21 第二半導(dǎo)體芯片
22 第一半導(dǎo)體芯片 23a、 23b 導(dǎo)線
24 引線端子
25 空間
26 第二電極焊盤
27 第一電極焊盤
35 樹脂
41 第二半導(dǎo)體芯片
42 第一半導(dǎo)體芯片 43a 第一導(dǎo)線
43b 第二導(dǎo)線 44 引線端子46第二電極焊盤
47第一電極焊盤
201導(dǎo)線
203引線端子
204第一電極焊盤
205第二電極焊盤
206第二半導(dǎo)體芯片
207第一半導(dǎo)體芯片
301鄰接的電極焊盤之間的距離
303導(dǎo)線
304第一電極焊盤
305第二電極焊盤
306第二半導(dǎo)體芯片
307第一半導(dǎo)體芯片
401導(dǎo)線
403引線端子
404第一電極焊盤
405第二電極焊盤
第二半導(dǎo)體芯片
407第一半導(dǎo)體芯片
501第二半導(dǎo)體芯片
502第一半導(dǎo)體芯片
504導(dǎo)線
505引線端子
506絕緣層
507金屬層
508第二電極焊盤
509第一電極焊盤
801第二半導(dǎo)體芯片
8802 第一半導(dǎo)體芯片
803、 803a、 803b 導(dǎo)線
804 引線端子
806 第二電極焊盤
807 第一電極焊盤 904 引線端子
1001 第二半導(dǎo)體芯片
1002 第一半導(dǎo)體芯片 1003a、 1003b 導(dǎo)線 1004a 第一引線端子 1004b 第二引線端子
1006 第二電極焊盤
1007 第一電極焊盤
1101 第二半導(dǎo)體芯片
1102 第一半導(dǎo)體芯片
1103 導(dǎo)線
1104a 第一引線端子
1104b 第二引線端子
1104c、 1104d 第三引線端子
1106 導(dǎo)線
1107 第二電極焊盤
1108 第一電極焊盤
1109 導(dǎo)線
具體實(shí)施例方式
以下，參照附圖對本發(fā)明進(jìn)行詳細(xì)說明。 (第一實(shí)施方式)
圖1是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)圖。如圖1 所示，本實(shí)施方式的半導(dǎo)體器件包括在表面設(shè)置有多個(gè)第一電極焊盤204的第一半導(dǎo)體芯片207;設(shè)置在第一半導(dǎo)體芯片207的上方且 在表面設(shè)置有多個(gè)第二電極焊盤205的第二半導(dǎo)體芯片206;設(shè)置在 第一半導(dǎo)體芯片207和第二半導(dǎo)體芯片206的外側(cè)的空引線端子(導(dǎo) 電膜)203;用于通過空引線端子203連接第一電極焊盤204和第二 電極焊盤205的導(dǎo)線201。
本實(shí)施方式的半導(dǎo)體器件，其特征在于第一電極焊盤204和第 二電極焊盤205并不是直接用導(dǎo)線進(jìn)行連接，而是通過空引線端子 203對第一半導(dǎo)體芯片207和第二半導(dǎo)體芯片206進(jìn)行電連接。根據(jù) 該結(jié)構(gòu)，空引線端子203配置在第一半導(dǎo)體芯片207和第二半導(dǎo)體芯 片206的外側(cè)，因此與直接連接第 一 電極焊盤204和第二電極焊盤205 的情況相比，可以在更寬廣的空間內(nèi)實(shí)施引線接合等工序。其結(jié)果，
成品率進(jìn)行制造的半導(dǎo)體器件。B 、 、 ' 、^ '' 々 '
另外，作為空引線端子203，在為了連接例如半導(dǎo)體芯片和外部 電路而設(shè)置的空引線端子中，通過利用未連接到外部電路的空引線端
子，無需另外準(zhǔn)備新的端子，可以比較容易地制造抑制了成品率下降 的半導(dǎo)體器件。
本實(shí)施方式的半導(dǎo)體器件，在引線框架(lead frame)上依次設(shè)置 了第一半導(dǎo)體芯片207、第二半導(dǎo)體芯片206之后，對第一電極焊盤
204和空引線端子203進(jìn)行導(dǎo)線連接。接著，通過對第二電極焊盤205 和空引線端子203進(jìn)行導(dǎo)線連接來制造本實(shí)施方式的半導(dǎo)體器件。根 據(jù)該方法，可以不引起接觸不良等而形成導(dǎo)線201。 (第二實(shí)施方式)
圖2(a)是表示現(xiàn)有半導(dǎo)體器件的一個(gè)例子的圖。另外，圖2(b) 是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)的圖。首先，利用圖 2 (a)來簡單說明現(xiàn)有半導(dǎo)體器件的一個(gè)例子。
如圖2 (a)所示，現(xiàn)有半導(dǎo)體器件具備分別在上表面形成有多個(gè) 第 一電極焊盤304和第二電極焊盤305的第 一半導(dǎo)體芯片307和第二 半導(dǎo)體芯片306。在此，多個(gè)第二電極焊盤305的每一個(gè)，在第二半導(dǎo)體芯片306的邊緣部例如以2列進(jìn)行配置。另外，第 一電極焊盤304 和第二電極焊盤305通過導(dǎo)線303而進(jìn)行直接連接。
在具有上述結(jié)構(gòu)的現(xiàn)有半導(dǎo)體器件的情況下，第二電極焊盤305 以多個(gè)列進(jìn)行配置，因此相互鄰接的電極焊盤之間的距離301小于例 如圖8所示的現(xiàn)有半導(dǎo)體器件中的鄰接的電極焊盤之間的距離101。 由此，在通過導(dǎo)線303來直接連接第一半導(dǎo)體芯片307和第二半導(dǎo)體 芯片306的工序中，需要在更狹窄的空間內(nèi)進(jìn)行作業(yè)，因而相互鄰接
的形成不良可能更加容易發(fā)生。
因此，本申請發(fā)明人發(fā)明了如圖2 (b)所示的半導(dǎo)體器件。如圖 2(b)所示，本實(shí)施方式的半導(dǎo)體器件，包括在上表面形成有多個(gè) 第一電極焊盤404的第一半導(dǎo)體芯片407;設(shè)置在第一半導(dǎo)體芯片407 的上方且在上表面設(shè)置有多個(gè)第二電極焊盤405的第二半導(dǎo)體芯片 406;配置在第一半導(dǎo)體芯片407和第二半導(dǎo)體芯片406的外側(cè)的空 引線端子403;用于通過空引線端子403連接第一電極焊盤404和第 二電極焊盤405的導(dǎo)線401。
本實(shí)施方式的半導(dǎo)體器件，其特征在于與上述第一實(shí)施方式的 半導(dǎo)體器件相同，為了連接第一半導(dǎo)體芯片407和第二半導(dǎo)體芯片 406而設(shè)置了空引線端子403。根據(jù)該結(jié)構(gòu)，在第一半導(dǎo)體芯片407 和第二半導(dǎo)體芯片406的外側(cè)設(shè)置有空引線端子403,因此可以順利 地實(shí)施引線接合等工序。因此，如本實(shí)施方式的半導(dǎo)體器件那樣，即 使在以多個(gè)列對第二電極焊盤405進(jìn)行配置的情況下，也可以抑制相 互鄰接的導(dǎo)線彼此之間的連接不良和凸起的形成不良等的發(fā)生，實(shí)現(xiàn) 能夠以高成品率進(jìn)行制造的半導(dǎo)體器件。 (第三實(shí)施方式)
圖3 (a)是表示本發(fā)明第三實(shí)施方式的半導(dǎo)體器件的圖。另外， 圖3 (b)是圖3 (a)所示的nib-IIIb線的剖面圖。
如圖3(a)所示，本實(shí)施方式的半導(dǎo)體器件，包括在上表面形 成有多個(gè)第一電極烊盤509的第一半導(dǎo)體芯片502;設(shè)置在第一半導(dǎo)體芯片502的上方且在上表面設(shè)置有多個(gè)第二電極焊盤508的第二半 導(dǎo)體芯片501;設(shè)置在第一半導(dǎo)體芯片502和第二半導(dǎo)體芯片501的 外側(cè)的空引線端子505;設(shè)置在空引線端子505上的例如由陶資構(gòu)成 的絕緣層506;設(shè)置在絕緣層506上的由鋁等構(gòu)成的金屬層507;用 于通過金屬層507連接第一電極焊盤509和第二電極焊盤508的導(dǎo)線 504。
本實(shí)施方式的半導(dǎo)體器件，其特征在于通過設(shè)置在空引線端子 505上的金屬層507，對第一半導(dǎo)體芯片502和第二半導(dǎo)體芯片501 進(jìn)行電連接。另外，如圖3(b)所示，金屬層507和空引線端子505, 通過絕緣層506來進(jìn)行絕緣。在此，在通過例如空引線端子505對第 一電極焊盤509和第二電極焊盤508進(jìn)行電連接的情況下，當(dāng)對空引 線端子505錯(cuò)誤地連接任意的信號時(shí)，則存在由于對空引線端子505 輸入來自電極焊盤的信號和任意的信號而引起短路的可能性。在本實(shí) 施方式的半導(dǎo)體器件中，在金屬層507和空引線端子505之間形成有 絕緣層506，因此即使對空引線端子505連接任意的信號，也可以避 免短路的發(fā)生。另外，與上述的第一實(shí)施方式的半導(dǎo)體器件相同，通 過利用設(shè)置在第一半導(dǎo)體芯片502和第二半導(dǎo)體芯片501外側(cè)的金屬 層507,可以順利地實(shí)施引線接合等工序。因此，在本實(shí)施方式的半 導(dǎo)體器件中，可以實(shí)現(xiàn)能夠以高成品率進(jìn)行制造且可靠性較高的半導(dǎo) 體器件。
(第四實(shí)施方式)
圖4是表示本發(fā)明第四實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。 如圖4所示，本實(shí)施方式的半導(dǎo)體器件，包括在上表面形成有多個(gè) 第一電極焊盤708的第一半導(dǎo)體芯片702;設(shè)置在第一半導(dǎo)體芯片702 的上方且在上表面設(shè)置有多個(gè)第二電極焊盤707的第二半導(dǎo)體芯片 701;配置在第一半導(dǎo)體芯片702和第二半導(dǎo)體芯片701外側(cè)的金屬 板705;用于通過金屬板705對第一半導(dǎo)體芯片702和第二半導(dǎo)體芯 片701進(jìn)行電連接的導(dǎo)線703;設(shè)置在金屬板705兩側(cè)的多個(gè)引線端 子706。在此，雖然省略了示圖，但還形成有覆蓋第一半導(dǎo)體芯片702、第二半導(dǎo)體芯片701、金屬板705、導(dǎo)線703、以及引線端子706的樹 脂層。另外，引線端子706的一部分向樹脂層的外側(cè)突出。
本實(shí)施方式的半導(dǎo)體器件，其特征在于為了連接第一半導(dǎo)體芯 片702和第二半導(dǎo)體芯片701,采用與引線端子706區(qū)別設(shè)置的金屬 板705,并且，該金屬板705形成在樹脂層內(nèi)。在該結(jié)構(gòu)中，金屬板 705被設(shè)置在封裝內(nèi)，因此可以防止對金屬板705錯(cuò)誤地連接任意的 信號，可以抑制短路的發(fā)生。其結(jié)果，可以實(shí)現(xiàn)能夠以高成品率進(jìn)行 制造、并且可靠性更高的半導(dǎo)體器件。
在本實(shí)施方式的半導(dǎo)體器件中，作為具體的封裝(package )種類， 可以使用例如SOP( Small Outline Package )和QFP( Quad Flat Package ) 等，但也并不限定于此。 (第五實(shí)施方式)
圖5(a)是表示現(xiàn)有半導(dǎo)體器件的一個(gè)例子的圖。另外，圖5(b)、 (c)是表示本發(fā)明第五實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)的圖。首先， 利用圖5 (a)來簡單說明現(xiàn)有半導(dǎo)體器件的一個(gè)例子。
如圖5(a)所示，現(xiàn)有半導(dǎo)體器件，包括在表面設(shè)置有多個(gè)第 一電極焊盤807的第一半導(dǎo)體芯片802;設(shè)置在第一半導(dǎo)體芯片802 的上方且在上表面設(shè)置有多個(gè)第二電極焊盤806的第二半導(dǎo)體芯片 801;設(shè)置在第一半導(dǎo)體芯片802和第二半導(dǎo)體芯片801的外側(cè)的引 線端子804;用于連接第一電極焊盤807和第二電極焊盤806的導(dǎo)線 803a;用于連接第二電極焊盤806和引線端子804的導(dǎo)線803b。另外， 第一半導(dǎo)體芯片802、第二半導(dǎo)體芯片801、導(dǎo)線803a、 803b、以及 引線端子804通過樹脂層來進(jìn)行密封。并且，引線端子804的一部分， 向樹脂層的外側(cè)突出，通過該引線端子804，將第二電極焊盤806連 接到外部電路。
在具有上述結(jié)構(gòu)的現(xiàn)有半導(dǎo)體器件的情況下，當(dāng)相互鄰接的第二 電極焊盤806之間的距離較小時(shí)，例如圖8所示的現(xiàn)有半導(dǎo)體器件那 樣，有可能使在引線接合等工序中的作業(yè)性變差、成品率下降。因此， 在本實(shí)施方式的半導(dǎo)體器件中，如圖5 (b)所示，通過未與外部電路
13連接的空引線端子904，對第一電極焊盤807和第二電極焊盤806進(jìn) 行連接。但是，在圖5(b)所示的半導(dǎo)體器件中，空引線端子904 的一部分，向樹脂層的外側(cè)突出，因此存在錯(cuò)誤地連接到外部電路的 危險(xiǎn)性。由此，發(fā)明了圖5 (c)所示的本實(shí)施方式的半導(dǎo)體器件。
如圖5(c)所示，本實(shí)施方式的半導(dǎo)體器件，包括在表面設(shè)置 有多個(gè)第一電極焊盤1007的第一半導(dǎo)體芯片1002;設(shè)置在第一半導(dǎo) 體芯片1002的上方且在上表面設(shè)置有多個(gè)第二電極焊盤1006的第二 半導(dǎo)體芯片1001;設(shè)置在第一半導(dǎo)體芯片1002和第二半導(dǎo)體芯片 1001的外側(cè)的第一引線端子1004a和第二引線端子1004b;用于通過 第一引線端子1004a連接第一電極焊盤1007和第二電極焊盤1006的 導(dǎo)線1003a;用于連接第二電極焊盤1006和第二引線端子1004b的導(dǎo) 線1003b。另外，第一半導(dǎo)體芯片1002、第二半導(dǎo)體芯片1001、導(dǎo)線 1003a、 1003b、第一引線端子1004a、以及第二引線端子1004b,通 過樹脂層(未圖示)來進(jìn)行密封。第二引線端子1004b的一部分向樹 脂層的外側(cè)突出，通過該第二引線端子1004b，將第二電極焊盤1006 連接到外部電路。
本實(shí)施方式的半導(dǎo)體器件，其特征在于通過第一引線端子1004a 連接第一電極焊盤1007和第二電極焊盤1006,并且，第一引線端子 1004a形成在樹脂層內(nèi)。根據(jù)該結(jié)構(gòu)，第一引線端子1004a形成在封 裝內(nèi)，因此可以防止對第一引線端子1004a輸入外部電路的信號。由 此，可以避免對第一引線端子1004a輸入來自電極焊盤的信號和來自 外部電路的信號而發(fā)生短路。因此，在本實(shí)施方式的半導(dǎo)體器件中， 可以容易地實(shí)施引線接合等工序，可以實(shí)現(xiàn)能夠以高成品率進(jìn)行制 造、并且可靠性更高的半導(dǎo)體器件。 (第六實(shí)施方式)
圖6 (a)是表示本實(shí)施方式的半導(dǎo)體器件的參考例的圖。另外， 圖6 (b)是表示本發(fā)明第六實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。 圖6 (a)是與上述圖5 (b)相同的結(jié)構(gòu)，因此省略此處的說明。在 此，在圖6 (a)所示的半導(dǎo)體器件中，空引線端子904的一部分向樹
14存在錯(cuò)誤地連接到外部電路的危險(xiǎn)性。由此， 發(fā)明了圖6 (b)所示的本實(shí)施方式的半導(dǎo)體器件。
如圖6(b)所示，本實(shí)施方式的半導(dǎo)體器件，包括在上表面形 成有多個(gè)第一電極焊盤1108的第一半導(dǎo)體芯片1102;設(shè)置在第一半 導(dǎo)體芯片1102的上方且在上表面設(shè)置有多個(gè)第二電極焊盤1107的第 二半導(dǎo)體芯片iioi;配置在第一半導(dǎo)體芯片1102和第二半導(dǎo)體芯片 1101的外側(cè)的第一引線端子1104a和第二引線端子1104b;用于通過 第一引線端子1104a對第一電極焊盤1108和第二電極焊盤1107進(jìn)行 電連接的導(dǎo)線1103;設(shè)置在第一引線端子1104a和第二引線端子 1104b的外側(cè)的第三引線端子1104c、 1104d;用于連接第二電極焊盤 1107和第二引線端子1104b的導(dǎo)線1106;用于連接第二引線端子 1104b和第三引線端子1104d的導(dǎo)線1109。在此，通過第二引線端子 1104b和第三引線端子1104d,將第二電極焊盤1107連接到外部電路。 另外，第一半導(dǎo)體芯片1102、第二半導(dǎo)體芯片1101、第一引線端子 1104a、第二引線端子1104b、導(dǎo)線1103、 1106、 1109、以及第三引線 端子1104c、 1104d通過樹脂層(未圖示)來進(jìn)行密封。并且，第三 引線端子1104c、 1104d的一部分向樹脂層的外側(cè)突出。
本實(shí)施方式的半導(dǎo)體器件，其特征在于通過第一引線端子1104a 對第一半導(dǎo)體芯片1102和第二半導(dǎo)體芯片1101進(jìn)行電連接，并且， 第一引線端子1104a形成在樹脂層內(nèi)。在該結(jié)構(gòu)中，第一引線端子 1104a設(shè)置在封裝內(nèi)，因此可以防止對第一引線端子輸入來自外部電 路的信號。由此，可以避免對第一引線端子1104a輸入來自電極焊盤 的信號和來自外部電路的信號而發(fā)生短路。因此，在本實(shí)施方式的半 導(dǎo)體器件中，可以抑制導(dǎo)線的形成不良等，可以實(shí)現(xiàn)能夠以高成品率 進(jìn)行制造、并且可靠性較高的半導(dǎo)體器件。 (第七實(shí)施方式)
圖7(a)是表示現(xiàn)有半導(dǎo)體器件的一個(gè)例子的圖。另外，圖7(b) 是表示本發(fā)明第七實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)的圖。圖7 (c)是表 示現(xiàn)有半導(dǎo)體器件的缺陷的圖。
15如圖7(a)所示，現(xiàn)有半導(dǎo)體器件，包括在表面分別形成有多 個(gè)第一電極焊盤27和第二電極焊盤26的第一半導(dǎo)體芯片22和第二 半導(dǎo)體芯片21;用于直接連接第一電極焊盤27和第二電極焊盤26 的導(dǎo)線23a;用于將第二電極焊盤26連接到外部電路的引線端子24; 用于連接引線端子24和第二電極焊盤26的導(dǎo)線23b。
在具有以上結(jié)構(gòu)的現(xiàn)有半導(dǎo)體器件中，對第一電極焊盤27和第 二電極焊盤26進(jìn)行直接連接，因此存在未連接到半導(dǎo)體芯片的引線 端子24,產(chǎn)生不存在導(dǎo)線的空間25。其結(jié)果，例如，如圖7 (c)所 示，當(dāng)注入樹脂35等對半導(dǎo)體器件進(jìn)行密封時(shí)，若從不存在導(dǎo)線的 空間25的方向?qū)π纬捎袑?dǎo)線23b的區(qū)域注入^"脂35時(shí)，在不存在導(dǎo) 線的空間25中，樹脂35快速地流動，其結(jié)果，導(dǎo)線23b從樹脂35 受到應(yīng)力，由此有可能使相互鄰接的導(dǎo)線23b接觸。為了消除這樣的 缺陷，本申請發(fā)明人發(fā)明了如圖7 (b)所示的半導(dǎo)體器件。
如圖7(b)所示，本實(shí)施方式的半導(dǎo)體器件，包括在上表面形 成有第一電極焊盤47的第一半導(dǎo)體芯片42;設(shè)置在第一半導(dǎo)體芯片 42的上方且在上表面形成有第二電極焊盤46的第二半導(dǎo)體芯片41; 設(shè)置在第一半導(dǎo)體芯片42和第二半導(dǎo)體芯片41的外側(cè)的多個(gè)引線端 子44;用于連接第一電極焊盤47和上述第二電極焊盤46的第一導(dǎo)線 43a;用于連接第二電極焊盤46和引線端子44的第二導(dǎo)線43b。另外， 雖然省略了示圖，但第一半導(dǎo)體芯片42、第二半導(dǎo)體芯片41、第一 導(dǎo)線43a、第二導(dǎo)線43b、以及引線端子44通過樹脂層來進(jìn)行密封。
本實(shí)施方式的半導(dǎo)體器件，其特征在于所有為了連接半導(dǎo)體芯 片和外部電路而設(shè)置的引線端子44都通過第二導(dǎo)線43b而與半導(dǎo)體 芯片進(jìn)行連接。由此，當(dāng)通過例如樹脂密封來實(shí)施半導(dǎo)體器件的封裝 時(shí)，與局部地形成用于連接半導(dǎo)體芯片和引線端子的導(dǎo)線的現(xiàn)有半導(dǎo) 體器件相比，可以控制所注入的樹脂的流速變化，可以抑制相互鄰接 的導(dǎo)線彼此之間接觸等缺陷的發(fā)生。其結(jié)果，在本實(shí)施方式的半導(dǎo)體 器件中，可以抑制導(dǎo)線的形成不良等，可以實(shí)現(xiàn)能以高成品率進(jìn)行制 造且可靠性較高的半導(dǎo)體器件。工業(yè)上的利用可能性
本發(fā)明的半導(dǎo)體器件能有效用于例如具有多個(gè)半導(dǎo)體芯片的半 導(dǎo)體器件的微型化。
權(quán)利要求
1. 一種半導(dǎo)體器件，其特征在于，包括在上表面形成有第一電極焊盤的第一半導(dǎo)體芯片；設(shè)置在上述第一半導(dǎo)體芯片的上方且在上表面形成有第二電極焊盤的第二半導(dǎo)體芯片；設(shè)置在上述第一半導(dǎo)體芯片和上述第二半導(dǎo)體芯片的外側(cè)的導(dǎo)電膜；以及用于通過上述導(dǎo)電膜來連接上述第一電極焊盤和上述第二電極焊盤的導(dǎo)線。
2. 才艮據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，上述第 一 電極焊盤和上述第二電極焊盤分別在上述第 一半導(dǎo)體芯片上 和上述第二半導(dǎo)體芯片上形成有多個(gè)，上述多個(gè)第一電極焊盤和上述多個(gè)第二電極焊盤分別按多個(gè)列配置在 上述第一半導(dǎo)體芯片和上述第二半導(dǎo)體芯片的邊緣部上。
3. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于，還包括 用于密封上述第一半導(dǎo)體芯片、上述第二半導(dǎo)體芯片、上述導(dǎo)電膜、以及上述導(dǎo)線的樹脂層。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于， 上述導(dǎo)電膜是第一引線端子。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，還包括 設(shè)置在上述第一半導(dǎo)體芯片和上述第二半導(dǎo)體芯片的外側(cè)，且用于將上述第一電極焊盤或上述第二電極焊盤連接到外部電路的第二引線端子， 上述第一引線端子形成在上述樹脂層內(nèi)。
6. 根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，還包括第二引線端子，設(shè)置在上述第 一半導(dǎo)體芯片和上述第二半導(dǎo)體芯片的外側(cè)，并用于將上述第一電^i早盤或上述第二電^i焊盤連接到外部電^s和第三引線端子，位于上述第二引線端子與上述第一電^i早盤和上述第二電極焊盤之間且設(shè)置在上述樹脂層內(nèi)，用于通過上述第二引線端子將上 述第一電極焊盤或上述第二電極焊盤連接到上述外部電路， 上述第 一 引線端子形成在上述樹脂層內(nèi)。
7. 根據(jù)權(quán)利要求1 3中任意一項(xiàng)所述的半導(dǎo)體器件，其特征在于， 還包括設(shè)置在上述第一半導(dǎo)體芯片和上述第二半導(dǎo)體芯片的外側(cè)的第四引線 端子；和設(shè)置在上述第四引線端子上的絕緣層， 上述導(dǎo)電膜形成在上述絕緣層上。
8. —種半導(dǎo)體器件，其特征在于，包括 在上表面形成有第一電極焊盤的第一半導(dǎo)體芯片； 設(shè)置在上述第一半導(dǎo)體芯片的上方且在上表面形成有第二電極焊盤的第二半導(dǎo)體芯片；設(shè)置在上述第 一半導(dǎo)體芯片和上述第二半導(dǎo)體芯片的外側(cè)的多個(gè)引線 端子；與上述多個(gè)引線端子分別連接的導(dǎo)線；以及用于密封上述第一半導(dǎo)體芯片、上述第二半導(dǎo)體芯片、上述多個(gè)引線 端子、以及上述導(dǎo)線的樹脂層，其中，上述多個(gè)51線端子分別通過上述導(dǎo)線至少與上述第 一 電極焊盤和上述 第二電極焊盤中的任意一方相連接。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件，包括在上表面形成有第一電極焊盤的第一半導(dǎo)體芯片；設(shè)置在第一半導(dǎo)體芯片的上方且在上表面形成有第二電極焊盤的第二半導(dǎo)體芯片；設(shè)置在第一半導(dǎo)體芯片和上述第二半導(dǎo)體芯片的外側(cè)的導(dǎo)電膜；以及導(dǎo)線。第一電極焊盤和第二電極焊盤通過導(dǎo)電膜由導(dǎo)線電連接。
文檔編號H01L25/065GK101467251SQ20078000470
公開日2009年6月24日 申請日期2007年12月21日 優(yōu)先權(quán)日2007年6月1日
發(fā)明者山崎賢司, 山田裕, 松本幸子, 森田紋子 申請人:松下電器產(chǎn)業(yè)株式會社