專利名稱：芯片結(jié)構(gòu)與芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型是有關(guān)于一種半導(dǎo)體元件，且特別是有關(guān)于一種芯片結(jié)構(gòu)與 芯片封裝結(jié)構(gòu)。
背景技術(shù)：
在半導(dǎo)體產(chǎn)業(yè)中，集成電路(integratedcircuits, IC)的生產(chǎn)主要可分為 三個(gè)階段集成電路的設(shè)計(jì)、集成電路的制作及集成電路的封裝。在集成電路的制作中，芯片(chip)是經(jīng)由晶片(wafer)制作、形成集 成電路以及切割晶片(wafer sawing )等步驟而完成。晶片具有一有源面(active surface),其泛指晶片的具有有源元件(active element)的表面。當(dāng)晶片內(nèi)部 的集成電路完成之后，晶片的有源面更配置有多個(gè)接墊(pad),以使最終由 晶片切割所形成的芯片可經(jīng)由這些接墊而向外電性連接至 一承載器(carrier )。岸義載器例如為 一導(dǎo)線架(leadframe )或一電路才反(circuit board )。 芯片可通過(guò)引線鍵合技術(shù)(wire-bonding technology)或倒裝芯片鍵合技術(shù)(flip-chip bonding technology)而電性連接至承載器，使得芯片的這些接墊 可電性連接至承載器的多個(gè)接點(diǎn)，以構(gòu)成一芯片封裝結(jié)構(gòu)。在習(xí)知的芯片封裝結(jié)構(gòu)中，芯片的這些接墊的其中之一為輸入/輸出接墊(I/Opad),且這些接墊的其中另一為接地接墊(groundpad)。輸入/輸出接 墊通過(guò)芯片內(nèi)部的一電路結(jié)構(gòu)(circuit structure)而電性連接至接地接墊。 電路結(jié)構(gòu)通?？删哂卸鄠€(gè)電子元件(例如有源元件或無(wú)源元件)。當(dāng)芯片封 裝結(jié)構(gòu)運(yùn)作時(shí)，輸^/輸出接墊與接地接墊之間會(huì)存有一電位差，使得一電流 依序流經(jīng)輸入/輸出接墊、電路結(jié)構(gòu)與接地接墊。然而，若上述電位差大于輸結(jié)構(gòu)的電流的量值將會(huì)過(guò)大而造成電路結(jié)構(gòu)的這些電子元件的損壞。為了改善上述缺點(diǎn)，習(xí)知的另一種芯片封裝結(jié)構(gòu)^皮提出。在另一種芯片 封裝結(jié)構(gòu)中，芯片的輸入/輸出接墊分別通過(guò)芯片內(nèi)部的一電路結(jié)構(gòu)與一保護(hù) 電路結(jié)構(gòu)(protect circuit structure)而電性連接至接地接墊，且電路結(jié)構(gòu)與保護(hù)電路結(jié)構(gòu)并聯(lián)。當(dāng)習(xí)知芯片封裝結(jié)構(gòu)運(yùn)作時(shí)，若輸入/輸出接墊與接地接 墊之間所存有的一電位差大于輸入/輸出接墊與接地接墊之間所被設(shè)計(jì)可容 許的預(yù)設(shè)電位差，則保護(hù)電路結(jié)構(gòu)將會(huì)讓一部分的電流通過(guò)，使得電路結(jié)構(gòu) 的這些電子元件不易因?yàn)榱鹘?jīng)電路結(jié)構(gòu)的電流的量值過(guò)大而產(chǎn)生損害。然而，由于上述保護(hù)電路結(jié)構(gòu)是內(nèi)埋(embed)于芯片內(nèi)部，所以其可通過(guò)的 電流的量值較小。實(shí)用新型內(nèi)容本實(shí)用新型提供一種芯片結(jié)構(gòu)與芯片封裝結(jié)構(gòu)，其具有至少一電路保護(hù) 元件(circuit protection element )。本實(shí)用新型提出一種芯片結(jié)構(gòu)(chip structure)，其包括一基材(base)、 至少一非接地接墊(non-groundpad )、至少一接地接墊、 一電路結(jié)構(gòu)與至少 一電路保護(hù)元件。基材具有一表面。非接地接墊配置于表面上，且接地接墊 配置于表面上。電路結(jié)構(gòu)配置于基材內(nèi)，且非接地接墊通過(guò)電路結(jié)構(gòu)而電性 連接至接地接墊。電路保護(hù)元件配置于表面上。非接地接墊通過(guò)電路保護(hù)元 件而電性連接至接地接墊，且電路保護(hù)元件與電路結(jié)構(gòu)并聯(lián)。本實(shí)用新型提出一種芯片封裝結(jié)構(gòu)，其包括一基板(substrate)與一芯 片。芯片配置于基板上，且芯片包括一基材、至少一非接地接墊、至少一接 地接墊、 一電路結(jié)構(gòu)與至少一電路保護(hù)元件?；木哂幸槐砻妗７墙拥亟訅| 配置于表面上且電性連接至基板。接地接墊配置于表面上且電性連接至基 板。電路結(jié)構(gòu)配置于基材內(nèi)，且非接地接墊通過(guò)電路結(jié)構(gòu)而電性連接至接地 接墊。電路保護(hù)元件配置于表面上。非接地接墊通過(guò)電路保護(hù)元件而電性連 接至接地接墊，且電路保護(hù)元件與電路結(jié)構(gòu)并聯(lián)。當(dāng)本實(shí)用新型的芯片封裝結(jié)構(gòu)運(yùn)作時(shí)，若非接地接墊與接地接墊之間所差，則電路保護(hù)元件將會(huì)讓一部分的電流通過(guò)，使得電路結(jié)構(gòu)所具有的這些 電子元件不易因?yàn)榱鹘?jīng)電路結(jié)構(gòu)的電流的量值過(guò)大而產(chǎn)生損害。為讓本實(shí)用新型的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并 配合所附圖式，作詳細(xì)說(shuō)明如下。


圖1A和IB繪示本實(shí)用新型第一實(shí)施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖，其中圖1B是圖1A的局部區(qū)域放大圖。圖2繪示本實(shí)用新型第二實(shí)施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。圖3A繪示本實(shí)用新型第三實(shí)施例的 一種芯片封裝結(jié)構(gòu)的俯視示意圖。圖3B繪示圖3A的芯片封裝結(jié)構(gòu)沿著線I-I，的剖面示意圖。圖4繪示本實(shí)用新型第四實(shí)施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。主要元件符號(hào)說(shuō)明200、 300、 400、 500:芯片封裝結(jié)構(gòu) 210、 410、 510:基板220、 420、 520:芯片221、 421:基材 221a、 421a:表面222、 422:接墊222a、 322a:非4妻地4妻墊 222b、 322b:接地接墊 223:電路結(jié)構(gòu)224、 324、 424、 524:電鴻一床護(hù)元件 224a: PN 二極管224b:導(dǎo)電連接件225、 325: <呆護(hù)層226、 326:凸塊 426:焊線Al: P型半導(dǎo)體 A2: N型半導(dǎo)體具體實(shí)施方式
請(qǐng)參考圖1A和1B，其繪示本實(shí)用新型第一實(shí)施例的一種芯片封裝結(jié)構(gòu) 的剖面示意圖，其中圖1B是圖1A的局部區(qū)域放大圖。第一實(shí)施例的芯片 封裝結(jié)構(gòu)200包括一基板210與一芯片220。芯片220配置于基板210上， 且芯片220包括一基材221、多個(gè)接墊222、 一電路結(jié)構(gòu)223與至少一電路 保護(hù)元件224 (圖1A和1B示意地繪示一個(gè))。基材221具有一表面221a, 例如是有源面。這些接墊222 (亦即，芯片接墊)配置于表面221a上且電性 連接至基板210。這些接墊222的其中之至少一為非接地接墊222a (例如為輸入/輸出接墊或電源接墊)，且這些接墊222的其中之至少另 一為接地接墊 222b。電路結(jié)構(gòu)223配置于基材221內(nèi)，且非接地接墊222a通過(guò)電路結(jié)構(gòu)223 而電性連接至接地接墊222b。電路保護(hù)元件224配置子基材221的表而221a 上。非接地接墊222a通過(guò)電路保護(hù)元件224而電性連接至接地接墊222b, 且電路保護(hù)元件224與電路結(jié)構(gòu)223并if關(guān)。當(dāng)芯片封裝結(jié)構(gòu)200運(yùn)作時(shí)，若非接地接墊222a與接地接墊222b之間 所存有的一電位差大于非接地接墊222a與接地接墊222b之間所被設(shè)計(jì)可容 許的一預(yù)設(shè)電位差，則電路保護(hù)元件224將會(huì)讓一部分的電流通過(guò)，使得電 路結(jié)構(gòu)223所具有的多個(gè)電子元件223a (例如有源元件或無(wú)源元件)不易因 為流經(jīng)電路結(jié)構(gòu)223的電流的量值過(guò)大而產(chǎn)生損害。值得注意的是，第一實(shí) 施例的電路保護(hù)元件224并不內(nèi)埋于芯片220的基材221的內(nèi)部，所以電路 保護(hù)元件224可不受到基材221的內(nèi)部空間的限制。因此，第一實(shí)施例的電 路保護(hù)元件224可通過(guò)的電流的量值較大。在第一實(shí)施例中，芯片220還包括一保護(hù)層(passivation layer) 225與 多個(gè)凸塊(bump ) 226。保護(hù)層225覆蓋基材221的表面221a與電路保護(hù)元 件224,且保護(hù)層225暴露出這些接墊222。這些凸塊226分別配置于這些 接墊222上，基材221的表面221a面向基板210，且這些接墊222分別通過(guò) 這些凸塊226而電性連接至基板210。換言之，在第一實(shí)施例中，芯片220 是通過(guò)倒裝芯片鍵合技術(shù)而電性連接至基板210。在第一實(shí)施例中，電路保護(hù)元件224包括至少一PN二極管224a(圖IB 示意地繪示兩個(gè))，各個(gè)PN二極管包括一P型半導(dǎo)體Al與一N型半導(dǎo)體 A2。非接地接墊222a、這些PN 二極管224a與接地接墊222b依序串聯(lián)。詳 言之，就圖1B所繪示的相對(duì)位置而言，非接地接墊222a電性連接至右邊的 PN 二極管224a的P型半導(dǎo)體Al,右邊的PN 二極管224a的N型半導(dǎo)體 A2電性連接至左邊的PN 二極管224a的P型半導(dǎo)體Al,且左邊的PN 二極 管之N型半導(dǎo)體A2電性連接至接地接墊222b。進(jìn)言之，電路保護(hù)元件224 更包括至少一導(dǎo)電連接件224b(其材質(zhì)例如為金屬)，其電性連接上述兩PN 二極管224a。在此必須強(qiáng)調(diào)的是，非接地接墊222a與接地接墊222b的數(shù)量與位置、 電路保護(hù)元件224的數(shù)量以及各個(gè)電路保護(hù)元件224之這些PN 二極管224a 的數(shù)量可依照設(shè)計(jì)需求而有所改變，據(jù)此第一實(shí)施例只是用以舉例而非限定本實(shí)用#斤型。請(qǐng)參考圖2，其繪示本實(shí)用新型第二實(shí)施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。第二實(shí)施例的芯片封裝結(jié)構(gòu)300與第 一 實(shí)施例的芯片封裝結(jié)構(gòu)200 的主要不同之處在于，第二實(shí)施例的電路保護(hù)元件324是配置子保護(hù)層325 上。非接地接墊322a依序通過(guò)這些凸塊326的其中之一、電路保護(hù)元件324 與這些凸塊326的其中另一而電性連接至接地接墊322b。圖3A繪示本實(shí)用新型第三實(shí)施例的一種芯片封裝結(jié)構(gòu)的俯視示意圖， 圖3B繪示圖3A的芯片封裝結(jié)構(gòu)沿著線I-I，的剖面示意圖。請(qǐng)參考圖3A與 圖3B,第三實(shí)施例的芯片封裝結(jié)構(gòu)400與上述實(shí)施例的芯片封裝結(jié)構(gòu)200、 300的主要不同之處在于，第三實(shí)施例的芯片封裝結(jié)構(gòu)400更包括多條焊線 (bonding wire )426?；?21的表面421a遠(yuǎn)離基板410。電路保護(hù)元件424 配置于基材421的表面421a上，且這些接墊422分別通過(guò)這些焊線426而 電性連接至基板410。換言之，在第三實(shí)施例中，芯片420是通過(guò)引線鍵合 技術(shù)而電性連接至基板410。請(qǐng)參考圖4,其繪示本實(shí)用新型第四實(shí)施例的一種芯片封裝結(jié)構(gòu)的剖面 示意圖。第四實(shí)施例的芯片封裝結(jié)構(gòu)500與上述實(shí)施例的芯片封裝結(jié)構(gòu)200、 300、 400的主要不同之處在于，芯片封裝結(jié)構(gòu)500包括多個(gè)芯片520。這些 芯片520是以堆迭的方式配置于基板510上，且這些芯片520的至少其中之 一具有至少一電路保護(hù)元件524。綜上所述，本實(shí)用新型的芯片結(jié)構(gòu)與芯片封裝結(jié)構(gòu)至少具有以下的優(yōu)點(diǎn)一、 當(dāng)本實(shí)用新型的芯片封裝結(jié)構(gòu)運(yùn)作時(shí)，若非接地接墊與接地接墊之 間所存有的電位差大于非接地接墊與接地接墊之間所被設(shè)計(jì)可容許的預(yù)設(shè)電位差，則電路保護(hù)元件將會(huì)讓一部分的電流通過(guò)，使得電路結(jié)構(gòu)所具有的 這些電子元件不易因?yàn)榱鹘?jīng)電路結(jié)構(gòu)的電流的量值過(guò)大而產(chǎn)生損害。二、 在本實(shí)用新型的芯片結(jié)構(gòu)與芯片封裝結(jié)構(gòu)中，電路保護(hù)元件并不內(nèi) 埋于芯片的基材的內(nèi)部，所以電路保護(hù)元件可不受到基材的內(nèi)部空間的限 制。因此，本實(shí)用新型的電路保護(hù)元件可通過(guò)的電流的量值較大。雖然本實(shí)用新型已以實(shí)施例揭露如上，然其并非用以限定本實(shí)用新型， 任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本實(shí)用新型的精神和范圍 內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本實(shí)用新型的保護(hù)范圍當(dāng)視所附的權(quán)利 要求所界定者為準(zhǔn)。
權(quán)利要求1. 一種芯片結(jié)構(gòu)，其特征在于包括一基材，具有一表面；至少一非接地接墊，配置于該表面上；以及至少一接地接墊，配置于該表面上；一電路結(jié)構(gòu)，配置于該基材內(nèi)，其中該非接地接墊通過(guò)該電路結(jié)構(gòu)而電性連接至該接地接墊；以及至少一電路保護(hù)元件，配置于該表面上，其中該非接地接墊通過(guò)該電路保護(hù)元件而電性連接至該接地接墊，且該電路保護(hù)元件與該電路結(jié)構(gòu)并聯(lián)。
2. 如權(quán)利要求1所述的芯片結(jié)構(gòu)，其特征在于該電路保護(hù)元件包括一第 一 PN 二極管，且該第一 PN 二極管的一第一 P型半導(dǎo)體電性連接至該非接 地接墊，該第一 PN二極管的一第一N型半導(dǎo)體電性連接至該接地接墊。
3. 如權(quán)利要求1所述的芯片結(jié)構(gòu)，其特征在于還包括一保護(hù)層，其中該 電路保護(hù)元件配置于該表面上，且該保護(hù)層覆蓋該表面與該電路保護(hù)元件且 暴露出該非接地接墊與該接地接墊。
4. 如權(quán)利要求1所述的芯片結(jié)構(gòu)，其特征在于還包括 一保護(hù)層，覆蓋該表面且暴露出該非接地接墊與該接地接墊；以及 多個(gè)凸塊，分別配置于該非接地接墊與該接地接墊上，其中該電路保護(hù)元件配置于該保護(hù)層上，且該非接地接墊依序通過(guò)該些凸塊之一、該電路保 護(hù)元件與該些凸塊之另 一 而電性連接至該接地接墊。
5. 如權(quán)利要求1所述的芯片結(jié)構(gòu)，其特征在于該非接地接墊為一輸入/ 輸出接墊或一電源接墊。
6. —種芯片封裝結(jié)構(gòu)，其特征在于包括 一基板；以及一芯片，配置于該基板上，包括 一基材，具有一表面；至少一非接地接墊，配置于該表面上且電性連接至該基板；以及 至少 一接地接墊，配置于該表面上且電性連接至該基板； 一電路結(jié)構(gòu)，配置于該基材內(nèi)，其中該非接地接墊通過(guò)該電路結(jié)構(gòu)而電 性連接至該接地接墊；以及至少一電路保護(hù)元件，配置于該表面上，其中該非接地接墊通過(guò)該電路 保護(hù)元件而電性連接至該接地接墊，且該電路保護(hù)元件與該電路結(jié)構(gòu)并聯(lián)。
7. 如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于該電路保護(hù)元件包括 —第一 PN 二極管，且該第一 PN 二極管的一第一 P型半導(dǎo)體電性連接至該 非接地接墊，該第一 PN 二極管的 一第一 N型半導(dǎo)體電性連接至該接地接墊。
8. 如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于該芯片還包括 一保護(hù)層，其中該電路保護(hù)元件配置于該表面上，且該保護(hù)層覆蓋該表面與該電路保護(hù)元件且暴露出該非接地接墊與該接地接墊；以及多個(gè)凸塊，分別配置于該非接地接墊與該接地接墊上，其中該表面面向 該基板，且該非接地接墊與該接地接墊分別通過(guò)該些凸塊而電性連接至該基 板。
9. 如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于該芯片還包括 一保護(hù)層，覆蓋該表面且暴露出該非接地接墊與該接地接墊；以及 多個(gè)凸塊，分別配置于該非接地接摯與該接地接墊上，其中該電路保護(hù)元件配置于該保護(hù)層上，該非接地接墊依序通過(guò)該些凸塊之一、該電路保護(hù) 元4牛與該些凸塊之另一而電性連4秦至該接:i也4妄墊，該表面面向該基^反，且該 非接地接墊與該接地接墊分別通過(guò)該些凸塊而電性連接至該基板。
10. 如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于該非接地接墊為一輸 入/輸出接墊或一 電源接墊。
專利摘要一種芯片結(jié)構(gòu)，其包括一基材、至少一非接地接墊、至少一接地接墊、一電路結(jié)構(gòu)與至少一電路保護(hù)元件?；木哂幸槐砻妗７墙拥亟訅|配置于表面上，且接地接墊配置于表面上。電路結(jié)構(gòu)配置于基材內(nèi)，且非接地接墊通過(guò)電路結(jié)構(gòu)而電性連接至接地接墊。電路保護(hù)元件配置于表面上。非接地接墊通過(guò)電路保護(hù)元件而電性連接至接地接墊，且電路保護(hù)元件與電路結(jié)構(gòu)并聯(lián)。
文檔編號(hào)H01L23/485GK201117659SQ20072015710
公開(kāi)日2008年9月17日 申請(qǐng)日期2007年7月17日 優(yōu)先權(quán)日2007年7月17日
發(fā)明者徐業(yè)奇, 蔡政村 申請(qǐng)人:威盛電子股份有限公司