專利名稱：半導(dǎo)體元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件，特別是涉及一種具有輸入/輸出元件及核 心元件且較可靠的半導(dǎo)體元件。
背景技術(shù)：
一般而言，半導(dǎo)體元件是一種于半導(dǎo)體晶圓上所制備而得，且非常微 小的電子構(gòu)件。使用不同的制備技術(shù)可將這些元件制造并連接在一起而形 成集成電路。特定數(shù)目的集成電路可建構(gòu)在單一個(gè)晶片上，特定數(shù)目的集 成電路可用來在電子運(yùn)用的操作中，以執(zhí)行一系列有用的功能。而上述的 電子運(yùn)用可以為，例如行動(dòng)電話、個(gè)人電腦和個(gè)人游戲裝置。由于上述大 眾化裝置對(duì)尺寸的需求，使得這些形成在晶片上的構(gòu)件也必須非常地微小。其中包含許多種類的半導(dǎo)體構(gòu)件，例如電晶體，是一種用來控制電子訊號(hào)的開關(guān)；二極管則執(zhí)行相似但不同的功能；而電阻器以及電容器也被以 半導(dǎo)體元件的形式形成。超過百萬個(gè)此類構(gòu)件形成在單一晶片上，并且連 結(jié)在一起以形成集成電路。這些半導(dǎo)體元件使用一連串工藝操作而形成于晶圓基材(也稱作村底) 上。 一般而言，使用離子植入來賦予基材半導(dǎo)體特性或在基材上形成結(jié)構(gòu)。 接著選擇性地加入或移除隔離層及導(dǎo)電材料以創(chuàng)造出每一個(gè)個(gè)別元件的一 部分。光刻膠材料形成于一個(gè)或多個(gè)下層材質(zhì)層之上。然后將光刻膠選擇 性地暴露于光線之中，其中此光線穿過一個(gè)稱為光掩模的屏幕。受曝光的 部分會(huì)產(chǎn)生與未曝光部分不同的物理特性。根據(jù)光刻膠的特性，借由一種 選擇性溶劑可將光刻膠的曝光與未曝光兩部分其中之一移除，而形成一組 保護(hù)結(jié)構(gòu)。當(dāng)此一保護(hù)結(jié)構(gòu)被使用時(shí)，下方材質(zhì)層未被保護(hù)的部分會(huì)被，例如蝕 刻工藝，減損或完全移除。也可能進(jìn)行離子植入處理。在任何情形下，當(dāng) 選擇性的處理或移除工藝完成之后，移除遺留下來的光刻膠結(jié)構(gòu)都會(huì)在不 傷害下方材質(zhì)層的前提下，采用 一種用來移除光刻膠的溶液來進(jìn)行移除。 以下將以典型的電晶體作為本發(fā)明的背景。請(qǐng)參照?qǐng)D1，圖1繪示一種傳統(tǒng)半導(dǎo)體元件10的結(jié)構(gòu)剖面圖。半導(dǎo)體 元件10是一種包含有形成在基材20上的柵極結(jié)構(gòu)12的電晶體。柵極結(jié)構(gòu) 12包括一個(gè)借由柵氧化硅13與基材20隔離的柵極14。柵極14由例如金 屬或結(jié)晶多晶硅所構(gòu)成。柵氧化硅13只是一部分被氧化的硅基材20。金屬接觸15來提供多晶硅柵極一個(gè)與外部導(dǎo)體的終端進(jìn)行接觸的可靠區(qū)域。間隙壁位于4冊(cè)極14的其中一個(gè)側(cè)壁，在此一案例中間隙壁16和間隙壁17具 有此一功能。 一般而言源極區(qū)21和漏極區(qū)23借由離子植入形成在基材20 之中，借以在柵極結(jié)構(gòu)12下方的源極區(qū)21和漏極區(qū)23之間定義出一條通 道22。操作上，當(dāng)施予柵極14—特定電壓，可使電流通過通道22。有時(shí)，半導(dǎo)體元件例如圖1所繪示的電晶體可能被用于不同但具有互 補(bǔ)性質(zhì)的功能。在一個(gè)案例中所使用的兩個(gè)電晶體，其中一個(gè)作為核心元 件；另一個(gè)則做為輸入/輸出元件。圖2繪示此種半導(dǎo)體元件30的結(jié)構(gòu)剖面 圖。圖中，半導(dǎo)體元件30之中的核心阱18和輸入/輸出阱19彼此相鄰的 形成，并且借由一淺勾隔離結(jié)構(gòu)26彼此分隔(亦可參見圖1)。核心阱18和 輸入/輸出阱19借由不同的離子摻雜分別地形成于基材20之中，以提供兩 者預(yù)設(shè)的電子特性。其中圖1所繪示的電晶體形成在半導(dǎo)體元件30的核心 阱18上。第二電晶體， 一種輸入/輸出元件40則形成在輸入/輸出阱19上。輸 入/輸出元件40具有包含一柵極34的柵極結(jié)構(gòu)45,其中柵極34借由柵介 電層33與輸入/輸出阱19隔離。接觸35直接設(shè)于柵極34上。間隙壁36 和37則設(shè)在柵極結(jié)構(gòu)45的其中一側(cè)源極區(qū)41和漏極區(qū)43則是在柵極結(jié) 構(gòu)45下方積材20的輸入/輸出阱19部分定出通道42。很明顯的，半導(dǎo)體元件10和輸入/輸出元件40的構(gòu)成組件相似。但其 中仍不同點(diǎn)，此不同點(diǎn)影響了這兩種元件在同一晶圓上的制作。在一些應(yīng) 用上，當(dāng)核心元件具有比輸入/輸出元件還要薄的柵氧化系層時(shí)，會(huì)使其因 而展現(xiàn)了較佳的性能。而另一方面，由于輸入/輸出元件則必須處理較高的 電壓，因此不能同時(shí)以適合核心元件的最佳標(biāo)準(zhǔn)來進(jìn)行制造輸入/輸出元 件。因此有需要提供一種可靠的半導(dǎo)體元件制造方法，以有效率的方式， 同時(shí)因應(yīng)制造上述兩種不同元件所需的功能標(biāo)準(zhǔn)。而本發(fā)明的實(shí)施例正可 提供上述問題的解決方案。由此可見，上述現(xiàn)有的半導(dǎo)體元件在結(jié)構(gòu)與使用上，顯然仍存在有不 便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問題，相關(guān)廠商 莫不費(fèi)盡心思來謀求解決之道，但長(zhǎng)久以來一直未見適用的設(shè)計(jì)被發(fā)展完 成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者 急欲解決的問題。因此如何能創(chuàng)設(shè)一種新型結(jié)構(gòu)的半導(dǎo)體元件，實(shí)屬當(dāng)前重 要研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。有鑒于上述現(xiàn)有的半導(dǎo)體元件存在的缺陷，本發(fā)明人基于從事此類產(chǎn) 品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識(shí)，并配合學(xué)理的運(yùn)用，積極加 以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型結(jié)構(gòu)的半導(dǎo)體元件，能夠改進(jìn)一般現(xiàn)有的半導(dǎo)體元件，使其更具有實(shí)用性。經(jīng)過不斷的研究、設(shè)計(jì)，并經(jīng)過反復(fù)試 作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。發(fā)明內(nèi)容本發(fā)明的主要目的在于，克服現(xiàn)有的半導(dǎo)體元件存在的缺陷，而提供 一種新型結(jié)構(gòu)的半導(dǎo)體元件，所要解決的技術(shù)問題是使其同時(shí)具有核心構(gòu) 件和輸入/輸出構(gòu)件，從而更加適于實(shí)用。本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種半導(dǎo)體元件，其包括 一核心元件，包括一高介電常數(shù)柵介電層形成于一應(yīng)變硅通道區(qū)之上；以及一輸入/輸出元件，其中該輸入/輸出元件包括一非高t電常數(shù)柵介電層。本發(fā)明的目的及鱗決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。 前述的半導(dǎo)體元件，其中所述的高介電常數(shù)柵介電層具有大于8的一介電常數(shù)。前述的半導(dǎo)體元件，更包括一電晶體。前述的半導(dǎo)體元件，其中所述的應(yīng)變硅通道區(qū)包括一硅層形成在一硅-鍺層之上。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù) 本發(fā)明提出的一種半導(dǎo)體元件，其包括 一第一構(gòu)件，包括一高介電常數(shù) 柵介電層形成于一應(yīng)變硅通道區(qū)之上，其中該應(yīng)變硅通道區(qū)包括硅-鍺；以 及一第二構(gòu)件，其中該輸入/輸出元件包括一非高介電常數(shù)介電層。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。 前述的半導(dǎo)體元件，其中所述的第一構(gòu)件是一電晶體，具有一漏極區(qū) 和一源極區(qū)，其中該漏極區(qū)和該源極區(qū)的每一者都具有一上方邊界延伸高 過該高介電常數(shù)柵介電層。前述的半導(dǎo)體元件，其中所述的第二構(gòu)件包括一柵極結(jié)構(gòu)，該柵極結(jié) 構(gòu)包含二氧化硅柵介電層。前述的半導(dǎo)體元件，更包一金屬柵極沉積于該高介電常數(shù)柵介電層上。 本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上可知，為了 達(dá)到上述目的，本發(fā)明一實(shí)施例提供了一種半導(dǎo)體元件，使此一半導(dǎo)體元 件可同時(shí)具有核心元件以及輸入/輸出元件所提供的兩種不同但性質(zhì)互補(bǔ) 的功能。此一種半導(dǎo)體元件包括一核心元件以及一輸入/輸出元件。其中核 心元件具有設(shè)于應(yīng)變硅(Strained-Si 1 icon)通道區(qū)上的高介電常數(shù)的柵介電層。其中，輸入/輸出元件包含有非高介電常數(shù)的柵介電層。高介電常數(shù) 的柵介電層較佳具有大于8的介電常數(shù)。雖然上述電子構(gòu)件，例如金氧半 導(dǎo)體場(chǎng)效應(yīng)電晶體，可能具有金屬、多晶硅或金屬硅化物柵極其中之一，但本發(fā)明的半導(dǎo)體元件還包括電阻。應(yīng)變硅通道區(qū)較佳是借由在鄰接于核 心元件的凹室中的硅-鍺上方，原位磊晶成長(zhǎng)硅所形成。根據(jù)本發(fā)明的另一實(shí)施例，提供一種半導(dǎo)體元件，可使此一半導(dǎo)體元 件可同時(shí)具有兩種不同但具有互補(bǔ)性質(zhì)的功能。此一半導(dǎo)體元件包括第一 構(gòu)件，此第 一構(gòu)件具有高介電系數(shù)柵介電層并且設(shè)在包含有硅者的應(yīng)變硅 通道區(qū)上方。半導(dǎo)體元件還包括包含有非高介電系數(shù)柵介電層的第二構(gòu)件。 半導(dǎo)體元件的第一構(gòu)件可以是例如，具有源極區(qū)和漏極區(qū)的電晶體，其中 源極區(qū)和漏極區(qū)皆各自具有一個(gè)延伸高過高介電系數(shù)柵介電層的阻障層。 第一構(gòu)件也同時(shí)包括設(shè)于高介電系數(shù)柵介電層上的柵極。半導(dǎo)體元件的第 二構(gòu)件包括，例如一個(gè)二氧化硅柵介電層。本發(fā)明的又一實(shí)施例，提供一種半導(dǎo)體元件的制造方法，可以在無須 額外工藝的前提下，即同時(shí)制備一個(gè)具有結(jié)構(gòu)不同但性質(zhì)互補(bǔ)的核心元件 和輸入/輸出元件。此方法包括在基材中形成至少一隔離結(jié)構(gòu)。形成一個(gè)借 由此一 隔離結(jié)構(gòu)隔離的核心阱和輸入/輸出阱。在輸入/輸出阱上形成氧化 硅層。在輸入/輸出阱的氧化硅層形成多晶硅層。由多晶硅層和氧化硅層中 形成輸入/輸出元件柵極結(jié)構(gòu)。在輸入/輸出阱中輕摻雜漏極(Lightly-Doped Drain; LDD)。形成虛擬間隙壁以保護(hù)輸入/輸出元件。定 義核心元件通道，并借由離子植入來調(diào)整核心元件通道的臨界電壓 (Threshold Voltage; Vt)。進(jìn)行一個(gè)快速熱退火工藝。形成一個(gè)核心元件 的高介電系數(shù)柵介電層。形成一個(gè)核心元件的柵極。形成核心元件的源極 區(qū)和核心元件的漏;fe區(qū)。移除虛擬間隙壁。形成核心元件和輸入/輸出元件 的間隙壁。借由離子植入來形成源極區(qū)和漏極區(qū)。根據(jù)本發(fā)明的再一實(shí)施例，提供一種半導(dǎo)體元件的制造方法，可以在 無須額外工藝的前提下，即同時(shí)制備一個(gè)具有結(jié)構(gòu)不同但性質(zhì)互補(bǔ)的核心 元件和輸入/輸出元件。此一制造方法包括在基材中形成一個(gè)核心阱和輸入 /輸出阱，且核心阱和輸入/輸出阱硅借由隔離結(jié)構(gòu)彼此隔離。在一些情形 下，對(duì)核心阱進(jìn)行離子植入以調(diào)整其臨界電壓。此一方法同時(shí)包括在輸入/ 輸出阱上形成一輸入/輸出元件的柵極結(jié)構(gòu)。輸入/輸出元件的柵極結(jié)構(gòu)包 括設(shè)于一介電層上的一電極。此介電層為輸入/輸出元件的介電層，例如由 二氧化硅所組成，且具有數(shù)大約小于5的介電常。此一方法也包括在核心 阱中形成應(yīng)變硅通道，并在核心阱上形成核心元件的柵極結(jié)構(gòu)。核心元件 的柵極結(jié)構(gòu)包括設(shè)于一介電層上的一電極。此核心元件的介電層具有數(shù)大 約大于8的介電常。在一實(shí)施例之中，形成應(yīng)變硅通道的步驟包括在核 心阱中形成通道凹室。借由磊晶成長(zhǎng)在通道凹室中形成硅-鍺層。借由磊晶 成長(zhǎng)在硅-鍺層上形成硅層。此一方法還包括進(jìn)行一輕摻雜漏極工藝將離子植入輸入/輸出阱中，并在輕摻雜漏極離子植入之后，對(duì)此半導(dǎo)體元件進(jìn)行熱退火。例如，此一半導(dǎo)體元件包括n型輸入/輸出阱和p型輸入/輸出阱，此輕摻雜漏極離子植 入包括p型輕摻雜漏極離子植入和n型輕摻雜漏極離子植入。在定義輸入/ 輸出多晶硅柵極和多晶硅電阻之后，形成一個(gè)虛擬間隙壁以隔離輸入/輸出 元件與由高介電常數(shù)元件工藝所形成的核心元件。移除虛擬間隙壁。此一 方法也包括形成一個(gè)設(shè)在隔離結(jié)構(gòu)上的電阻，此隔離結(jié)構(gòu)鄰接于核心元件。 在形成核心元件的應(yīng)變硅通道之前，先在輸入/輸出元件的柵極結(jié)構(gòu)和電阻 上形成氮化硅層。此一方法更包括形成核心元件的變動(dòng)硅源極區(qū)和變動(dòng)硅 漏極區(qū)。例如，在鄰接核心阱4冊(cè)極結(jié)構(gòu)的核心阱中形成源極區(qū)和漏極區(qū)凹 室。借由磊晶成長(zhǎng)在源極區(qū)凹室和漏極區(qū)凹室中形成硅-鍺層。借由磊晶成 長(zhǎng)在硅-鍺層上形成硅-碳層。本發(fā)明的又另一實(shí)施例，提供一種在基材上制備半導(dǎo)體元件的方法， 可以在無須額外工藝的前提下，即同時(shí)制備一個(gè)具有結(jié)構(gòu)不同但性質(zhì)互補(bǔ) 的核心元件和輸入/輸出元件。此一方法包括提供一半導(dǎo)體基材。在基材之 中形成至少一個(gè)隔離結(jié)構(gòu)，形成一個(gè)由隔離結(jié)構(gòu)所分隔的核心阱和輸入/輸 出阱。在輸入/輸出阱上形成氧化硅層。在輸入/輸出阱的氧化硅層上形成 多晶硅層。從多晶硅層和氧化硅層形成輸入/輸出柵極結(jié)構(gòu)。在輸入/輸出 阱中形成輕摻雜漏極。形成虛擬間隙壁以保護(hù)輸入/輸出元件。定義一核心 元件通道。借由離子植入來調(diào)整核心元件通道的臨界電壓。進(jìn)行快速熱退 火。形成核心元件的高介電常數(shù)柵介電層。形成核心元件的柵極。形成核 心元件的源極區(qū)和核心元件的漏極區(qū)。移除虛擬間隙壁，并形成核心元件 和輸入/輸出元件的間隙壁。借由離子植入來形成源極區(qū)和漏極區(qū)。借由上述技術(shù)方案，本發(fā)明半導(dǎo)體元件至少具有下列優(yōu)點(diǎn)根據(jù)上述實(shí)施例，本發(fā)明的技術(shù)特征與優(yōu)勢(shì)，是在無須調(diào)整用來制造 核心元件的高介電常數(shù)工藝的前提下，即制備一個(gè)具有預(yù)設(shè)電子特性的輸 入/輸出元件。其中當(dāng)核心元件使用高介電常數(shù)介電層和多晶硅柵極或金屬 柵極形成時(shí)，其所形成的輸入/輸出元件并不具有高介電常數(shù)介電層。在本 發(fā)明的較佳實(shí)施例之中，并不需要額外的光掩模對(duì)輸入/輸出元件進(jìn)行整 合，也可避免輸入/輸出元件進(jìn)行穿過氧化硅層的離子植入。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的 技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和 其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附 圖，詳細(xì)i兌明如下。


圖l是一種傳統(tǒng)電晶體的結(jié)構(gòu)剖面圖。圖2是一種傳統(tǒng)半導(dǎo)體元件的結(jié)構(gòu)剖面圖。圖3是根據(jù)本發(fā)明的實(shí)施例所繪示的一種半導(dǎo)體元件結(jié)構(gòu)剖面圖。圖5a至圖5g是根才:"造半導(dǎo)體元件的選定步驟，所繪示的一系列工 藝結(jié)構(gòu)剖面圖。10半導(dǎo)體元件12柵極結(jié)構(gòu)13柵氧化硅14柵極15金屬接觸16間隙壁17間隙壁18核心阱19輸入/輸出阱20基材21源極區(qū)22通道23漏極區(qū)30半導(dǎo)體元件33柵介電層34柵極35接觸36間隙壁37間隙壁40輸入/輸出元件41源極區(qū)42通道43漏極區(qū)45柵極結(jié)構(gòu)半導(dǎo)體元件101:基材102:核心阱103:輸入/輸出阱104:隔離結(jié)構(gòu)105:隔離結(jié)構(gòu)106:隔離結(jié)構(gòu)110:輸入/輸出元件112:柵極結(jié)構(gòu)113:柵氧化硅114:柵極115:間隙壁116:間隙壁117:源極區(qū)118.通道119漏極區(qū)120.核心元件122柵極結(jié)構(gòu)123柵介電層124柵極125間隙壁126間隙壁127源極區(qū)128通道129漏極區(qū)130電阻200方法205提供基材。207:在基材之中形成淺溝隔離結(jié)構(gòu)。 209:進(jìn)行核心阱離子植入工藝。 211:進(jìn)行輸入/輸出阱離子植入工藝 213:進(jìn)行快速熱退火。 215:移除犧牲氧化硅層。217:在輸入/輸出阱上形成氧化硅層。219:形成多晶硅層。221:在多晶硅層上形成硬式罩幕層。223:圖案化硬式罩幕層。225:形成輸入/輸出元件的多晶硅柵極結(jié)構(gòu)。227:進(jìn)行輕摻雜漏極離子植入工藝。229:進(jìn)行熱退火步驟。231:進(jìn)行一個(gè)P型輕摻雜漏極離子植入工藝。233:在整個(gè)元件之上沉積氧化硅層。235:沉積氮化^圭層。237:蝕刻氮化硅層。239:于核心阱中形成凹室。241:在凹室中進(jìn)行原位磊晶成長(zhǎng)，以形成通道區(qū)。243:形成低溫氧化硅層。245:進(jìn)行選"t奪性離子植入以調(diào)整核心元件的臨界電壓。247:進(jìn)行尖峰快速熱退火工藝。249:移除低溫氧化硅層。251:形成核心元件的高介電常數(shù)柵介電層。253:形成柵極材質(zhì)層。255:形成并圖案化硬質(zhì)罩幕層。257:進(jìn)行蝕刻工藝以定義出核心元件的柵極結(jié)構(gòu)。259.形成氮化硅膜薄層。260形成保護(hù)核心元件柵極的間隙壁。261形成薄層氧化硅層。263于核心元件之上形成氮化硅層。265進(jìn)行蝕刻以形成虛擬或犧牲間隙壁。267形成核心元件的源極和漏才及區(qū)。269:移除虛擬間隙壁。271:沉積永久間隙壁材質(zhì)。273:蝕刻永久間隙壁材質(zhì)。275:對(duì)輸入/輸出元件和核心元件的源極和漏極區(qū)進(jìn)行離子植入。300:半導(dǎo)體元件 301:基材302:核心阱 303:輸入/輸出阱304:隔離結(jié)構(gòu) 305:隔離結(jié)構(gòu)331:電阻堆疊 332:柵極堆疊333:氧化珪 333a氧化硅層333334335336337 348 350 355 363 372 374 376氧化硅材質(zhì)部 多晶硅部分 硬質(zhì)罩幕部分氧化硅材質(zhì)部 氮化硅材質(zhì)部應(yīng)變》圭通道氧化硅層氮化硅層?xùn)沤殡妼娱g隙壁間隙壁間隙壁334335336337 347 349 353 360 364 373 375 377多晶硅層 硬質(zhì)罩幕層氧化硅層 氮化硅層 源極區(qū) 漏極區(qū) 氧化硅層 柵極結(jié)構(gòu) 柵4 間f 間I1 間I具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功 效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的半導(dǎo)體元件其具體實(shí) 施方式、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后。以下將以在定條件下的較佳實(shí)施例來描述本發(fā)明。也就是說，以下采 用一種具有電阻，并且具有分別都以金氧半導(dǎo)體電晶體作為核心元件和輸 入/輸出元件的半導(dǎo)體元件來說明本發(fā)明的技術(shù)特征。但本發(fā)明的技術(shù)概念 仍適用其他半導(dǎo)體元件。請(qǐng)參照?qǐng)D3,圖3是根據(jù)本發(fā)明的實(shí)施例所繪示的半導(dǎo)體元件100的結(jié) 構(gòu)剖面圖。半導(dǎo)體元件100包括具有被隔離結(jié)構(gòu)105分隔的核心阱102和 輸入/輸出阱103的基材101。而每一個(gè)阱的邊界，又分別被隔離結(jié)構(gòu)104 和106所界定,使其與鄰接的元件部份(未圖示)隔離。輸入/輸出元件110 形成在輸入/輸出阱103上，并且包括有一個(gè)柵極結(jié)構(gòu)112。此一柵極結(jié)構(gòu) 112包含一個(gè)柵極U4，例如借由柵氧化硅U3使其與基材101分離的多晶 柵極。柵氧化硅113較佳是氧化基材101的表面所形成的二氧化硅層，介 電常數(shù)大約為4。間隙壁115和116位于柵極結(jié)構(gòu)112的一側(cè)。源極區(qū)117 和漏極區(qū)119分別形成于柵極結(jié)構(gòu)112的一側(cè)的基材101之中，以定義出 通道118。在一些實(shí)施例之中，核心元件120形成在核心阱102上。核心元件 包括有一個(gè)柵極結(jié)構(gòu)122。源極區(qū)127和漏極區(qū)129分別形成于柵極結(jié)構(gòu) 122的一側(cè)的基材101之中。在一個(gè)較佳實(shí)施例中，源極區(qū)127和漏極區(qū) 129都具有一個(gè)隆起的外型，如圖3所繪示。也就是說源極區(qū)127和漏極區(qū) 129的上方邊界，在某個(gè)程度上都高過柵極結(jié)構(gòu)112的下方邊界。另外在一壁壁壁及承承承10個(gè)較佳實(shí)施例之中，源極區(qū)127和漏極區(qū)129包含一個(gè)硅-鍺材質(zhì)部和一個(gè) 硅-碳材質(zhì)部(并未在圖3中分別地繪示出來)，其借由磊晶成長(zhǎng)來填滿基材 101中的凹室而形成。位于源極區(qū)127和漏極區(qū)129之間的通道128包括設(shè) 在硅-鍺層上的(應(yīng)變)硅層。柵極結(jié)構(gòu)122包括柵極124，其中柵極124借由柵介電層123使其與基 材101的核心阱102分離。在本實(shí)施例之中，柵介電層123由高介電常數(shù) 材質(zhì)所形成，其介電常數(shù)大于8，較佳實(shí)質(zhì)介于8到40之間。柵極124則 可由多晶硅、金屬或兩者的組合所形成。間隙壁125和126則分別位于柵 極結(jié)構(gòu)122的一側(cè)。在圖3中，半導(dǎo)體元件IOO還包括電阻130，形成在鄰 接核心阱102的隔離結(jié)構(gòu)104上。以下將說明制備上述半導(dǎo)體元件的工藝步驟，請(qǐng)參照?qǐng)D4，圖4根據(jù)本 發(fā)明的實(shí)施例所繪示用來制造半導(dǎo)體元件的方法200的流程圖。首先，假 設(shè)進(jìn)行此一方法所需的機(jī)器極材料皆已完備。請(qǐng)參照步驟205:方法200由 提供基材開始。此一基材可以由硅或其他合適的材質(zhì)所組成。在本發(fā)明的 較佳實(shí)施例之中，基材是一個(gè)硅晶圓。由于本發(fā)明的半導(dǎo)體元件包含了不 只一個(gè)構(gòu)件，因此接著請(qǐng)參照步驟207:在基材之中形成一個(gè)或多個(gè)淺溝隔 離結(jié)構(gòu)。步驟207中所形成的淺溝隔離結(jié)構(gòu)可有效地將基材區(qū)隔成多個(gè)個(gè)別區(qū) 域或阱。同時(shí)犧牲氧化硅層也伴隨淺溝隔離層產(chǎn)生。接著請(qǐng)參照步驟"9: 進(jìn)行離子植入工藝，使摻質(zhì)進(jìn)入核心元件下方的阱中，并進(jìn)行另一個(gè)離子 植入工藝借以在輸入/輸出元件下方形成一個(gè)阱(請(qǐng)參照步驟211)。在進(jìn)行 快速熱退火(請(qǐng)參照步驟213)，例如以溫度約980。C至IIO(TC持續(xù)約0秒至 30秒。然后請(qǐng)參照步驟215:移除伴隨淺溝隔離層所形成(或在不同工藝中形成)的犧牲氧化硅層。之后在輸入/輸出阱上形成氧化硅層(請(qǐng)參照步驟217)，較佳是借由成長(zhǎng)工藝來形成。此氧化硅層用來形成輸入/輸出元件的柵氧化硅層。此氧化 硅層也可以同時(shí)形成在核心阱上，但是形成在此的氧化硅層最終還是會(huì)被 移除。接著請(qǐng)參照步驟219:形成多晶硅層，并且在多晶硅層上形成硬式罩 幕層(請(qǐng)參照步驟221)。其中硬式罩幕層可以是單層結(jié)構(gòu)，但較佳包括一個(gè) 位于氮化硅層下方的氧化硅層。請(qǐng)?jiān)賲⒄詹襟E"3:例如使用微影工藝，圖 案化硬式罩幕層，其中設(shè)于輸入/輸出阱上的一部分多晶硅層受到圖案化罩 幕層的保護(hù)。接著請(qǐng)參照步驟H5:使用，例如蝕刻工藝形成輸入/輸出元 件的多晶硅柵極結(jié)構(gòu)。接著，針對(duì)輕摻雜漏極部分或一部分的輸入/輸出元件進(jìn)行離子植入工 藝。在一個(gè)實(shí)施例之中，例如釆用大約5 KeV至80 KeV的能量，進(jìn)行一個(gè) n型輕摻雜漏極離子植入工藝(請(qǐng)?jiān)賲⒄詹襟E227)，借以在n型金氧半導(dǎo)體電晶體上創(chuàng)造出狹窄的源極和漏極延伸。然后進(jìn)行一熱退火步驟(請(qǐng)參照步驟229)。熱退火可以為，例如以溫度約60(TC至900。C持續(xù)約20分鐘至120 分鐘。然后請(qǐng)?jiān)賲⒄詹襟E231:采用大約5 KeV至80 KeV的能量，進(jìn)行一 個(gè)p型輕摻雜漏極離子植入工藝，借以在p型金氧半導(dǎo)體電晶體上創(chuàng)造出 狹窄的源極和漏極延伸。值得注意的是，雖然在圖示中并未個(gè)別地繪示保 護(hù)層或保護(hù)區(qū)的形成或移除，不過在上述步驟之中，半導(dǎo)體元件未被摻雜 的部分，在工藝中自然地會(huì)受到應(yīng)有的保護(hù)。之后，請(qǐng)參照步驟233:在整個(gè)元件之上沉積氧化硅層，然后沉積氮化 硅層(步驟235)。然后蝕刻氮化硅層(步驟237)，以使位于輸入/輸出構(gòu)件 的一側(cè)或上方的虛擬(犧牲)間隙壁分離。在本實(shí)施例中，請(qǐng)參照步驟239:于核心阱中形成凹室，并進(jìn)行氫氟酸 溶液清洗(HF-Dip)工藝。要再次說明的是，對(duì)于任何為了保護(hù)參與上述工 藝的元件區(qū)域所進(jìn)行的必要步驟皆已完備，因此未在此贅述或加以繪示。 接著請(qǐng)參照步驟241:在凹室中進(jìn)行原位(In-Situ)磊晶成長(zhǎng)，以形成一個(gè) 通道區(qū)。其中此通道區(qū)具有一個(gè)覆蓋有硅材質(zhì)部的硅-鍺材質(zhì)部，兩者構(gòu)成 核心元件的應(yīng)變硅通道。之后形成低溫氧化硅層(請(qǐng)參照步驟243)，并且進(jìn) 行選擇性離子植入(請(qǐng)參照步驟245)以調(diào)整核心元件的臨界電壓。再進(jìn)行一 個(gè)，例如溫度范圍大約在98(TC至102。C之間的尖峰快速熱退火工藝(請(qǐng)參 照步驟247)。然后移除低溫氧化硅層(請(qǐng)參照步驟249)。在本實(shí)施例之中，接著形成核心元件的高介電常數(shù)柵介電層(請(qǐng)參照步 驟251)然后形成一層?xùn)艠O材質(zhì)層(請(qǐng)參照步驟253)。然后形成并圖案化一 個(gè)硬質(zhì)罩幕層(請(qǐng)參照步驟255),再進(jìn)行一個(gè)蝕刻工藝，以定義出核心元件 的柵極結(jié)構(gòu)(請(qǐng)參照步驟257)。之后形成一個(gè)薄層(請(qǐng)參照步驟2"),其 中此一薄層是一種氮化硅膜或一種氮化硅與氧化硅所構(gòu)成的薄膜。進(jìn)行一 個(gè)全面性的蝕刻(Blanket Etching)工藝，以形成保護(hù)核心元件柵極的間隙 壁(請(qǐng)參照步驟260)。然后請(qǐng)參照本實(shí)施例圖4步驟"1:形成一薄層氧化 硅層。在于核心元件之上形成氮化硅層(請(qǐng)參照步驟263),再進(jìn)行蝕刻以形 成虛擬或犧牲間隙壁(請(qǐng)參照步驟265)。例如借由蝕刻位于核心元件柵極結(jié) 構(gòu)的一側(cè)的凹室，并且在凹室沉積一層石圭-4者層之后再沉積一層石圭層(此一 步驟并未分開繪示)，來形成核心元件的源及和漏極區(qū)(請(qǐng)參照步驟26"。當(dāng)形成源極和漏極區(qū)之后，將虛擬間隙壁自核心元件以及輸入/輸出元 件上移除(請(qǐng)參照步驟269)。接著，沉積永久間隙壁材質(zhì)(請(qǐng)參照步驟271), 并加以蝕刻(請(qǐng)參照步驟273)以形成永久間隙壁。值得注意的是永久間隙壁 可以包括不只一層材質(zhì)，雖然此處并未分開繪示，但永久間隙壁可以是一 種多層材質(zhì)結(jié)構(gòu)。最后(請(qǐng)參照步驟275)，對(duì)輸入/輸出元件和核心元件的 源極和漏極區(qū)進(jìn)行離子植入，其中當(dāng)然還有包括其他個(gè)別的步驟(并未個(gè)別地加以繪示)。上述工藝將會(huì)繼續(xù)以進(jìn)行其他元件制備步驟，最后進(jìn)行封裝 以形成最后的半導(dǎo)體元件。值得注意的是，上述的方法200只是本發(fā)明的實(shí)施例之一，還可能包 括其他的變化。在其他實(shí)施例之中，以上所述的步驟有可能會(huì)被忽略或額 外地增加。另外上述的工藝順序也可以加以變更，且除非有特別的次序要 求或很顯然的條件限制，否則其所敘述步驟應(yīng)可以在任何邏輯性前后 一至 的情形下進(jìn)行操作。本發(fā)明的另一種實(shí)施例繪示于圖5a至圖5g，圖5a至圖5g根據(jù)制造半 導(dǎo)體元件300的選定步驟，所繪示的的一系列工藝結(jié)構(gòu)剖面圖。在本實(shí)施 例之中，首先提供一晶圓基材301，較佳可為硅或其他合適材質(zhì)。圖中可以 明顯地看出，半導(dǎo)體元件僅占基材301的極小部分。在典型的運(yùn)用中，可 在同一時(shí)間進(jìn)行多個(gè)元件的制作。其中基材301中形成有一定數(shù)目的隔離 結(jié)構(gòu)，請(qǐng)參照?qǐng)D5a中所繪示的隔離結(jié)構(gòu)304和305。使用選擇性離子植入，在本實(shí)施例中建構(gòu)出被隔離結(jié)構(gòu)所隔離的核心 阱302和輸入/輸出阱303。而值得注意的是，上述的特征與圖3所繪示的 內(nèi)容相似或相同。因此將這些相似或相同的特征以相同的圖號(hào)標(biāo)示于圖5a 至圖5g之中是可行的。但這并不表示類似的圖號(hào)之間沒有差異。如同圖3 所示，圖5a至圖5g中的特征也不需要依照比例繪示。在此同時(shí)進(jìn)行一個(gè) 快速熱退火工藝，并且移除任何在離子植入工藝中的犧牲氧化硅層。在本實(shí)施例之中，形成柵極堆疊層。其中氧化硅層333成長(zhǎng)于輸入/輸 出阱303上。雖然后續(xù)將會(huì)^皮移除，但在圖5b中也可看到一層氧化硅層(編 號(hào)333a)形成在核心阱302上方。接著在氧化硅層333上形成多晶硅層334， 并在多晶硅層334上形成硬質(zhì)罩幕層335。在本實(shí)施例之中，硬質(zhì)罩幕層 335包括氧化硅層336和氮化硅層337。在其他實(shí)施例之中(未圖示)，硬質(zhì) 罩幕層包括一個(gè)或多個(gè)雙層結(jié)構(gòu)。然后圖案化硬質(zhì)罩幕層335，用來在輸入 /輸出阱303上形成包括氧化硅材質(zhì)部333'、多晶硅部分334，和(由氧化 硅材質(zhì)部336'和氮化硅材質(zhì)部337'組成的)硬質(zhì)罩幕部分335'的柵極堆 疊332。在本實(shí)施例之中，同時(shí)也在隔離結(jié)構(gòu)上沉積電阻堆疊331,用來形 成電阻。此處的電阻堆疊331包括多晶硅部分334，，和由氧化硅材質(zhì)部 336，，和氮化硅材質(zhì)部337'，組成的的硬質(zhì)罩幕部分335'，。當(dāng)于輸入/輸 出阱303上形成柵極堆疊332的同時(shí)，先前形成在核心阱302上的氧化硅 層333a會(huì)被移除。其中輸入/輸出元件的柵極堆疊332和電阻堆疊331繪 示于第5c圖。在本實(shí)施例之中，接著對(duì)輸入/輸出元件進(jìn)行輕摻雜漏極工藝。明顯的， 當(dāng)對(duì)輸入/輸出元件進(jìn)行輕摻雜漏極植入時(shí)，核心阱以及元件中其他非輸入 /輸出的部分都會(huì)受到，例如光刻膠，的保護(hù)。值得注意的是，雖然圖中僅繪示一個(gè)核心元件和一個(gè)輸入/輸出元件。然而這些元件可以是形成于晶圓上的n型金氧半導(dǎo)體電晶體元件及p型金氧半導(dǎo)體電晶體元件。在這種實(shí) 施例之中，會(huì)依序進(jìn)行n型的輕摻雜漏極工藝和p型的輕摻雜漏極工藝。 然后再進(jìn)行熱退火工藝，例如在溫度范圍大約98(TC至102。C之間環(huán)境之下 持續(xù)2-120分鐘。在圖5a至圖5g的實(shí)施例之中，接著形成氮化硅層355并加以蝕刻， 借以在既存的結(jié)構(gòu)上形成犧牲間隙壁，例如氮化硅間隙壁。如圖5d所繪示， 在形成氮化硅層355之前，會(huì)先形成氧化硅層350。借由上述結(jié)構(gòu)恰當(dāng)?shù)谋?護(hù)，而定義出核心元件通道。再于核心阱302之中蝕刻出一個(gè)凹室，保護(hù) 其他非蝕刻的相關(guān)區(qū)域，并使用氫氟酸浸泡以移除其余的材質(zhì)。借由磊晶 成長(zhǎng)，在凹室中形成核心元件通道區(qū)，先成長(zhǎng)硅-鍺，再成長(zhǎng)硅以形成應(yīng)變 硅通道348。如圖5e所繪示，接著在新形成的通道348上沉積氧化硅層353。 接著對(duì)核心區(qū)302進(jìn)行一個(gè)用來調(diào)整臨界電壓的離子植入工藝，后進(jìn)行尖 峰快速熱退火。在本實(shí)施例之中，接著移除氧化硅層350和353，并制備核心元件的柵 極結(jié)構(gòu)360。制備一個(gè)高介電常數(shù)柵介電層363，借以將柵極364與通道348 隔離。其中柵介電層可以是由包括氧化鉿、氮氧化鉿或氮氧化硅，介電常 數(shù)大約介于8-40之間的材質(zhì)所組成。柵極364可以是由多晶硅或金屬所形 成。如第5f圖形成源極區(qū)347和漏極區(qū)349。在圖5a至圖5g的實(shí)施例之 中，源極區(qū)347和漏極區(qū)349的形成借由形成凹室，然后磊晶成長(zhǎng)硅-鍺， 再成長(zhǎng)硅-碳。源極區(qū)347和漏極區(qū)349都具有較高的外觀，也就是說至少 有一部分沿著其上方邊界的點(diǎn)，高于柵極結(jié)構(gòu)36Q的下方邊界。最后移除 剩余的虛擬間隙壁和氧化層，并且形成永久間隙壁372、 373、 374、 375、 376和377，而形成如圖5g所示的結(jié)構(gòu)。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式 上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā) 明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利 用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但 凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所 作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體元件，其特征在于包括一核心元件，包括一高介電常數(shù)柵介電層形成于一應(yīng)變硅通道區(qū)之上；以及一輸入/輸出元件，其中該輸入/輸出元件包括一非高介電常數(shù)柵介電層。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于其中所述的高介電 常數(shù)柵介電層具有大于8的一介電常數(shù)。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，更包括一電晶體。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于其中所述的應(yīng)變硅 通道區(qū)包括一硅層形成在一硅-鍺層之上。
5. —種半導(dǎo)體元件，其特征在于包括一第一構(gòu)件，包括一高介電常數(shù)柵介電層形成于一應(yīng)變硅通道區(qū)之上，其中該應(yīng)變硅通道區(qū)包括硅-鍺；以及一第二構(gòu)件，其中該輸入/輸出元件包括一非高介電常數(shù)介電層。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體元件，其特征在于其中所述的第一構(gòu) 件是一電晶體，具有一漏極區(qū)和一源極區(qū)，其中該漏極區(qū)和該源極區(qū)的每 一者都具有一上方邊界延伸高過該高介電常數(shù)柵介電層。
7. 根據(jù)權(quán)利要求5所述的半導(dǎo)體元件，其特征在于其中所述的第二構(gòu) 件包括一柵極結(jié)構(gòu)，該柵極結(jié)構(gòu)包含二氧化硅柵介電層。
8. 根據(jù)權(quán)利要求5所述的半導(dǎo)體元件，更包一金屬柵極沉積于該高介 電常數(shù)柵介電層上。
全文摘要
一種半導(dǎo)體元件，具有包含高介電常數(shù)柵介電層的核心元件，和包含二氧化硅或其他非高介電常數(shù)柵介電層的輸入/輸出元件。首先，在半導(dǎo)體基材上形成由隔離結(jié)構(gòu)所分隔的核心阱和輸入/輸出阱。在輸入/輸出阱上形成包含二氧化硅或其他非高介電常數(shù)柵介電層的輸入/輸出元件。電阻形成在鄰接核心阱的隔離結(jié)構(gòu)上。在核心阱上形成包含有高介電常數(shù)柵介電層的核心元件，例如電晶體。在一些實(shí)施例中，同時(shí)形成有p型和n型輸入/輸出阱。輸入/輸出元件和其他元件較佳形成于核心元件之前，并且受到犧牲層保護(hù)直至核心元件形成。
文檔編號(hào)H01L27/092GK101330084SQ20071030714
公開日2008年12月24日 申請(qǐng)日期2007年12月27日 優(yōu)先權(quán)日2007年6月21日
發(fā)明者莊學(xué)理, 梁孟松, 鄭光茗, 鄭鈞隆, 鍾昇鎮(zhèn) 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司