專利名稱：打線在多曲折接指的半導體封裝構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體裝置，特.別是涉及一種打哉在多曲折接指的半 導體封裝構(gòu)造。
背景技術(shù)：
在已知的半導體封裝構(gòu)造中，晶片.是黏設(shè)于一晶片載體，例如導線架 或線路基板。并常見地通過打線形成的多個烊線電性連接晶片與晶片載體。 其中，晶片載體上會設(shè)有多個接指，以供焊線的一端連接。然而隨著高密 度集成電路、微間距端子與封裝體積微小化的發(fā)展，接指的排列間隙與寬 度越來越小，使得焊綿容易誤觸鄰近接指而產(chǎn)生電氣短路。此外，接指可 供截斷焊線的距離越來越小，導致打線作業(yè)困難實施。因此，現(xiàn)行的作法 是針對具有不同尺寸或不同焊墊配置的晶片，設(shè)計出專屬的晶片載體，其 是具有對應(yīng)晶片焊墊的接指排列順序與排列位置，故共用性甚差。
請參閱圖1及2所示，現(xiàn)有的半導體封裝構(gòu)造100包括一導線架的多 個第一引腳110與第二引腳'150、 一晶片120以及多個第一焊線131與第二 焊線132。每一第一引腳110的內(nèi)端是具有一接指111,每一第二引腳150 的內(nèi)端是具有一接指151，以供打線接合。這些第一引腳110與這些第二引 腳150是具有延伸在該半導體封裝構(gòu)造100兩相對側(cè)的外引腳(或外露墊)。 請參閱圖2所示，這些第一引腳110的接指111與這些第二引腳150的接指 151是為"相隔的平行排列"，即如圖2所示，這些第一引腳110的接指111 與這些第二引腳150的接指151之間是相隔有一間愧Sl,并且以其內(nèi)端朝 向該間隙Sl的方式分別排列在該間隙Sl的兩側(cè)。其中這些第一引腳110 是較長于這些第二引腳150,以供設(shè)置該晶片120。這些第一焊線131是電 性連接該晶片120的多個焊墊122至速些第一引腳110的接指111,而這些 第二焊線132是電性連接譯晶片120的這些焊墊122至這些第二引腳1.50 的接指151。 一封膠體170是密封該鼎片120、這些第一焊線131、這些第 二焊線132以及這些第一引腳110的內(nèi)端與這些第二引腳150的內(nèi)端，但 可顯露這些第一引腳110的外引腳與這些第二引腳150的外引腳。
:請再參閱圖2所示，基于以上所述的這些第一引腳110的接指111與這 些第二引腳150的接指151的排列位置，該晶片120的這些焊墊122亦須 對應(yīng)排列，以確保這些焊線131與132的打線方向是與這些第一引腳110 的接指111以及這些第二引腳150的接指151的延伸方向大致對齊，故習
4知的半導體封裝構(gòu)造100只能封裝一種焊墊排列固定與尺寸固定的晶片 120。若選用其它類型的晶片時，晶片的焊墊排列位置或/及晶片尺寸將有所 不相同，導致焊線的打線方向會與導線架的接指延伸方向產(chǎn)生傾斜角度或 是焊線交錯的問題，在打線與模封過程中會誤觸鄰近接指導致電氣短路。
有鑒于上述現(xiàn)有的半導體封裝構(gòu)造存在的缺陷，本發(fā)明人基于從事此 類產(chǎn)品設(shè)計制造多年豐富的實務(wù)經(jīng)驗及專業(yè)知識，并配合學理的運用，積 極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型的打線在多曲折接指的半導體封裝構(gòu) 造，能夠改進一般現(xiàn)有的半導體封裝構(gòu)造，使其更具有實用性。經(jīng)過不斷 的研究、設(shè)計，并經(jīng)過反復(fù)試作樣品及改進后，終于創(chuàng)設(shè)出確具實用價值 的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于，克服現(xiàn)有的半導體封裝構(gòu)造存在的缺陷，而 提供一種新型的打線在多曲折接指的半導體封裝構(gòu)造，所要解決的技術(shù)問 題是使其通過焊線可選擇性連接在多曲折接指的多個接指部，使該封裝構(gòu) 造具有共用性，能封裝具有不同尺寸或不同焊墊配置的晶片，在較佳的接
指打線角度下能避免誤觸鄰近接指，從而更加適于實用。
本發(fā)明的次一目的在于，提供一種打線在多曲折接指的半導體封裝構(gòu) 造，能使第一焊線與第二焊線的長度較為平均，以避免在封膠制程中因焊 線長度不同造成相鄰的焊線相互接觸導致訊號短路的問題。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù) 本發(fā)明一種打線在多曲折接指的半導體封裝構(gòu)造，主要包括一導線架的多 個第一引腳、 一晶片以及多個焊線。每一第一引腳具有一多曲折接指，其 包括曲折連接的一第一接指部與一第二接指部。該晶片具有多個焊墊。這 些焊線的一端是連接這些焊墊并且另一端選擇性連接于這些第一接指部與 這些第二接指部的其中一群組，其中這些焊線的打線方向與包括這些第一 或第二接指部的連接群組的延伸方向之間形成一第一夾角，這些焊線的打
線方向與包括這些第二或第 一接指部的未連接群組的延伸方向之間形成一 第二夾角，該第一夾角是不大于該第二夾角。在不同實施例的應(yīng)用上，該 導線架是可為一具有多個多曲折接指的晶片載體，每一 多曲折接指包括曲 折連接的一第 一接指部與 一第二接指部， 一半導體封裝構(gòu)造是利用該晶片 載體承載該晶片，再通過這些焊線電性連接該晶片至該第一接指部或該第 二接指部的其中一群組。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。 在前述的半導體封裝構(gòu)造中，該第一夾角是可趨近于零，以使這些焊 線的打線方向與包括這些第 一或第二接指部的連接群組的延伸方向大致平行。
在前述的半導體封裝構(gòu)造中，這些第一接指部是可相對于這些第二接 指部更鄰近于該晶片。
在前述的半導體封裝構(gòu)造中，這些第二接指部是可包括這些第一引腳 的內(nèi)端。
在前述的半導體封裝構(gòu)造中，這些多曲折接指是可為z字形。 在前述的半導體封裝構(gòu)造中，可另包括有一電鍍層，其形成于這些多 曲折接指的表面。
在前述的半導體封裝構(gòu)造中，可另包括有該導線架的多個第二引腳， 每一第二引腳是具有一第三接指部，這些第三接指部是與這些第一接指部
相鄰地錯位平行排列。
在前述的半導體封裝構(gòu)造中，至少一個的第二引腳的內(nèi)端亦可為多曲 折狀并具有一第四接指部，該第四接指部是與這些第一接指部相鄰地錯位 平行排列。
在前述的半導體封裝構(gòu)造中，這些第一引腳是可較長于這些第二引腳 并往這些第二引腳延伸，以供該晶片的設(shè)置。
在前述的半導體封裝構(gòu)造中，可另包括有該導線架的多個晶片承座， 其是位于這些第一引腳的兩側(cè)。
在前述的半導體封裝構(gòu)造中，可另包括有一封膠體，以密封該晶片、 這些焊線與這些第一引腳的內(nèi)端與這些第二引腳的內(nèi)端，而這些第一引腳 的外端與這些第二引腳的外端是分別延伸外露在該封膠體的兩相對側(cè)邊。
在前述的半導體封裝構(gòu)造中，這些焊墊是可位于該晶片的其中一側(cè)邊， 并且該晶片的該側(cè)邊的中央是留有一無焊墊留白區(qū)。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本
發(fā)明提出的一種打線在多曲折接指的半導體封裝構(gòu)造，其包括 一晶片載 體，具有多個多曲折接指，每一多曲折接指是包括曲折連接的一第一接指 部與一第二接指部； 一晶片，是具有多個焊墊并設(shè)于該晶片載體上；以及
多個焊線，其是一端連接這些焊墊并且另一端選擇性連接于這些第一接指 部與這些第二接指部的其中一群組，其中這些焊線的打線方向與包括這些 第一或第二接指部的連接群組的延伸方向之間是形成一第一夾角，這些焊
線的打線方向與包括這些第二或第 一接指部的未連接群組的延伸方向之間
是形成一第二夾角，該第一夾角是不大于該第二夾角。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。 在前述的半導體封裝構(gòu)造中，其中所述的晶片載體為一線路基板。 在前述的半導體封裝構(gòu)造中，其中所述的第一夾角是趨近于零，以使
這些焊線的打線方向與包括這些第 一或第二接指部的連接群組的延伸方向
6在前述的半導體封裝構(gòu)造中，其中所述的多曲折接指為z字形。
在前述的半導體封裝構(gòu)造中，其中.所述的第一接指部是相對于這些第 二接指部更鄰近于該晶片。
在前述的半導體封裝構(gòu)造中，其中當.該第一夾角與該第二夾角大致為 相同時，這些焊線是連接于這些第一接指部，以縮短這些焊線的長度。
在前述的半導體封裝構(gòu)造中，其另包括有一電鍍層，其是形成于這些 多曲折接指的表面。
借由上述技術(shù)方案，本發(fā)明打線在多曲折接指的半導體封裝構(gòu)造至少
具有下列優(yōu)點
1) 本發(fā)明的一種新型的打線在多曲折接指的半導體封裝構(gòu)造，通過焊 線可選擇性連接在多曲折接指的多個接指部，使該封裝構(gòu)造具有共用性，能 封裝具有不同尺寸或不同焊墊配置的晶片，在較佳的接指打線角度下能避 免誤觸鄰近接指，從而更加適于實用。
2) 本發(fā)明的一種打線在多曲折接指的半導體封裝構(gòu)造，能使第一焊線 與第二焊線的長度較為平均，以避免在封膠制程中因焊線長度不同造成相 鄰的焊線相互接觸導致訊號短路的問題。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的 技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了i上本發(fā)明的上述和 其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附 圖，詳細i兌明如下。


圖l是現(xiàn)有的半導體封裝構(gòu)造的截面示意圖。
圖2繪示現(xiàn)有的半導體封裝構(gòu)造在封膠前打線在晶片主動面與導線架 之間的平面示意圖。
圖3依據(jù)本發(fā)明的第一具體實施例，-一種打線在多曲折接指的半導體 封裝構(gòu)造剖切第一引腳的截面示意圖。
圖4依據(jù)本發(fā)明的第一具體實施例，該半導體封裝構(gòu)造剖切第二引腳 的截面示意圖。
圖5依據(jù)本發(fā)明的第一具體實施例，該半導體封裝構(gòu)造所使用導線架 的平面示意圖。
圖6依據(jù)本發(fā)明的第一具體實施例，繪示該半導體封裝構(gòu)造在封膠前 打線在晶片主動面與導線架的間的平面示意圖。
圖7依據(jù)本發(fā)明的第一具體實施例，繪示該半導體封裝構(gòu)造中焊線可 連接晶片焊墊并選"t奪性連接至多曲折接指的第 一接指部的平面示意圖。圖8依據(jù)本發(fā)明的第一具體實施例，繪示該半導體封裝構(gòu)造中焊線可 連接晶片焊墊并選擇性連接至多曲折接指的第二接指部的平面示意圖。
圖9依據(jù)本發(fā)明的第一具體實施例，繪示該半導體封裝構(gòu)造在封膠前
打線在具有不同焊墊配置變化晶片的主動面與導線架的間的平面示意圖。
圖IO依據(jù)本發(fā)明的第二具體實施例，另一種打線在多曲折接指的半導 體封裝構(gòu)造的截面示意圖。
圖ll依據(jù)本發(fā)明的第二具體實施例，繪示該半導體封裝構(gòu)造在封膠前 打線在具有第一焊墊配置晶片的主動面與晶片載體的間的局部立體示意圖。
圖12依據(jù)本發(fā)明的第二具體實施例，繪示該半導體封裝構(gòu)造在封膠前 打線在具有第二焊墊配皇晶片的主動面與晶片載體的間的局部立體示意圖。
20:導線架100:半導體封裝構(gòu)造
110第一引腳111接指
120: 晶片122:焊墊
131:第一焊線132:第二焊線
150第二引腳.151:接指
170封膠體Sl:間隙
200半導體封裝構(gòu)造210:第一引腳
211多曲折接指212:第一接指部
213第二接指部220: 晶片
221主動面222.焊墊
220，晶片221，主動面222':焊墊231:第一焊線
231A:第一端231B:第二端232第二焊線240電鍍層
250第二引腳251多曲折接指
252第三接指部 253第四接指部
260晶片承座270封膠體
280凌占晶層300半導體封裝構(gòu)造
310晶片載體311多曲折接指
312第一接指部313第二接指部
320晶片322焊墊
320: 晶片322'焊墊330焊線331夢 二山 弟 一響
332第二端340電鍍層
8370:封膠體 01:第一夾角
02:第二夾角
具體實施例方式
為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功 效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的一種打線在多曲折接 指的半導體封裝構(gòu)造其具體實施方式
、結(jié)構(gòu)、特征及其功效，詳細說明如 后。
圖3至5是有關(guān)于本發(fā)明的第一具體實施例，揭示一種打線在多曲折 接指的半導體封裝構(gòu)造。圖3為該半導體封裝構(gòu)造剖切第一引腳的截面示 意圖。圖4為該半導體封裝構(gòu)造剖切第二引腳的截面示意圖。圖5則為該 半導體封裝構(gòu)造所使用導線架的平面示意圖。
請參閱圖3及圖4所示， 一種半導體封裝構(gòu)造200主要包括一導線架 20(如圖5所示)的多個第一引腳210、 一晶片220以及多個第一焊線231。 如圖5及圖6所示，每一第一引腳210具有一多曲折接指211，其包括曲折 連接的一第一接指部212與一第二接指部213。其中，在此所指"曲折連接" 是指該第一接指部212與該第二接指部'213連接的部位形成有一概呈V形 的曲折角度，該曲折角度約為20度至90度。在本實施例中，這些多曲折 接指211可為Z字形，具有至少一曲折。.請參閱圖3及圖6所示，這些第 一接指部212是可相對于這些第二接指部213更鄰近于該晶片220。這些第 二接指部213是可包括這些第一引腳210的內(nèi)端。
請參閱圖4及圖5所示，該半導體封裝構(gòu)造200是可另包括有該導線 架20的多個第二引腳250。如圖3所示，這些第二引腳250的外端與這些 第一引腳210的外端分別排列在該半導體封裝構(gòu)造200的兩對稱側(cè)邊。在 本實施例中，這些第二引腳.250的外端與這些第一引腳210的外端為由一 封膠體270的兩對稱側(cè)邊外露延伸的'外引腳，并可彎折成海鷗腳(gull lead), 或可彎折成其它形狀。每一第二引腳250具有一第三接指部252,這些第三 接指部252是與這些第一接指部212相卻地錯位平行排列。在此所稱的"相 鄰地錯位平行排列"，是如圖5的左側(cè)所示，這些第一引腳210的內(nèi)端是朝 向這些第二引腳延伸且超越這些第三接指部252，并使這些第一接指部212 是與這些第三接指部252對齊。至少一的這些第二引腳250具有一多曲折 接指251，即為該第二引腳250的內(nèi)端亦可為多曲折狀并具有一第四接指部 253，其是與該第三接指部252曲折連接，其中該第四接指部253是可與這 些第二接指部213相鄰地錯位平行排列。
再如圖3及圖5所示，這些第一引腳210是可較長于這些第二引腳250 并往這些第二引腳250延伸，以供諒晶片220的設(shè)置。具體而言，如圖3所示，該半導體封裝構(gòu)造200可另包括有一電鍍層240,其形成于這些第一 引腳210的這些多曲折接指211的表面，其覆蓋面積包括了這些第一接指 部212與這些第二接指部213,用以增加對這些焊線231的結(jié)合力。如圖4 所示，該電鍍層240更可形成于這些第二引腳250的這些多曲折接指251 的表面，并覆蓋這些第三接指部252與這些第四接指部253。該電鍍層240 的材質(zhì)是可選用于銀、鎳金；錫、鎳祀金、錫鉛、錫鉍的其中之一。
該晶片220具有一主動面221，該主動面221上設(shè)有多個焊墊222,以 作為該晶片220的對外電極。在本實施例中，這些焊墊222是可位于該晶 片220的其中一側(cè)邊，并且這些焊墊222的配置位置與間隙都有相當大的 彈性。例如，如圖6所示，該晶片220的該側(cè)邊的中央是可留有一無焊墊 留白區(qū)，其是大于這些焊墊222的平均間隙，而將這些焊墊222區(qū)分成前 半部群組焊墊與后半部群組焊墊。該晶片220是可為快閃記憶體晶片220。 如圖3及圖6所示，可利用一黏晶層280黏接該晶片220至這些第一引腳 210的表面，并使該晶片220是以該主動面221遠離這些第一引腳210的方 式設(shè)置于這些第一引腳210上。
請參閱圖5及圖6所示，該半導體封裝構(gòu)造200是可另包括有該導線 架20的多個晶片承座260，其是位于這些第一引腳210的兩側(cè)，以供增進 晶片設(shè)置的補強功效。
請參閱圖6、 7及8所示，這些第一焊線231的第一端231A是連接這 些焊墊222并且第二端231B選擇性連接于這些第一接指部212與這些第二 接指部213的其中一群組。在本實施例中，每一第一焊線231的該第一端 231A是可為起始端，而該第二端23IB則為終止端，即為由晶片至接指部(導 線架)的正向打線。但不受限制地，這些第一焊線231亦可為由接指部(導線 架)至晶片的逆向打線。然在本發(fā)明中，以正向打線為較佳。其中這些第一 焊線231的打線方向與包括這些第一接指部212或這些第二接指部213的 連接群組的延伸方向之間形成一第一夾角01,這些第一焊線231的打線方 向與包括這些第二接指部2'13或第一接指部212的未連接群組的延伸方向
之間是形成一第二夾角e2，該第一夾角ei是不大于該第二夾角e2。其中，
在此所指"打線方向"是指這些第一焊線231的該第一端231A至該第二端 231B在該導線架20上的水平方向(如圖7及圖8所示)。
請參閱圖7所示，當這些第一焊線23.1的第一端231A是連接至這些焊 墊222,這些焊線的第二端231B則選擇性連接這些第一引腳20的第一接 指部212，此時這些第一焊線231的打線方向與這些第一接指部212(被連接 接指部)的延伸方向之間所形成的該第一夾角01是小于這些第一焊線231 的打線方向與這些第二接指部213(未棘接接指部)的延伸方向之間所形成的 該第二夾角02。請參閱圖8所示，這些第一焊線231的第一端231A是連接這些焊墊 222,這些焊線的第二端231B是選擇性連接至這些第一引腳210的第二接 指部213，此時這些第一焊線231的打線方向與這些第二接指部213(被連接 接指部)的延伸方向之間所形成的該第一夾角ei是小于這些第一焊線231 的打線方向與這些第一接指部212(未連接接指部)的延伸方向之間所形成的 該第二夾角92。因此，這些第一接指部212與這些第二接指部213可提供 打線靈活度，以提供這些第一焊線231較佳的接指打線角度，以避免誤觸 鄰近的多曲折接指211。再如圖7及圖8所示，在本實施例中，該第一夾角 01是可趨近于零，以使這些第一焊線231的打線方向與包括這些第一接指 部212或這些第二接指部213的連接群組的延伸方向大致平行，達到完全 的對齊。 '
該半導體封裝構(gòu)造200可以封裝具有不同焊墊配置位置或/與不同尺寸 的晶片。如圖9所示，另一晶片220，可設(shè)置于該導線架上。該晶片220'的 多個焊墊222，是可位于該晶片220，的主動面221，的單一側(cè)邊，且在這些焊 墊222，之間可以不設(shè)有無焊墊留白區(qū)。這些第一焊線231是電性連接該晶 片220，的這些焊墊222，并選擇性連接至這些第一引腳210的這些第一接指 部212或這些第二接指部2i3,以提供該晶片220，較佳的打線角度，故利用 這些多曲折接指211的這些第一接指部212與這些第二接指部213可提供 焊線231的選擇性接合，以適用具有不同焊墊配置的晶片，達到在較佳的 接指打線角度以避免誤觸鄰近接指。
請參閱圖4及圖6所示，多個第二焊線232是電性連接該晶片220的 這些焊墊222至這些第二引腳250的這些第三接指部252或這些第四接指 部253。由于這些第二引腳250的其一的內(nèi)端亦可為多曲折狀并具有該第四 接指部253,故該第二引腳250的該第三接指部252與該第四接指部253, 可提供這些第二焊線232.較佳的打線位置。通常這些第二焊線232是選擇 較鄰近該晶片220的這些第三接指部252，以縮短打線距離。
請再參閱圖5及圖6所.示，雖然這些第一引腳210與這些第二引腳250 分別排列在該導線架20的不同側(cè)邊,但這些第一引腳210的多曲折接指211 與這些第二引腳250的多曲折接指仍可為相鄰地錯位平行排列，并且這些 第一引腳210的內(nèi)端是朝向這些第二引腳250延伸且超過這些第二引腳250 的內(nèi)端，使得分別地這些第一接指部212的配置區(qū)與這些第三接指部252 的配置區(qū)并排，這些第二接指部213的配置區(qū)與這些第四接指部253的配 置區(qū)并排，故在打線時可使這些第一焊線231與這些第二焊線232的長度 較為平均。
具體而言，該半導體封裝構(gòu)造200是可另包括有一封膠體270，以密封 該晶片220、這些第一焊線231、這些第二焊線232、這些第一引腳210的內(nèi)端與這些第二引腳250的內(nèi)端，而這些第一引腳210的外端與這些第二 引腳250的外端是分別延伸外露在該封膠體270的兩相對側(cè)邊，以供對外 表面接合。
因此，通過每一第一引腳210具有不同彎折角度的第一接指部212與 第二接指部213,能提供較佳的接指打線角度，以避免這些第一焊線231誤 觸鄰近的多曲折接指211,亦可提供不同尺寸或不同焊墊配置的晶片的較佳 的接指打線角度，使該半導4^封裝構(gòu)造200具有共用性，能封裝具有不同 焊墊配置或/與不同尺寸的晶片。此外，由于這些第一引腳210的多曲折接 指211至這些焊墊222的距離概為相等于這些第二引腳250的多曲折接指 251至這些焊墊222的距離，故在打線Ehh這些第一焊線231與這些第二焊 線232的長度可較為平均，亦可控制焊線的長度。如此一來，即使在封膠 制程中這些第一焊線231與這些第二焊線232受模流影響產(chǎn)生位移，也較 不會因焊線長度不同造成相鄰的焊線相互碰觸，而導致訊號短路失效的問 題。
在本發(fā)明的第二具體實施例中，揭示另一種打線在多曲折接指的半導 體封裝構(gòu)造。請參閱圖10所示，該半導體封裝構(gòu)造300包括一晶片載體310、 一晶片320以及多個焊線330。在本實施例中，該晶片載體310可為一線路 基板。請參閱圖ll及圖12所示，該晶片載體310具有多個多曲折接指311， 每一多曲折接指311是包括曲折連接的一第一接指部312與一第二接指部 313。這些多曲折接指311的表面是形成有一電鍍層340,其是覆蓋這些第 一接指部312與這些第二接指部313。該晶片320具有多個焊墊322并設(shè)于 該晶片載體310上。
請參閱圖10及圖11所示，這些焊線330的第一端331連接這些焊墊 322并且第二端332是選擇性連接于這些第一接指部312與這些第二接指部 313的其中一群組，其中這些焊線330的打線方向與包括這些第一接指部 312或這些第二接指部313的連接群組的延伸方向之間形成一第一夾角，這 些焊-線330的打線方向與包括這些第二接指部313或第一接指部312的未 連接群組的延伸方向之間形成一第二夾角，該第一夾角是不大于該第二夾 角。當該第一夾角與該第二'夾角大致為相同時，這些焊線330是可連接于 這些第一接指部312，以縮短這些焊線330的長度。
因此，該半導體封裝構(gòu)造300能封裝具有不同焊墊配置的晶片，并可 提供較佳的打線角度以免誤觸鄰近接指。如圖12所示，另一晶片320，是可 設(shè)置于該晶片載體310上，并通過這些焊線330電性連接該晶片320，的多 個焊墊322'至該晶片載體310的這些多曲折接指311。其中，這些焊線330 是連接這些焊墊322，與這些第二接指部313。具體而言，該半導體封裝構(gòu)造 300可另包括有一封膠體370,其形成于該晶片載體310的上表面，以密封該晶片320以及這些焊線330。因此，該半導體封裝構(gòu)造300具有能封裝多 種晶片的共用性并符合接指微間距排列的要求。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式 上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā) 明,任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當可利用 上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例,但凡是 未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作 的任何簡單修改、等同變化.與修飾，—均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1、一種打線在多曲折接指的半導體封裝構(gòu)造，其特征在于其包括一導線架的多個第一引腳，每一第一引腳具有一多曲折接指，其包括曲折連接的一第一接指部與一第二接指部；一晶片，具有多個焊墊；以及多個焊線，其一端連接這些焊墊并且另一端選擇性連接于這些第一接指部與這些第二接指部的其中一群組，其中這些焊線的打線方向與包括這些第一或第二接指部的連接群組的延伸方向之間形成一第一夾角，這些焊線的打線方向與包括這些第二或第一接指部的未連接群組的延伸方向之間形成一第二夾角，該第一夾角不大于該第二夾角。
2、 根據(jù)權(quán)利要求l所述的半導體封裝構(gòu)造，其特征在于所述的第一夾 角是趨近于零，以使這些焊線的打線方向與包括這些第一或第二接指部的 連接群組的延伸方向大致平行。
3、 根據(jù)權(quán)利要求1所述的半導體封裝構(gòu)造，其特征在于所述的第一接 指部相對于這些第二接指部更鄰近于該晶片。
4、 根據(jù)權(quán)利要求3所述的半導體封裝構(gòu)造，其特征在于所述的第二接 指部包括這些第一引腳的內(nèi)端。
5、 根據(jù)權(quán)利要求1所述的半導體封裝構(gòu)造，其特征在于所述的多曲折 接指為Z字形。
6、 根據(jù)權(quán)利要求1所述的半導體封裝構(gòu)造，其特征在于其另包括有一 電鍍層，其形成于這些多曲折接指的表面。
7、 根據(jù)權(quán)利要求1所述的半導體封裝構(gòu)造，其特征在于其另包括有該 導線架的多個第二引腳，每一第二引腳具有一第三接指部，這些第三接指 部是與這些第一接指部相鄰地錯位平行排列。
8、 根據(jù)權(quán)利要求7所述的半導體封裝構(gòu)造，其特征在于其中至少一的 這些第二引腳的內(nèi)端亦為多曲折狀并具有一第四接指部，該第四接指部是 與這些第二接指部相鄰地錯位平行排列。
9、 根據(jù)權(quán)利要求1或7所述的半導體封裝構(gòu)造，其特征在于所述的第 一引腳是較長于這些第二引腳并往這些第二引腳延伸，以供該晶片的設(shè)置。
10、 根據(jù)權(quán)利要求9所述的半導體封裝構(gòu)造，其特征在于其另包括有 該導線架的多個晶片承座，其位于這些第 一 引腳的兩側(cè)。
11、 根據(jù)權(quán)利要求9所述的半導體封裝構(gòu)造，其特征在于其另包括有 一封膠體，以密封該晶片、這些焊線與這些第一引腳的內(nèi)端與這些第二引 腳的內(nèi)端，而這些第一引腳的外端與這些第二引腳的外端分別延伸外露在該封膠體的兩相對側(cè)邊。
12、 根據(jù)權(quán)利要求1所述的半導體封裝構(gòu)造，其特征在于所述的焊墊 位于該晶片的其中一側(cè)邊，并且該晶片的該側(cè)邊的中央留有一無焊墊留白 區(qū)。
13、 一種打線在多曲折接指的半導體封裝構(gòu)造，其特征在于其包括 一晶片載體，具有多個多曲折接指，每一多曲折接指是包括曲折連接的一第一接指部與一第二接指部；一晶片，具有多個焊墊并設(shè)于該晶片載體上；以及多個焊線，其是一端連接這些焊墊并且另一端選擇性連接于這些第一 接指部與這些第二接指部的其中一群組，其中這些焊線的打線方向與包括 這些第一或第二接指部的連接群組的延伸方向之間形成一第一夾角，這些 焊線的打線方向與包括這些第二或第 一接指部的未連接群組的延伸方向之 間形成一第二夾角，該第一夾角不大于該第二夾角。
14、 根據(jù)權(quán)利要求13所述的半導體封裝構(gòu)造，其特征在于所述的晶片 載體為一線路基板。
15、 根據(jù)權(quán)利要求13所述的半導體封裝構(gòu)造，其特征在于所述的第一 夾角是趨近于零，以使這些焊線的打線方向與包括這些第一或第二接指部 的連接群組的延伸方向大致平行。
16、 根據(jù)權(quán)利要求13所述的半導體封裝構(gòu)造，其特征在于所述的多曲 折接指為Z字形。
17、 根據(jù)權(quán)利要求13所述的半導體封裝構(gòu)造，其特征在于所述的第一 接指部相對于這些第二接指部更鄰近于該晶片。
18、 根據(jù)權(quán)利要求17所述的半導體封裝構(gòu)造，其特征在于其中當該第 一夾角與該第二夾角大致為相同時，這些坪線連接于這些第一接指部，以 縮短這些焊線的長度。
19、 根據(jù)權(quán)利要求13所述的半導體封裝構(gòu)造，其特征在于其另包括有 一電鍍層，其形成于這些多曲折接指的表面。
全文摘要
本發(fā)明是關(guān)于一種打線在多曲折接指的半導體封裝構(gòu)造，主要包括一晶片、一導線架的多個引腳以及多個連接晶片與引腳的焊線。每一引腳具有曲折連接的一第一接指部與一第二接指部。這些焊線的一端連接該晶片的焊墊并且另一端選擇性連接于這些第一接指部與這些第二接指部的其中一群組，以致使這些焊線的打線方向是與被連接接指部的延伸方向大致對齊，以方便打線制程。因此，該封裝構(gòu)造具有共用性，能封裝具有不同尺寸或不同焊墊配置的晶片，在較佳的接指打線角度下能避免誤觸鄰近接指。
文檔編號H01L23/488GK101471315SQ20071030714
公開日2009年7月1日 申請日期2007年12月27日 優(yōu)先權(quán)日2007年12月27日
發(fā)明者徐玉梅, 范文正 申請人:力成科技股份有限公司