專利名稱：半導(dǎo)體器件電容制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件電容制備方法，尤其涉及一種能夠?qū)崿F(xiàn)半導(dǎo)體 器件的氧化物電容和多晶硅一絕緣體一多晶硅(PIP)電容的同步使用的半導(dǎo) 體器件電容制備方法，取決于使用或不使用金屬線路端子。
背景技術(shù)：
半導(dǎo)體技術(shù)的各方面已經(jīng)集中于提供半導(dǎo)體器件電容制備方法，尤其是可 以分為金屬一絕緣體一金屬(MIM)電容或多晶硅一絕緣體一多晶硅(PIP) 電容。與金屬氧化物硅(MOS)電容或結(jié)型電容不同，MIM電容和PIP電容 是偏壓獨立的，由此需要精確度。特別地，在半導(dǎo)體工藝中可以與金屬線路的形成同時地制備MIM電容。因此，在制備半導(dǎo)體器件之后可能需要額外金屬工藝。另一方面，可以在淺槽 隔離(STI)層上和/或之上形成PIP電容，其結(jié)果是與MIM電容不同不需要 額外工藝。另外，PIP電容可以廣泛用于防止噪音和模擬器件的頻率調(diào)制。而 且，可以由與邏輯晶體管的柵極材料相同的材料諸如多晶硅構(gòu)成PIP電容的底 部電極和頂部電極。因此，可以在制備柵極同時制備PIP電容的電極而不需要 提供額外工藝。如示例圖1A所示， 一種制備半導(dǎo)體器件中PIP電容的方法可包括在硅半 導(dǎo)體襯底10上和/或之上通過隔離工藝形成淺槽隔離(STI)層12。因此，將 半導(dǎo)體襯底IO分為有源區(qū)和隔離區(qū)。隨后可以通過離子注入工藝以控制閥值 電壓所需的摻雜劑對有源區(qū)進行離子注入。隨后可以在半導(dǎo)體襯底10有源區(qū)的整個表面上和/或之上沉積絕緣層。然 后可以在絕緣層上和/或之上沉積可用作邏輯晶體管柵極和PIP電容底部電極 的第一多晶硅層。隨后可以使用用于電容的底部電極18的掩模執(zhí)行光刻和干 式蝕刻工藝來構(gòu)圖第一多晶硅層，以便在STI層12上和/或之上形成電容的底部電極18。然后，可以執(zhí)行離子注入工藝來增加底部電極18的摻雜劑濃度。 隨后可以在該結(jié)構(gòu)的整個表面上和/或之上沉積諸如介電層20的氧化物一 氮化物一氧化物(ONO)層。然后可以在ONO層上和/或之上沉積將用作PIP 電容頂部電極的第二多晶硅層，并進行離子注入。隨后，可以使用用于邏輯晶 體管柵極和電容的頂部電極的掩模來執(zhí)行光刻和干式蝕刻工藝以構(gòu)圖位于 STI層12上和/或之上的第二多晶硅層，以便在介電層20上和/或之上形成電 容的頂部電極22，并且同樣構(gòu)圖位于頂部電極22之下的介電層20。同時，可 以構(gòu)圖在半導(dǎo)體襯底IO有源區(qū)上的第二多晶硅層，以形成邏輯晶體管的柵極 16。同樣，還可以構(gòu)圖在柵極16之下配置的絕緣層以形成柵極絕緣層14。然后，為了在半導(dǎo)體襯底10中形成n-型輕度摻雜漏極(LDD)或p-型LDD 區(qū)域，在邏輯晶體管有源區(qū)上執(zhí)行LDD離子注入工藝。n-型LDD或p-型LDD 區(qū)域可以以柵極16的寬度彼此分隔。如示例圖1B所示，隨后可以在該結(jié)構(gòu)的整個表面上和/或之上沉積由氮化 硅(Si3N4)構(gòu)成的絕緣層。然后可以干式蝕刻氮化硅層以在電容的頂部電極 22、介電層20和底部電極18的相對側(cè)壁形成隔離墊24。也可以在邏輯晶體 管的柵極絕緣層14和柵極16的相對側(cè)壁形成隔離墊24。然后，為了在半導(dǎo) 體襯底10中形成源極/漏極區(qū)26，隨后可以在邏輯晶體管區(qū)上執(zhí)行源極/漏極 離子注入工藝。如示例圖1C所示，隨后可以在電容頂部電極22表面或邏輯晶體管區(qū)域 中不用于形成硅化物金屬層的位置上和/或之上形成阻擋氧化物層28。然后， 可以隨后在半導(dǎo)體襯底10的整個表面上和/或之上沉積由鈦(Ti)組成的硅化 物金屬層。隨后可以對鈦層進行退火來形成第一硅化鈦層30a和第二硅化鈦層 30b。特別地，可以在邏輯晶體管的柵極16表面和/或源極/漏極區(qū)26上和/或 之上形成第一硅化鈦層30a?？梢栽陔娙莸撞侩姌O18表面上和/或之上形成第 二硅化鈦層30b。如示例圖1D所示，可以隨后在該結(jié)構(gòu)的整個表面上和/或之上形成由氮化 硅組成的蝕刻停止層32?？梢噪S后在蝕刻停止層32上和/或之上沉積由硼磷硅 玻璃(BPSG)或磷硅酸鹽玻璃(PSG)組成的多金屬介電(PMD)層34并進 行退火。然后，為了平整化多金屬介電層34的表面，可以隨后執(zhí)行化學機械拋光(CMP)工藝。為了彌補在CMP工藝期間產(chǎn)生的刮痕，可以隨后在多金 屬介電層34上和/或之上形成緩沖氧化物層36。如示例圖1E所示，為了形成確定電容接觸孔區(qū)域的光刻膠圖形，可以隨 后在緩沖氧化物層36上執(zhí)行使用用于電容頂部電極接觸孔的掩模的光刻工 藝。然后，為了形成用于暴露電容頂部電極22的最上表面的接觸孔38，可以 隨后通過干式蝕刻工藝蝕刻緩沖氧化物層36和阻擋氧化物層28,包括沉積在 其間的層。隨后可以去除光刻膠圖形。如示例圖1F所示，為了形成確定邏輯晶體管的接觸孔區(qū)域和電容的底部 電極接觸孔區(qū)域的光刻膠圖形，可以隨后在緩沖氧化物層36上執(zhí)行使用用于 電容底部電極接觸孔和邏輯晶體管接觸孔的掩模的光刻工藝。然后，為了形成 用于暴露邏輯晶體管柵極16的最上表面或源極/漏極區(qū)26的第一硅化物層30a 的最上表面的接觸孔40，可以隨后通過干式蝕刻工藝蝕刻緩沖氧化物層36和 蝕刻停止層32，包括沉積在其間的層。同時，可以形成用于暴露電容底部電 極18的第二硅化物層30b的最上表面的接觸孔40。如示例圖1G所示，可以隨后用諸如摻雜的有機硅聚合物或金屬材料的導(dǎo) 電層填充從緩沖氧化物層36延伸到蝕刻停止層32的接觸孔38和接觸孔40。 為了形成電連接到晶體管柵極16和源極/漏極26的觸點42以及電連接到電容 底部電極18和頂部電極22的觸點44，可以隨后構(gòu)圖導(dǎo)電層。然后，為了連 接到觸點42和觸點44，可以隨后在緩沖氧化物層36上和/或之上形成線路46。然而，根據(jù)制備在半導(dǎo)體器件中的PIP電容的上列方法，以具有兩個堆疊 多晶硅層的結(jié)構(gòu)構(gòu)建PIP電容。因此，由于邏輯晶體管和電容之間的高度差異， 必須兩次執(zhí)行接觸孔蝕刻工藝。而且，雖然可以使用PIP形成電容，但并不能同步使用氧化物電容和PIP 電容。因此，明顯限制電容的容量。發(fā)明內(nèi)容實施例涉及一種可以實現(xiàn)半導(dǎo)體器件的氧化物電容和PIP電容的同步使 用的半導(dǎo)體器件電容制備方法，取決于是否使用金屬線路端子，由此最大化電 容的容量。
實施例涉及一種可以至少包括下列一個步驟的半導(dǎo)體器件電容制備方法 在半導(dǎo)體襯底中形成有源區(qū)、P-阱和至少一個淺槽隔離區(qū)；在半導(dǎo)體襯底之上 形成第一柵極；在第一柵極之上形成第一光刻膠圖形；在部分光刻膠圖形之上 沉積氮化硅層；在氮化硅層之上形成第二柵極，.在半導(dǎo)體襯底之上相繼形成第 一絕緣層和第二絕緣層；在第二絕緣層之上形成第二光刻膠圖形；形成通過第 一絕緣層和第二絕緣層延伸的多個孔；以及隨后通過形成用于晶體管的線路端 子完成半導(dǎo)體器件的形成以及通過以金屬材料填充這些孔完成電容的形成。實施例涉及一種可以至少包括下列一個步驟的半導(dǎo)體器件電容制備方法 提供具有有源區(qū)和至少一個淺槽隔離區(qū)的半導(dǎo)體襯底；在半導(dǎo)體襯底之上形成 第一柵極；在部分第一柵極之上形成氮化物層；在氮化物層之上形成第二柵極； 在包括第一柵極和第二柵極的半導(dǎo)體襯底之上形成第一絕緣層；在包括第一絕 緣層的半導(dǎo)體襯底之上形成第二絕緣層；以及隨后形成通過第一絕緣層和第二 絕緣層延伸并與有源區(qū)、半導(dǎo)體襯底、第一柵極和第二柵極接觸的多個線路端 子。
實施例涉及一種可以至少包括下列一個部件的半導(dǎo)體器件具有有源區(qū)、 P-阱和一對淺槽隔離區(qū)的半導(dǎo)體襯底；在半導(dǎo)體襯底之上形成的第一柵極；在部分第一柵極之上形成的氮化物層；在氮化物層之上形成的第二柵極；在包括第一柵極和第二柵極的半導(dǎo)體襯底之上形成的第一絕緣層；在包括第一絕緣層 的半導(dǎo)體襯底之上形成的第二絕緣層；通過第一絕緣層和第二絕緣層延伸并與有源區(qū)、P-阱、第一柵極和第二柵極接觸的多個線路端子。


示例圖1A到1G示出一種用于制備半導(dǎo)體器件中的多晶硅一絕緣體一多晶硅(PIP)電容的方法；示例圖2A到2F示出根據(jù)實施例的一種半導(dǎo)體器件電容制備方法； 示例圖3示出根據(jù)實施例制備的電容。
具體實施方式
根據(jù)實施例，可以在具有通過STI層彼此分隔的器件的P-阱型半導(dǎo)體襯 底上和/或之上形成有源區(qū)201和第一柵極203。可以隨后在部分第一柵極203
上和/或之上沉積氮化硅(SiN)層205，在其上可以形成電容。然后，可以在氮化硅層205上和/或之上形成第二柵極207?？梢噪S后在半導(dǎo)體襯底之上沉積第一絕緣層209，并且隨后通過CMP工 藝平整化。然后，可以隨后在第一絕緣層209上和/或之上沉積第二絕緣層211。 可以隨后通過CMP工藝平整化第二絕緣層2U。因此，第一絕緣層209和第 二絕緣層211順序形成。為了選擇性去除整體沉積在第二絕緣層211上和/或之上的光刻膠(PR) 的一部分，可以隨后在第二絕緣層211上執(zhí)行使用以預(yù)定目標圖形設(shè)計的光刻 版(reticle)的曝光工藝和顯影工藝。因此，用于確定金屬線路區(qū)域的PR圖 形形成在第二絕緣層211上和/或之上。然后，可以使用所形成的PR (光刻膠)圖形作為掩模通過光刻工藝來蝕 刻所得結(jié)構(gòu)以形成孔213，通過該孔可以暴露P-阱型半導(dǎo)體襯底、有源(源極 和漏極)區(qū)201、第一柵極203和第二柵極207各自的最上表面。最后，可以隨后以金屬215填充孔213以形成用于晶體管和電容的線路端 子諸如源極線路端子、漏極線路端子、第一和第二輸入線路端子和接地線路端 子的。如示例圖2A所示，根據(jù)實施例的半導(dǎo)體器件電容制備方法可以包括在具 有通過STI層彼此分隔的器件的P-阱型半導(dǎo)體襯底上和/或之上形成有源區(qū) 201和第一柵極203。如示例圖2B所示，可以隨后在部分第一柵極203上和/或之上，特別是在 具有在其上和/或在其之上形成的第一柵極203的圖形頂部上和/或之上，沉積 氮化硅(SiN)層205，在該氮化硅層上將形成電容。如示例圖2C所示，可以隨后在氮化硅(SiN)層205上和/或之上形成第 二柵極207。如示例圖2D所示，可以隨后在包括有源區(qū)201、第一柵極203、氮化硅 (SiN)層205和第二柵極207的半導(dǎo)體襯底上和/或之上沉積第一絕緣層209。 可以隨后通過CMP工藝平整化第一絕緣層209?？梢噪S后在第一絕緣層209 上和/或之上沉積第二絕緣層211并隨后通過CMP工藝平整化。以該方式，第 一絕緣層209和第二絕緣層211可以順序形成。如示例圖2E所示，為了選擇性去除整體沉積在第二絕緣層211上和/或之
上的PR的一部分，可以在第二絕緣層211上執(zhí)行使用以預(yù)定目標圖形設(shè)計的 光刻版的曝光工藝和顯影工藝，以便可以在其上和/或在其之上形成用于確定 金屬線路區(qū)域的PR圖形。為了形成用于暴露P-阱型半導(dǎo)體襯底、有源(源極 和漏極)區(qū)201、第一柵極203和第二柵極207的最上表面的孔213，可以隨 后使用所形成的PR圖形作為掩模通過光刻工藝蝕刻該結(jié)構(gòu)。如示例圖2F所示，可以隨后以金屬215填充孔213以形成用于晶體管和 電容的線路端子，諸如源極線路端子、漏極線路端子、第一和第二輸入線路端 子和接地線路端子。特別地，可以通過以金屬215填充暴露有源區(qū)201最上表面的孔213形成 源極線路端子和漏極線路端子?？梢酝ㄟ^以金屬215填充暴露第一柵極203 最上表面的孔213形成第一輸入線路端子?？梢酝ㄟ^以金屬215填充暴露第二 柵極207最上表面的孔213形成第二輸入線路端子?？梢酝ㄟ^以金屬215填充 暴露P-阱型襯底最上表面的孔213形成接地線路端子。如示例圖3所示，因此，當使用第一輸入線路端子和第二輸入線路端子時， 可以將該半導(dǎo)體器件用作PIP電容的氮化硅(SiN)電容。當使用第一輸入線 路端子和接地線路端子時，可以將該半導(dǎo)體器件用作晶體管初始包括的氧化物 電容。而且，當結(jié)合使用第一輸入線路端子、第二輸入線路端子和接地線路端 子時，能夠使用彼此并聯(lián)連接的SiN電容和氧化物電容，由此顯著增加電容的 容量。另一方面，當僅需要使用晶體管時，足以去除第二輸入線路端子。在這 種情況中，根據(jù)實施例的半導(dǎo)體器件可以用作常規(guī)半導(dǎo)體器件。因此，根據(jù)實 施例制備的半導(dǎo)體器件可以解決不能同步使用氧化物電容和PIP電容的問題。 雖然這里已經(jīng)描述了實施例，應(yīng)該理解的是，可以由本領(lǐng)域技術(shù)人員設(shè)計 出在本公開的原則的精神和范圍內(nèi)的多種其它修改和實施例。更加明確地，在 本公開、附圖和權(quán)利要求范圍內(nèi)的目標組合布置的組分部分和/或布置中能夠 進行不同的變化和修改。對于本領(lǐng)域技術(shù)人員，除了組分部分和/或布置中的 變化和修改，替代使用也將是顯而易見的。
權(quán)利要求
1.一種方法，包括在半導(dǎo)體襯底中形成有源區(qū)、P-阱和至少一個淺槽隔離區(qū)；在半導(dǎo)體襯底之上形成第一柵極；在第一柵極之上形成第一光刻膠圖形；在部分光刻膠圖形之上沉積氮化硅層；在氮化硅層之上形成第二柵極；在半導(dǎo)體襯底之上順序形成第一絕緣層和第二絕緣層；在所述第二絕緣層之上形成第二光刻膠圖形；形成通過所述第一絕緣層和第二絕緣層延伸的多個孔；以及隨后通過形成用于晶體管的線路端子完成半導(dǎo)體器件的形成以及通過以金屬材料填充這些孔完成電容的形成。
2. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述線路端子包括源極線 路端子、漏極線路端子、第一輸入線路端子、第二輸入線路端子和接地線路端 子。
3. 根據(jù)權(quán)利要求2所述的方法，其特征在于，當使用所述第一輸入線路 端子和第二輸入線路端子時半導(dǎo)體器件包括用于PIP電容的氮化硅電容。
4. 根據(jù)權(quán)利要求2所述的方法，其特征在于，當使用所述第一輸入線路 端子和接地線路端子時半導(dǎo)體器件包括用于晶體管的氧化物電容。
5. 根據(jù)權(quán)利要求2所述的方法，其特征在于，當結(jié)合使用所述第一輸入 線路端子、第二輸入線路端子和接地線路端子時半導(dǎo)體器件包括彼此并聯(lián)連接 的氮化硅電容和氧化物電容。
6. 根據(jù)權(quán)利要求2所述的方法，其特征在于，當結(jié)合使用所述第一輸入 線路端子、接地線路端子、第二輸入線路端子和漏極線路端子時半導(dǎo)體器件包 括晶體管。
7. 根據(jù)權(quán)利要求2所述的方法，其特征在于，通過以金屬材料填充暴露 有源區(qū)最上表面的孔形成所述源極線路端子和漏極線路端子。
8. 根據(jù)權(quán)利要求2所述的方法，其特征在于，通過以金屬材料填充暴露 第一柵極最上表面的孔形成所述源極線路端子。
9. 根據(jù)權(quán)利要求2所述的方法，其特征在于，通過以金屬材料填充暴露 第二柵極最上表面的孔形成所述第一輸入線路端子。
10. 根據(jù)權(quán)利要求2所述的方法，其特征在于，通過以金屬材料填充暴露半導(dǎo)體襯底的p-阱最上表面的孔形成所述接地線路端子。
11. 一種方法，包括提供具有有源區(qū)和至少一個淺槽隔離區(qū)的半導(dǎo)體襯底； 在半導(dǎo)體襯底之上形成第一柵極； 在部分第一柵極之上形成氮化物層； 在氮化物層之上形成第二柵極；在包括第一柵極和第二柵極的半導(dǎo)體襯底之上形成第一絕緣層； 在包括第一絕緣層的半導(dǎo)體襯底之上形成第二絕緣層；以及隨后 形成通過第一絕緣層和第二絕緣層延伸并與所述有源區(qū)、半導(dǎo)體襯底、第 一柵極和第二柵極接觸的多個線路端子。
12. 根據(jù)權(quán)利要求11所述的方法，其特征在于，所述線路端子包括源極 線路端子、漏極線路端子、第一輸入線路端子、第二輸入線路端子和接地線路 端子。
13. 根據(jù)權(quán)利要求11所述的方法，其特征在于，所述氮化物層包括氮化 硅層。
14. 根據(jù)權(quán)利要求11所述的方法，其特征在于，所述半導(dǎo)體襯底包括P-阱型半導(dǎo)體襯底。
15. 根據(jù)權(quán)利要求11所述的方法，其特征在丁，還包括，在形成所述第 一絕緣層之后且在形成所述第二絕緣層之前，平整化所述第一絕緣層的最上表 面。
16. 根據(jù)權(quán)利要求15所述的方法，其特征在于，還包括，在形成所述第 二絕緣層之后且在形成所述多個接地線路端子之前，平整化所述第二絕緣層的 最上表面。
17. 根據(jù)權(quán)利要求11所述的方法，其特征在于，形成所述多個接地線路端子包括形成用于暴露所述半導(dǎo)體襯底、有源區(qū)、第一柵極和第二柵極的最上表面的通過所述第一絕緣層和第二絕緣層延伸的多個孔；以及隨后以金屬材料填充所述多個孔。
18. —種裝置，包括具有有源區(qū)、P-阱和 一對淺槽隔離區(qū)的半導(dǎo)體襯底； 在半導(dǎo)體襯底之上形成的第一柵極；在部分第一柵極之上形成的氮化物層；在氮化物層之上形成的第二柵極；在包括第一柵極和第二柵極的半導(dǎo)體襯底之上形成的第一絕緣層； 在包括第一絕緣層的半導(dǎo)體襯底之上形成的第二絕緣層； 通過第一絕緣層和第二絕緣層延伸并與所述有源區(qū)、P-阱、第一柵極和第 二柵極接觸的多個線路端子。
19. 根據(jù)權(quán)利要求18所述的裝置，其特征在于，所述線路端子包括源極 線路端子、漏極線路端子、第一輸入線路端子、第二輸入線路端子和接地線路:l山7乂而于。
20. 根據(jù)權(quán)利要求18所述的裝置，其特征在于，所述氮化物層包括氮化 硅層。
全文摘要
一種能夠?qū)崿F(xiàn)半導(dǎo)體器件的氧化物電容和多晶硅-絕緣體—多晶硅(PIP)電容的同步使用的半導(dǎo)體器件電容制備方法，取決于使用或不使用金屬線路端子。該半導(dǎo)體器件電容制備方法可以包括在半導(dǎo)體襯底之上形成有源區(qū)和第一柵極，在部分第一柵極之上沉積在其上將形成電容的氮化硅層，在氮化硅層之上形成第二柵極，在所獲結(jié)構(gòu)之上相繼形成第一絕緣層和第二絕緣層，以及形成通過第一絕緣層和第二絕緣層延伸的用于晶體管和電容的線路端子。
文檔編號H01L21/8234GK101211849SQ20071030707
公開日2008年7月2日 申請日期2007年12月27日 優(yōu)先權(quán)日2006年12月28日
發(fā)明者安正豪 申請人:東部高科股份有限公司