專利名稱：制造快閃存儲器件的方法
技術(shù)領(lǐng)域：
本發(fā)明 一般地涉及制造快閃存儲器件的方法，更具體地涉及制造具 有增加的存儲單元密度的快閃存儲器件的方法。
背景技術(shù)：
通常，半導(dǎo)體存儲器件主要分為易失性存儲器或非易失性存儲器。
易失性存儲器含有隨機(jī)存取存儲器(RAM)，例如動態(tài)隨機(jī)存取存儲 器(DRAM)和靜態(tài)隨機(jī)存取存儲器(SRAM)。易失性存儲器具有可以在 存儲器通電時輸入和保持?jǐn)?shù)據(jù)的性能，但是當(dāng)存儲器沒有供電的時候， 數(shù)據(jù)丟失而不能保持。
在DRAM存儲器中，晶體管擔(dān)負(fù)開關(guān)功能，電容器擔(dān)負(fù)存儲數(shù)據(jù) 的功能。如果不供電，DRAM內(nèi)的內(nèi)部數(shù)據(jù)自動地失去。另外，SRAM 具有觸發(fā)器型(flip flop type)的晶體管結(jié)構(gòu)。根據(jù)晶體管之間驅(qū)動度 的差異來存儲數(shù)據(jù)。當(dāng)存儲器不供電的時候SRAM內(nèi)的內(nèi)部數(shù)據(jù)也自 動地失去。
相反，已經(jīng)開發(fā)甚至當(dāng)存儲器不供電時也不丟失存儲數(shù)據(jù)的非易失 性存儲器。非易失性存儲器的例子包括可編程只讀存儲器(PROM)、可 擦除可編程序只讀存儲器(EPROM)、和電可擦除可編程只讀存儲器 (EEPROM)。
快閃存儲器件是先進(jìn)型的EEPROM器件，其可以高速電擦除，不 用從電路板上移除。快閃存儲器件的有利之處在于其具有簡單的存儲單 元結(jié)構(gòu)，具有每存儲器的低的生產(chǎn)成本，并且甚至當(dāng)存儲器未供電時可以保持?jǐn)?shù)據(jù)。
通常，通過在半導(dǎo)體襯底上層疊隧道絕緣膜、浮置柵極的導(dǎo)電層、 介電層、控制柵極的導(dǎo)電層、和金屬柵極層，來形成快閃存儲器件的存 儲單元。隨后使用硬掩模圖案蝕刻所得半導(dǎo)體層疊物，因此同時形成多 個存儲單元柵極圖案和選擇晶體管柵極圖案。
隨著半導(dǎo)體器件變得更高度集成，半導(dǎo)體元件必須形成在日益受限 的區(qū)域內(nèi)。結(jié)果，存儲單元柵極的尺寸逐漸減小。然而，問題在于隨著 存儲單元尺寸減小，^^I硬掩模形成存儲單元的形成方法變得日益困難。
在形成線寬60nm或更小的快閃存儲器件的存儲單元期間出現(xiàn)顯著 的困難。在使用波長193nm的ArF曝光來進(jìn)行光刻方法時，通常發(fā)生 存儲單元圖案的變形。結(jié)果，不但使用的制造工藝必須能夠生產(chǎn)滿足現(xiàn) 在要求的存儲單元(形成精確的圖案，垂直外形，等)，而且所述制造 工藝也必須避免形成變形的存儲單元圖案。

發(fā)明內(nèi)容
本發(fā)明涉及制造具有增加存儲單元密度的快閃存儲器件的方法。本 發(fā)明可制造具有曝光設(shè)備分辨率或更小節(jié)距的存儲單元圖案。
一方面，本發(fā)明提供由半導(dǎo)體層疊物制造快閃存儲器件的方法。所 述方法包括在半導(dǎo)體襯底上形成第一硬掩模膜，通過蝕刻所述硬掩模的 區(qū)域形成多個第一硬掩模圖案，在所述多個第一硬掩模圖案的頂表面和 側(cè)壁上形成隔離物，在包括隔離物的整個表面上形成第二硬掩模膜，通 過實(shí)施蝕刻方法在隔離物之間的空間中形成第二硬掩模圖案，使得暴露 隔離物的頂表面，和除去隔離物。
在一個實(shí)施方案中，第一硬掩模膜包括第一層和第二層，其中第一 層包含非晶碳，第二層包含氧氮化硅(SiON),其中順序地層疊第一層 和第二層。
在另一個實(shí)施方案中，所述隔離物包含非晶碳。
在另外的一個實(shí)施方案中，第二硬掩模膜可以由玻璃上硅(Silicon On Glass,即SOG)形成。在另外的一個實(shí)施方案中，可以通過干蝕刻方法實(shí)施隔離物的除去。
在另一個方面中，本發(fā)明提供由半導(dǎo)體襯底制造快閃存儲器件的方 法，其中快閃存儲器件具有存儲單元區(qū)域和選擇晶體管區(qū)域。首先，通 過在半導(dǎo)體襯底上層疊隧道絕緣層、浮置柵極導(dǎo)電層、介電層、控制柵 極層、金屬層和第一硬掩模膜，來制造半導(dǎo)體層疊物。蝕刻半導(dǎo)體層疊 物以形成第一硬掩模圖案，其具有暴露的頂表面和側(cè)壁。在第一硬掩模 圖案的暴露的頂表面和側(cè)壁上形成隔離物。在隔離物和半導(dǎo)體層疊物的 暴露表面上施加第二硬掩模膜。除去在選擇晶體管區(qū)域上的第二硬掩模 膜區(qū)域。通過蝕刻除去第二硬掩模膜的一部分，在隔離物之間的空間中 形成多個第二硬掩模圖案，使得暴露隔離物的頂表面。然后除去隔離物。 最后，順序蝕刻金屬層、控制柵極導(dǎo)電層、介電層、浮置柵極導(dǎo)電層、 和隧道絕緣層。
在一個實(shí)施方案中，第一硬掩模膜膜包括第一層和第二層，其中第
一層包含非晶碳，第二層包含SiON，其中順序地層疊第一層和第二層。
在另一個實(shí)施方案中，所述隔離物包含無定形碳。
在另外的一個實(shí)施方案中，第二硬掩模膜可以由玻璃上硅形成。
在另一個方面中，本發(fā)明提供由半導(dǎo)體襯底制造快閃存儲器件的方 法，其中快閃存儲器件具有存儲單元區(qū)域和選擇晶體管區(qū)域。首先，通 過在半導(dǎo)體襯底上層疊隧道絕緣層、浮置柵極導(dǎo)電層、介電層、控制柵 極層、金屬層和第一硬掩模膜，來制造半導(dǎo)體層疊物。蝕刻半導(dǎo)體層疊 物以形成第一硬掩模圖案，其具有暴露的頂表面和側(cè)壁。在第一硬掩模
圖案的暴露的頂表面和側(cè)壁上形成隔離物。在存儲單元區(qū)域內(nèi)的隔離物 和半導(dǎo)體層疊物的暴露表面上施加第二硬掩模膜。通過蝕刻除去第二硬
掩模膜的一部分，在隔離物之間的空間中形成多個第二硬掩模圖案，使 得暴露隔離物的頂表面。然后除去隔離物。最后，順序蝕刻金屬層、控 制柵極導(dǎo)電層、介電層、浮置柵極導(dǎo)電層、和隧道絕緣層。
在一個實(shí)施方案中，第一硬掩模膜包括第一層和第二層，其中第一 層包含非晶碳，第二層包含SiON，其中順序地層疊第一層和第二層。在另一個實(shí)施方案中，所述隔離物包含無定形碳。 在另外的一個實(shí)施方案中，第二硬掩模膜可以由玻璃上硅形成。


圖1 ~ 6是說明根據(jù)本發(fā)明的一個實(shí)施方案制造快閃存儲器件的方 法的截面圖。
具體實(shí)施例方式
現(xiàn)在將參考

本發(fā)明的優(yōu)選實(shí)施方案。
然而，本發(fā)明不局限于公開的實(shí)施方案，而是可以以各種的方式實(shí) 施。提供實(shí)施方案以使得本領(lǐng)域技術(shù)人員理解本發(fā)明的范圍。對本領(lǐng)域 技術(shù)人員顯而易見的是可以進(jìn)行各種的取代、改變、和變化而不背離本 發(fā)明的范圍。因此，本發(fā)明的范圍應(yīng)該由所附的權(quán)利要求限定。
圖1 ~ 6是說明根據(jù)本發(fā)明的一個實(shí)施方案制造快閃存儲器件的方 法的截面圖。
參考圖1，在半導(dǎo)體襯底100上順序?qū)盈B隧道絕緣膜101、浮置柵 極導(dǎo)電層102 (或第一導(dǎo)電層)、介電層103、控制柵極導(dǎo)電層104(或 第二導(dǎo)電層)、和金屬柵極層105。如圖所示，半導(dǎo)體可包括存儲單元區(qū) 域和選擇晶體管區(qū)域。
在包括金屬柵極層105的整個表面上順序地層疊用于第一硬掩模的 第一絕緣層106和用于第一硬掩模的第二絕緣層107。第一絕緣層106 可以由非晶碳膜形成，第二絕緣層107可以由SiON形成。非晶碳膜和 SiON膜是透明膜。在一個實(shí)施方案中，不蝕刻這些膜以暴露下方層。 即，可以省略用于對準(zhǔn)的標(biāo)記打開過程(key open process),在第二絕 緣層107上涂敷光刻膠材料，然后實(shí)施曝光和顯影過程，因此形成光刻 膠圖案108。光刻膠圖案108之間的距離可以設(shè)定為后續(xù)形成的單元柵 極之間的距離的兩倍。
參考圖2，通過使用光刻膠圖案實(shí)施蝕刻工藝來蝕刻第二絕緣層107 和第一絕緣層106，因此形成第一硬掩模圖案107a和106a。參考圖3，在第一硬掩模圖案107a和106a的側(cè)壁和頂表面上形成 隔離物109。隔離物109可以由非晶碳形成。可以通過沉積和蝕刻循環(huán) 的方法來形成非晶碳膜，在該方法中在腔室內(nèi)進(jìn)行多次這種循環(huán)。使用 上述沉積和蝕刻方法形成非晶碳膜。各個隔離物109包圍第一硬掩模圖 案106a和107a之一并且與相鄰隔離物間隔開。每個隔離物具有基本上 恒定的厚度；即第一硬掩模圖案106a、 107a的頂表面上的垂直厚度基 本上與從第一硬掩模圖案106a、 107a的側(cè)壁限定的側(cè)面厚度相同。因 此每個隔離物具有從半導(dǎo)體襯底100延伸到隔離物頂部的高度112。
在包括隔離物109的金屬柵極層105的整個表面上形成第三絕緣層 110。第三絕緣層110可以形成為填隙(gap fill)隔離物109之間的空 間。第三絕緣層110可以由SOG膜形成。
參考圖4,使用釆用蝕刻掩模的蝕刻工藝，除去在用于形成選擇晶 體管柵極圖案的第一硬掩模圖案之間的空間中形成的第三絕緣層110。 可以同時除去形成在隨后不形成圖案的區(qū)域上的第三絕緣層110。
之后，通過實(shí)施回蝕刻工藝蝕刻第三絕緣層110，使得暴露隔離物 109的頂表面?？梢詫?shí)施回蝕刻方法使得部分第三絕緣層IIO保留在隔 離物109之間的空間中，這樣在隔離物109之間的空間中形成第二硬掩 模圖案110a。
參考圖5，通過實(shí)施蝕刻工藝除去隔離物。因此，順序地交叉布置 第一硬掩模圖案107a和106a與第二硬掩模圖案110a。可以使用干蝕刻 工藝除去隔離物109。
參考圖6，通過使用第一硬掩模圖案107a和106a以及第二硬掩模 圖案110a作為蝕刻掩模實(shí)施蝕刻工藝，順序地蝕刻金屬柵極層105、控 制柵極的導(dǎo)電層104、介電層103、浮置柵極的導(dǎo)電層102、隧道絕緣膜 101,從而形成多個存儲單元柵極圖案和選擇晶體管柵極圖案。
根據(jù)本發(fā)明，使用第一蝕刻工藝形成第一硬掩模圖案106a和107a， 在第一硬掩模圖案106a和107a的側(cè)壁上形成隔離物109，在隔離物109 之間形成第二硬掩模圖案UOa。因此，可以通過使用具有曝光設(shè)備分辨率 或更小的節(jié)距的硬掩模圖案形成柵極圖案。
權(quán)利要求
1.一種制造快閃存儲器件的方法，所述方法包括在半導(dǎo)體襯底上形成第一硬掩模膜；通過蝕刻所述第一硬掩模膜的區(qū)域形成多個第一硬掩模圖案，其中每個所述第一硬掩模圖案包括頂表面和多個側(cè)壁；形成包圍所述第一硬掩模圖案的多個隔離物，每個隔離物與相鄰的隔離物間隔開；在所述隔離物上和由所述隔離物限定的空間之間形成第二硬掩模膜；蝕刻所述第二硬掩模膜直到基本上暴露所述隔離物的頂表面，使得在所述隔離物限定的空間中形成多個第二硬掩模圖案；和除去所述隔離物以得到交替布置的第一硬掩模圖案和第二硬掩模圖案。
2. 權(quán)利要求1的方法，其中所述第 一硬掩模膜包括第 一層和第二層， 其中所述第一層包含非晶碳，所述第二層包含SiON,其中順序地層疊 所述第一層和所述第二層。
3. 權(quán)利^"求1的方法，其中所述隔離物包含非晶碳。
4. 權(quán)利要求1的方法，其中所述第二硬掩模膜包含玻璃上硅。
5. 權(quán)利要求1的方法，其中使用干蝕刻工藝實(shí)施所述隔離物的除去。
6. 權(quán)利要求1的方法，其中所述隔離物具有上側(cè)面厚度基本相同的 垂直厚度。
7. —種制造快閃存儲器件的方法，所述方法包括通過在半導(dǎo)體襯底上層疊隧道絕緣層、浮置柵極導(dǎo)電層、介電層、 控制柵極導(dǎo)電層、金屬層、和第一硬掩模膜形成半導(dǎo)體層疊物，所述半 導(dǎo)體層疊物包括存儲單元區(qū)域和選擇晶體管區(qū)域；通過蝕刻所述第一硬掩模膜的區(qū)域形成多個第一硬掩模圖案，其中 所述第 一硬掩模圖案包括頂表面和多個側(cè)壁；在所述第一硬掩模圖案上形成多個隔離物；在所述隔離物上和所述半導(dǎo)體層疊物的暴露的表面上形成第二硬掩模膜；除去形成在所述選擇晶體管區(qū)域上的所述第二硬掩模膜；通過實(shí)施蝕刻工藝在所述隔離物之間的空間中形成多個第二硬掩 模圖案，使得暴露所述隔離物的頂表面；除去所述隔離物；和通過使用所述第一和第二硬掩模圖案實(shí)施蝕刻工藝，順序地蝕刻所 述金屬層、所述控制柵極導(dǎo)電層、所述介電層、所述浮柵導(dǎo)電層、和所 述隧道絕緣膜。
8. 權(quán)利要求7的方法，其中所述第一硬掩模膜包括第 一層和第二層， 其中所述第一層包含非晶碳，所述第二層包含SiON，其中順序地層疊 所述第一層和所述第二層。
9. 權(quán)利要求7的方法，其中所述隔離物包含非晶碳。
10. 權(quán)利要求7的方法，其中所述第二硬掩模膜包含玻璃上硅。
11. 權(quán)利要求7的方法，其中使用干蝕刻工藝實(shí)施所述隔離物的除去。
12. —種制造快閃存儲器件的方法，所述方法包括在半導(dǎo)體襯底上形成隧道絕緣層、浮置柵極導(dǎo)電層、介電層、控 制柵極導(dǎo)電層、金屬層、和第一硬掩模膜，所述半導(dǎo)體層疊物包括存儲 單元區(qū)域和選擇晶體管區(qū)域；通過蝕刻所述第一硬掩模膜的區(qū)域形成多個第一硬掩模圖案，其中 每個所述第一硬掩模圖案包括頂表面和多個側(cè)壁；形成包圍所述第一硬掩模圖案的多個隔離物，每個隔離物與相鄰的 隔離物間隔開；在所述隔離物上和由所述隔離物限定的空間之間形成第二硬掩模膜；蝕刻所述第二硬掩模膜直到基本上暴露所述隔離物的頂表面，使得 在由所述隔離物限定的空間中形成多個第二硬掩模圖案；和除去所述隔離物以得到交替布置的所述第一硬掩模圖案和所述第二硬掩模圖案，通過使用所述第一和第二硬掩模圖案實(shí)施蝕刻工藝，順序地蝕刻所 述金屬層、所述控制柵極導(dǎo)電層、所述介電層、所述浮柵導(dǎo)電層、和所 述隧道絕緣膜。
13. 權(quán)利要求12的方法，其中所述第一硬掩模膜包括第一層和第二 層，其中所述第一層包含非晶碳，所述第二層包含SiON，其中順序地 層疊所述第一層和所述第二層。
14. 權(quán)利要求12的方法，其中所述隔離物包含非晶碳。
15. 權(quán)利要求12的方法，其中所述第二硬掩模膜包含玻璃上硅。
16. 權(quán)利要求12的方法，其中使用干蝕刻工藝實(shí)施所述隔離物的除去。
全文摘要
本發(fā)明涉及制造快閃存儲器件的方法。在根據(jù)本發(fā)明一個方面的方法中，在半導(dǎo)體層疊物上形成第一硬掩模膜。通過蝕刻用于硬掩模的絕緣層形成多個第一硬掩模圖案。在所述多個第一硬掩模圖案的頂表面和側(cè)壁上形成隔離物。在包括隔離物的整個表面上形成第二硬掩模膜。通過實(shí)施蝕刻方法在隔離物之間的空間中形成第二硬掩模圖案，以使得暴露隔離物的頂表面。除去隔離物。因此，通過使用具有曝光設(shè)備分辨率或更小的節(jié)距的硬掩模圖案可以形成柵極圖案。
文檔編號H01L21/8247GK101304007SQ20071030712
公開日2008年11月12日 申請日期2007年12月27日 優(yōu)先權(quán)日2007年5月11日
發(fā)明者鄭宇榮, 金最東, 金相民 申請人:海力士半導(dǎo)體有限公司