專利名稱：：有金屬氧化物的多階電阻隨機(jī)存取存儲(chǔ)結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及采用可編程電阻存儲(chǔ)材料的高密度存儲(chǔ)裝置，包含采用金屬氧化物的材料以及其它材料，同時(shí)也涉及制造這種裝置的方法。
背景技術(shù)：
：以相變化為基礎(chǔ)的存儲(chǔ)材料被廣泛地運(yùn)用于讀寫光碟片中。這些材料包括有至少兩種固態(tài)相，包括如大部分為非晶態(tài)的固態(tài)相，以及大體上為結(jié)晶態(tài)的固態(tài)相。激光脈沖用于讀寫光碟片中，以在兩種相中切換，并讀取這種材料在相變化之后的光學(xué)性質(zhì)。如硫?qū)倩锛邦愃撇牧系倪@種相變化存儲(chǔ)材料，可通過(guò)施加其強(qiáng)度適用于集成電路中的電流，而致使晶相變化。一般而言非晶態(tài)的特征其電阻高于結(jié)晶態(tài)，此電阻值可輕易測(cè)量得到而用以作為指示。這種特性則引發(fā)使用可編程電阻材料以形成非易失性存儲(chǔ)器電路等興趣，此電路可用于隨機(jī)存取讀寫。從非晶態(tài)轉(zhuǎn)變至結(jié)晶態(tài)一般為低電流步驟。從結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)(以下稱為重置(reset))—般為高電流步驟，其包括短暫的高電流密度脈沖以熔化或破壞結(jié)晶結(jié)構(gòu)，其后此相變化材料會(huì)快速冷卻，抑制相變化的過(guò)程，使得至少部分相變化結(jié)構(gòu)得以維持在非晶態(tài)。理想狀態(tài)下，致使相變化材料從結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)的重置電流強(qiáng)度應(yīng)越低越好。欲降低重置所需的重置電流強(qiáng)度，可通過(guò)減低在存儲(chǔ)器中的相變化材料元件的尺寸、以及減少電極與此相變化材料的接觸面積而達(dá)成，因此可針對(duì)此相變化材料元件施加較小的絕對(duì)電流值而達(dá)成較高的電流密度。此領(lǐng)域發(fā)展的一種方法致力于在集成電路結(jié)構(gòu)上形成微小孔洞，并使用微量可編程的電阻材料填充這些微小孔洞。致力于這種微小孔洞的專利包括于1997年11月11曰公布的美國(guó)專利第5，687，112號(hào)"MultibitSingleCellMemoryElementHavingTaperedContact"、發(fā)明人為0vshinky;于1998年8月4日公布的美國(guó)專利第5，789，277號(hào)，，MethodofMakingChalogenide[sic]MemoryDevice"、發(fā)明人為Zahorik等；于2000年11月21日公布的美國(guó)專利第6，150，253號(hào)"ControllableOvonicPhase-ChangeSemiconductorMemoryDeviceandMethodsofFabricatingtheSame"、發(fā)明人為Doan等。以極小的尺度制造這些裝置，同時(shí)又欲滿足大規(guī)模生產(chǎn)存儲(chǔ)器裝置時(shí)所需求的嚴(yán)格工藝參數(shù)時(shí)，即會(huì)遭遇到問(wèn)題。由于具有提高存儲(chǔ)器容量的需求，因此產(chǎn)生強(qiáng)烈動(dòng)機(jī)，以研發(fā)可在各存儲(chǔ)層儲(chǔ)存多個(gè)位的相變化存儲(chǔ)器。
發(fā)明內(nèi)容雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器(RRAM)適用于多階單元存儲(chǔ)集成電路。雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器包含多個(gè)可編程電阻隨機(jī)存取存儲(chǔ)單元，其中各單元又包含多個(gè)電阻隨機(jī)存取構(gòu)件或區(qū)塊，以供各存儲(chǔ)單元執(zhí)行(perfo:nning)多個(gè)位。此處所公開(kāi)的技術(shù)，包含第一電阻隨機(jī)存取構(gòu)件，其經(jīng)由內(nèi)連接金屬內(nèi)襯(interconnectmetalliners)與金屬氧化物長(zhǎng)條(metaloxidestrips)連接至第二電阻隨機(jī)存取構(gòu)件。該第一電阻隨機(jī)存取構(gòu)件具有第一電阻值Ra，其由第一電阻隨機(jī)存取構(gòu)件所沉積的厚度決定。第二電阻隨機(jī)存取存儲(chǔ)構(gòu)件具有第二電阻值Rb，其由第二電阻隨機(jī)存取構(gòu)件所沉積的厚度決定。電阻隨機(jī)存取存儲(chǔ)單元的總電阻為Rs，其數(shù)值由Rs=(Ra+Rb)/2決定。電阻Ra與Rb為個(gè)別金屬氧化物長(zhǎng)條垂直測(cè)量厚度的函數(shù)，其以符號(hào)MLa或MLb代表；而個(gè)別金屬氧化物長(zhǎng)條的水平厚度，則以符號(hào)ML0Xa或ML0Xb代表。符號(hào)MLa亦約等同于第一可編程電阻隨機(jī)存取存儲(chǔ)構(gòu)件的沉積厚度，符號(hào)MLb也約等同于第二可編程電阻隨機(jī)存取存儲(chǔ)構(gòu)件的沉積厚度。若以數(shù)學(xué)形式表現(xiàn)，Ra-ML0Xa/MLa，RbML0Xb/MLb，因此，若MLa越小而ML0Xa越大，貝'J電阻Ra值就會(huì)越大；相同地，若MLb越小而ML0Xb越大，則電阻Rb值就會(huì)越大?？傠娮鑂s可由此調(diào)整，其中第一電阻隨機(jī)存取構(gòu)件MLa的沉積總量可以決定第一電阻隨機(jī)存取構(gòu)件的厚度，而第二電阻隨機(jī)存取構(gòu)件的沉積總量MLb可以決定第二電阻隨機(jī)存取構(gòu)件的厚度。此外，金屬內(nèi)襯為第一電阻隨機(jī)存取構(gòu)件與第二電阻隨機(jī)存取構(gòu)件的內(nèi)部連接，該內(nèi)襯可采用金屬氧化物。在此實(shí)施例中，總電阻Rs的計(jì)算方法為Rs=(Ra+Rb+Rc)/2，其中符號(hào)Rc代表金屬氧化物的電阻值，而該金屬氧化物連接第一電阻隨機(jī)存取構(gòu)件與第二電阻隨機(jī)存取構(gòu)件。就第一可編程電阻隨機(jī)存取存儲(chǔ)層、第二可編程電阻隨機(jī)存取存儲(chǔ)層、或者額外可編程電阻隨機(jī)存取存儲(chǔ)層而言，適當(dāng)?shù)牟牧习ǖ幌抻诮饘傺趸?、巨磁電阻材?CMR)、三元氧化物、相變化材料、以及高分子材料。第一可編程電阻隨機(jī)存取存儲(chǔ)層的RRAM材料，可與第二可編程電阻隨機(jī)存取存儲(chǔ)層RRAM材料相同或互異。一種制造雙穩(wěn)態(tài)隨機(jī)存取存儲(chǔ)器與多電阻隨機(jī)存取存儲(chǔ)構(gòu)件的方法公開(kāi)于此。沉積的步驟，包含沉積第一可編程電阻隨機(jī)存取存儲(chǔ)層、絕緣層、第二可編程電阻隨機(jī)存取存儲(chǔ)層、與覆蓋層，其中，優(yōu)選為沉積較薄的第一可編程電阻隨機(jī)存取存儲(chǔ)層與第二可編程電阻隨機(jī)存取存儲(chǔ)層。上述各層經(jīng)由圖案化，形成第一可編程電阻隨機(jī)存取存儲(chǔ)構(gòu)件或部分、絕緣構(gòu)件或部分、第二可編程電阻隨機(jī)存取構(gòu)件或部分、以及覆蓋構(gòu)件或部分。第一可編程電阻隨機(jī)存取存儲(chǔ)構(gòu)件與第二可編程電阻隨機(jī)存取存儲(chǔ)構(gòu)件氧化后，可形成金屬氧化物長(zhǎng)條，而金屬氧化物長(zhǎng)條位于第一可編程電阻隨機(jī)存取存儲(chǔ)構(gòu)件與第二可編程電阻隨機(jī)存取存儲(chǔ)構(gòu)件的邊緣。若欲獲得較高的Ra電阻，則需增加ML0Xa的氧化時(shí)間；若欲增加Rb電阻，ML0Xb的氧化時(shí)間則需延長(zhǎng)。金屬內(nèi)襯的形成，是用提供金屬氧化物長(zhǎng)條的內(nèi)部電連接，而這種金屬氧化物長(zhǎng)條分別位于第一可編程電阻隨機(jī)存取構(gòu)件與第二可編程電阻隨機(jī)存取構(gòu)件上。廣義地說(shuō)，一種形成多階單元電阻隨機(jī)存取存儲(chǔ)結(jié)構(gòu)的方法，包含沉積第一可編程電阻存儲(chǔ)構(gòu)件，其具有厚度t,與電阻Ra，電阻Ra與第一可編程電阻隨機(jī)存取存儲(chǔ)構(gòu)件的厚度t,正相關(guān)；在第一可編程電阻隨機(jī)存取存儲(chǔ)構(gòu)件上形成絕緣構(gòu)件；沉積第二可編程電阻存儲(chǔ)構(gòu)件，其具有厚度t2與電阻Rb，該電阻Rb與第二可編程電阻隨機(jī)存取構(gòu)件的厚度"正相關(guān)；以及氧化第一可編程電阻存儲(chǔ)構(gòu)件以在第一可編程電阻存儲(chǔ)構(gòu)件的第一位置上形成第一金屬氧化物長(zhǎng)條，以及在第一可編程電阻的第二位置上形成第二金屬氧化物長(zhǎng)條，其中第一金屬氧化物長(zhǎng)條的垂直厚度為MLa而水平厚度為ML0Xa。本發(fā)明的優(yōu)點(diǎn)，在于利用多電阻隨機(jī)存取存儲(chǔ)構(gòu)件，增加雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的總密度。本發(fā)明同時(shí)為雙穩(wěn)態(tài)隨機(jī)存取存儲(chǔ)器的設(shè)計(jì)與制造，提供一種三方面的解決方案。以下詳細(xì)說(shuō)明本發(fā)明的結(jié)構(gòu)與方法。本發(fā)明說(shuō)明書目的并非在于定義本發(fā)明。本發(fā)明由權(quán)利要求書所定義。本發(fā)明的所有實(shí)施例、特征、目的及優(yōu)點(diǎn)等將可通過(guò)下列說(shuō)明書及附圖獲得充分了解。圖1是本發(fā)明的存儲(chǔ)陣列示意圖；圖2是依據(jù)本發(fā)明一種實(shí)施例的RRAM結(jié)構(gòu)集成電路簡(jiǎn)化區(qū)塊圖3是簡(jiǎn)化的工藝示意圖，顯示依據(jù)本發(fā)明的一種實(shí)施例，制造雙穩(wěn)態(tài)隨機(jī)存取存儲(chǔ)器的工藝中，沉積內(nèi)電介質(zhì)層或內(nèi)金屬電介質(zhì)層、以及在內(nèi)電介質(zhì)層上沉積其它各層的參考步驟；圖4是表示下一步驟的簡(jiǎn)化示意圖，舉例而言，該第二步驟假設(shè)圖3的參考步驟代表該第一步驟，其依據(jù)本發(fā)明利用光刻技術(shù)圖案化該結(jié)構(gòu)，以制造雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器；圖5是制造雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的第三步驟示意圖，其依據(jù)本發(fā)明，以氧化的方法形成金屬線氧化物；圖6A是制造雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的第四步驟示意圖，其依據(jù)本發(fā)明的第一實(shí)施例，沉積內(nèi)連接金屬線；圖6B是制造雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的第四步驟示意圖，其依據(jù)本發(fā)明的第二實(shí)施例，沉積內(nèi)連接金屬線與側(cè)壁隔離(spacer);圖7是制造雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的第五步驟示意圖，其是依據(jù)本發(fā)明沉積內(nèi)金屬電介質(zhì)層與拋光工藝；圖8是制造雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的第六步驟示意圖，其依據(jù)本發(fā)明去除覆蓋部分以及形成側(cè)壁隔離；圖9是制造雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的第七步驟示意圖，其依據(jù)本發(fā)明沉積與圖案化導(dǎo)電材料；圖10是依據(jù)本發(fā)明雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的工藝示意圖，其具有一電流方向；圖11是依據(jù)本發(fā)明計(jì)算第二電阻隨機(jī)存取存儲(chǔ)構(gòu)件電阻Rb的示意圖12是依據(jù)本發(fā)明的一種雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器中的1-V曲線范例，其中電阻隨機(jī)存取存儲(chǔ)層的X軸代表電壓，而Y軸則代表電流；圖13是依據(jù)本發(fā)明的一種雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器中四個(gè)邏輯狀態(tài)的數(shù)學(xué)關(guān)系，其中串聯(lián)的兩個(gè)電阻隨機(jī)存取存儲(chǔ)構(gòu)件提供四個(gè)邏輯狀態(tài)，同時(shí)在各存儲(chǔ)單元中提供兩個(gè)位；圖14是依據(jù)本發(fā)明的一種雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的簡(jiǎn)化等效電路示意圖，由此可形成多個(gè)不同的邏輯狀態(tài)；圖15是依據(jù)本發(fā)明的一種雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的編程流程示意圖，其由邏輯態(tài)"00"編程為其它三種邏輯態(tài)"01"、"0，，、"ll，，；圖16是依據(jù)本發(fā)明的一種雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的編程流程示意圖，其由邏輯態(tài)"01"編程為其它三種邏輯態(tài)((oo"、"io"、"ir，；圖17依據(jù)本發(fā)明的一種雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的編程流程示意圖，其由邏輯態(tài)"10"編程為其它三種邏輯態(tài)"oo，，、"or，、"ir，；圖18依據(jù)本發(fā)明的一種雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的編程流程示意圖，其由邏輯態(tài)"11"編程為其它三種邏輯態(tài)〃00，，、"or，、"io，，。具體實(shí)施例方式在此參照附圖共同說(shuō)明本發(fā)明結(jié)構(gòu)的實(shí)施例與制造方法，應(yīng)理解此說(shuō)明并非旨在限制本發(fā)明于特定實(shí)施例，本發(fā)明仍可利用其它特征功能、元件、方法、與實(shí)施例完成。公知本領(lǐng)域技術(shù)人員可由下列實(shí)施例得知多種相等的變化。不同實(shí)施例中的相似元件將以類似的參考標(biāo)記為代表。請(qǐng)參照?qǐng)D1，其示出存儲(chǔ)陣列ioo的示意圖，其可如下所述而實(shí)施。在圖1中，共同源極線128、字線123、以及字線124大致平行Y軸而排列。位線141與142大致平行X軸而排列。因此，在方塊145中的Y軸解碼器與字線驅(qū)動(dòng)器，耦合到字線123、124。在方塊146中的X軸解碼器與一組感測(cè)放大器耦合到位線141與142。共同源極線128耦合到存取晶體管150、151、152、153的源極終端。存取晶體管150的柵極耦合到字線123。存取晶體管151的柵極耦合到字線124。存取晶體管152的柵極耦合到字線123。存取晶體管153的柵極耦合到字線124。存取晶體管150的漏極耦合到側(cè)壁腳位(sidewallpin)存儲(chǔ)單元135的底部電極構(gòu)件132，此存儲(chǔ)單元具有頂電極構(gòu)件134。頂電極構(gòu)件134耦合到位線141。從圖中可見(jiàn)，共同源極線128被兩列存儲(chǔ)單元所共用，其中一列如圖所示以Y軸方向排列。在其它實(shí)施例中，這些存取晶體管可被二極管、或其它結(jié)構(gòu)所取代，這些結(jié)構(gòu)可控制電流以在存儲(chǔ)陣列中選定用以讀取與寫入數(shù)據(jù)。如圖2所示，其根據(jù)本發(fā)明一實(shí)施例，顯示集成電路200的簡(jiǎn)化方塊圖。此集成電路275在半導(dǎo)體基板上包括存儲(chǔ)陣列，其利用側(cè)壁活性腳位雙穩(wěn)態(tài)隨機(jī)存取存儲(chǔ)單元而實(shí)施。列解碼器261耦合到多個(gè)字線262，字線沿著存儲(chǔ)陣列260中的各列而設(shè)置。行解碼器263耦合到多個(gè)位線264，位線沿著存儲(chǔ)陣列260中的行而設(shè)置，以從側(cè)壁腳位存儲(chǔ)單元中讀取并編程數(shù)據(jù)。位址經(jīng)由總線265而提供至行解碼器263與列解碼器261。在方塊266中的感測(cè)放大器與數(shù)據(jù)輸入結(jié)構(gòu)，經(jīng)由數(shù)據(jù)總線267而耦合到行解碼器263。數(shù)據(jù)從集成電路275的輸入/輸出端口、或集成電路內(nèi)部與外部的其它數(shù)據(jù)來(lái)源，而經(jīng)由數(shù)據(jù)輸入線271以將數(shù)據(jù)傳輸至方塊266中的數(shù)據(jù)輸入結(jié)構(gòu)。在所示出的實(shí)施例中，其它電路274包括在此集成電路上，例如通用處理器或?qū)Ｓ脩?yīng)用電路、或可提供單芯片系統(tǒng)功能的模塊組合，其由薄膜保險(xiǎn)絲雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)單元陣列所支援。數(shù)據(jù)從方塊266中的感測(cè)放大器、經(jīng)由數(shù)據(jù)輸出線272、而傳輸至集成電路275的輸入/輸出端口或其它位于集成電路275內(nèi)部或外部的數(shù)據(jù)目的地。在此實(shí)施例中，控制器利用偏壓設(shè)置狀態(tài)機(jī)器269控制偏壓設(shè)置，以提供電壓268來(lái)進(jìn)行諸如讀取、編程、擦除、擦除驗(yàn)證、與編程驗(yàn)證電壓。控制器可以采用公知的專用邏輯電路。其它實(shí)施例中，控制器包含通用處理器，其可能整合于同一集成電路上，而該集成電路執(zhí)行電腦程序以控制裝置的運(yùn)作。在另一實(shí)施例中，控制器可采用專用邏輯電路與通用處理器。圖3為簡(jiǎn)化的工藝圖，以簡(jiǎn)化結(jié)構(gòu)300顯示制造雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的參考步驟，其中包含沉積內(nèi)電介質(zhì)層(inter-layerdielectric，ILD)310或內(nèi)金屬電介質(zhì)層(inter-metaldielectric,IMD)與內(nèi)電介質(zhì)層上的其它各層。適合作為內(nèi)電介質(zhì)層310的材料包含金屬線插塞(metallineplug)、銅、或鎢。第一金屬線層ML-A(或第一可編程電阻隨機(jī)存取層)320沉積于內(nèi)電介質(zhì)層310上。第一金屬線層ML-A320可采用鋁、鎢、鈦、或鎳。優(yōu)選實(shí)施例中，第一金屬線層ML-A的厚度應(yīng)盡可能降低。依據(jù)本發(fā)明的一種實(shí)施例，第一金屬線層ML-A320的厚度范圍約為50-100埃(Angstrom)。另一實(shí)施例中，第一金屬線層ML_A320的厚度為50埃以下。絕緣層330沉積于第一金屬線層ML-A320上。絕緣層330可選用的材料，例如有氧化物(OX)與氮化硅(SiN)。絕緣層330的厚度應(yīng)盡可能降低。依據(jù)本發(fā)明的一種實(shí)施例，絕緣層330的厚度范圍約為50-100埃(Angstrom)。另一實(shí)施例中，絕緣層330的厚度為50埃以下。第二金屬線層ML-B(或第一可編程電阻隨機(jī)存取層)340沉積于絕緣層330上。第二金屬線層ML-B340可采用鋁、鎢、鈦、或鎳。優(yōu)選實(shí)施例中，第二金屬線層ML-B的厚度應(yīng)盡可能降低。依據(jù)本發(fā)明的一種實(shí)施例，第二金屬線層ML-B340的厚度范圍約為50-100埃(Angstrom)。另一實(shí)施例中，第二金屬線層ML-B340的厚度為50埃以下。第二金屬線層ML-B340上沉積有覆蓋層350，覆蓋層350包含Ti、TiN、TiN/W/TiN、n+多晶硅、TiON、Ta、TaN、TaON、以及其它導(dǎo)電材料。雙穩(wěn)態(tài)"RRAM"指以下列任一方法控制電阻值的等級(jí)電壓強(qiáng)度、電流強(qiáng)度、或電流極性。相變化存儲(chǔ)器的相態(tài)控制由電壓強(qiáng)度、電流強(qiáng)度、與脈沖時(shí)間決定。雙穩(wěn)態(tài)RRAM的電流極性不會(huì)影響雙穩(wěn)態(tài)RRAM的編程。以下簡(jiǎn)短敘述四種適合作為RRAM電阻存儲(chǔ)器的材料。第一種適合用于本發(fā)明實(shí)施方式中的存儲(chǔ)材料為巨磁阻(CMR)材料，例如PrxCayMn03，其中x:y=0.5:0.5，或其它成分為x:01;y:01。包括有錳氧化物的巨磁阻材料亦可被使用。用以形成巨磁阻材料的例示方法，利用PVD濺射或磁電管濺射方式，其反應(yīng)氣體為氬氣、氮?dú)?、氧氣、?或氦氣、壓力為1mTorr至100mTorr。此沉積步驟的溫度可介于室溫至600°C，視后處理?xiàng)l件而定。長(zhǎng)寬比為15的準(zhǔn)直器(collimater)可用以改良其填入表現(xiàn)。為了改善其填入表現(xiàn)，亦可使用數(shù)十至數(shù)百伏特的直流偏壓。另一方面，同時(shí)合并使用直流偏壓以及準(zhǔn)直器亦是可行的?？墒┘訑?shù)十高斯(Gauss)至l特司拉(tesla，10,000高斯)之間的磁場(chǎng)，以改良其磁結(jié)晶態(tài)。可以選擇性地在真空中、氮?dú)猸h(huán)境中、或氧氣/氮?dú)饣旌檄h(huán)境進(jìn)行沉積后退火處理，以改良超巨磁阻材料的結(jié)晶態(tài)。此退火處理的溫度典型地介于400'C至600°C，而退火時(shí)間則少于2小時(shí)。巨磁阻材料的厚度隨著存儲(chǔ)單元結(jié)構(gòu)的設(shè)計(jì)而定。厚度介于10nm至200nm的巨磁阻材料，可被用作為核心材料。YBCO(YBACu03，一種高溫超導(dǎo)體材料)緩沖層通常被用以改良巨磁阻材料的結(jié)晶態(tài)。此'YBC0的沉積在沉積巨磁阻材料之前進(jìn)行。YBC0的厚度介于30nm至200nm。第三種存儲(chǔ)材料為雙元素化合物，例如NixOy、Tix0y、AL0y、Wx0y、Znx0y、Zrx0y、Cux0y等，其中x:y二0,5:0.5，或其它成分為x:01;y:01。用以形成此存儲(chǔ)材料的例示方法，利用PVD濺射或磁電管濺射方式，其反應(yīng)氣體為氬氣、氮?dú)?、?或氦氣、壓力為1mTorr至100mTorr，其靶金屬氧化物為如Ni力y、Tix0y、Alx0y、Wx0y、ZnxOy、Zrx0y、Cux0y等。此沉積步驟一般在室溫下進(jìn)行。長(zhǎng)寬比為15的準(zhǔn)直器可用以改良其填入表現(xiàn)。為了改善其填入表現(xiàn)，亦可使用數(shù)十至數(shù)百伏特的直流偏壓。若有需要時(shí)，亦可同時(shí)合并使用直流偏壓以及準(zhǔn)直器。可以選擇性地在真空中或氮?dú)猸h(huán)境或氧氣/氮?dú)饣旌檄h(huán)境中進(jìn)行沉積后退火處理，以改良金屬氧化物內(nèi)的氧原子分布。此退火處理的溫度典型地介于40(TC至600°C，而退火時(shí)間則少于2小時(shí)。一種替代性的形成方法利用PVD濺射或磁電管濺射方式，其反應(yīng)氣體為氬氣/氧氣、氬氣/氮?dú)?氧氣、純氧、氦氣/氧氣、氦氣/氮?dú)?氧氣等，壓力為1mTorr至100mTorr，其耙金屬氧化物為如Ni、Ti、Al、W、Zn、Zr、Cu等。此沉積步驟一般在室溫下進(jìn)行。長(zhǎng)寬比為15的準(zhǔn)直器可用以改良其填入表現(xiàn)。為了改善其填入表現(xiàn)，亦可使用數(shù)十至數(shù)百伏特的直流偏壓。若有需要，亦可同時(shí)合并使用直流偏壓以及準(zhǔn)直器。可以選擇性地在真空中或氮?dú)猸h(huán)境或氧氣/氮?dú)饣旌檄h(huán)境中進(jìn)行沉積后退火處理，以改良金屬氧化物內(nèi)的氧原子分布。此退火處理的溫度典型地介于40(TC至600°C，而退火時(shí)間則少于2小時(shí)。另一種形成方法，使用高溫氧化系統(tǒng)(例如高溫爐管或快速熱處理(RTP)系統(tǒng))進(jìn)行氧化。此溫度介于200。C至700°C、以純氧或氮?dú)?氧氣混合氣體，在壓力為數(shù)mTorr至一大氣壓下進(jìn)行。進(jìn)行時(shí)間可從數(shù)分鐘至數(shù)小時(shí)。另一氧化方法為等離子體氧化。無(wú)線射頻或直流電壓源等離子體與純氧或氬氣/氧氣混合氣體、或氬氣/氮?dú)?氧氣混合氣體，在壓力為1mTorr至100mTorr下進(jìn)行金屬表面的氧化，例如Ni、Ti、Al、W、Zn、Zr、Cu等。此氧化時(shí)間從數(shù)秒鐘至數(shù)分鐘。氧化溫度從室溫至約300°C，視等離子體氧化的程度而定。第三種存儲(chǔ)材料為聚合物材料，例如摻雜有銅、碳六十、銀等的TCNQ，或PCBM-TCNQ混合聚合物。一種形成方法利用熱蒸發(fā)、電子束蒸發(fā)、或分子束外延系統(tǒng)(MBE)進(jìn)行蒸發(fā)。固態(tài)TCNQ以及摻雜物丸在單獨(dú)室內(nèi)進(jìn)行共蒸發(fā)。此固態(tài)TCNQ以及摻雜物丸置于鎢舟或鉭舟或陶瓷舟中。接著施加大電流或電子束，以熔化反應(yīng)物，使得這些材料混合并沉積于晶圓上。此處并未使用反應(yīng)性化學(xué)物質(zhì)或氣體。此沉積作用于壓力為10"Torr至10—1QTorr下進(jìn)行。晶圓溫度介于室溫至200°Co可以選擇性地在真空中或氮?dú)猸h(huán)境中進(jìn)行沉積后退火處理，以改良聚合物材料的成分分布。此退火處理的溫度典型地介于室溫至30(TC之間，而退火時(shí)間則少于1小時(shí)。另一種用以形成一層以聚合物為基礎(chǔ)的存儲(chǔ)材料的技術(shù)，使用旋轉(zhuǎn)涂布機(jī)與經(jīng)摻雜的TCNQ溶液，轉(zhuǎn)速低于1000rpm。在旋轉(zhuǎn)涂布之后，此晶圓靜置(典型地在室溫下，或低于20(TC的溫度)足夠時(shí)間以利固態(tài)的形成。此靜置時(shí)間可介于數(shù)分鐘至數(shù)天，視溫度以及形成條件而定。第四種材料為硫?qū)倩锊牧螱exSbyTe"其中x:y:z=2:2:5，其它組成為x:05、y:05、z:010。GeSbTe另?yè)诫s如N-、Si-、Ti-等元素或添加其它元素。前述硫?qū)倩镏谱鞣椒ǖ囊环N實(shí)施例，以物理氣相沉積(PVD)濺射或磁控濺射法，采用Ar、N2、禾B/或He等作為反應(yīng)氣體，硫?qū)倩飰毫閘mtorr100mtorr。此沉積步驟通常在室溫下完成?？刹捎蒙顚挶?5的準(zhǔn)直儀，以增進(jìn)填充效能。為增進(jìn)填充的效能，常施加數(shù)十伏特至數(shù)百伏特的DC偏壓。另一方面，亦可同時(shí)結(jié)合DC偏壓與準(zhǔn)直儀的使用。有時(shí)需要于真空或N2環(huán)境中進(jìn)行后沉積的退火處理，以提升硫?qū)倩锊牧系慕Y(jié)晶狀態(tài)。退火溫度的通常范圍為10(TC至40(TC，退火時(shí)間則低于30分鐘。硫?qū)倩锊牧系暮穸纫罁?jù)單元結(jié)構(gòu)的設(shè)計(jì)有所不同。通常而言，硫?qū)倩锊牧系暮穸热舾哂?nm，則可具有相變化的特性，如此材料即有兩種以上具有穩(wěn)定電阻的相態(tài)。雙穩(wěn)態(tài)RRAM(如圖9所示)的實(shí)施例包含相變化存儲(chǔ)材料，其中包含硫?qū)倩锱c其它材料，可作為第一電阻隨機(jī)存取存儲(chǔ)層320與第二電阻隨機(jī)存取存儲(chǔ)層340。。硫?qū)倩锟赡馨?O)、硫(S)、硒(Se)、碲(Te)等四種元素，為元素周期表第六族的一部分。硫?qū)倩锇蜃逶氐幕衔?，以及一種正電性較強(qiáng)的元素或化合物基(radical);硫?qū)倩锖辖饎t包含硫族元素與其它元素的組合，例如過(guò)渡金屬。硫?qū)倩锖辖鹜ǔ０环N以上的元素周期表第六族元素，例如鍺(Ge)和錫(Sn)。通常，硫?qū)倩锖辖鹬邪环N以上的銻(Sb)、鎵(Ga)、銦(In)、與銀(Ag)元素。文獻(xiàn)中已有許多種類的相變化存儲(chǔ)器材料，例如下列合金Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te、以及Te/Ge/Sb/S。Ge/Sb/Te的合金家族中，許多合金組合均可作為相變化存儲(chǔ)器材料，此類組合可特定為TeaGebSb咖-(a+b)。已有研究人員指出，效能最優(yōu)選的合金，其沉積材料中的Te平均濃度均低于70%，通常低于60%，而其范圍多為23%至58%之間，最優(yōu)選濃度又為48%至58%的Te。Ge的濃度則為5%以上，范圍約為8%至30%之間，通常低于50%。最優(yōu)選實(shí)施例中，Ge的濃度范圍約為8%至40%。這一組成中，最后一項(xiàng)主要組成元素為Sb。上述百分比，指原子百分比，而總原子百分比100%即為組成元素的總和。(Ovshinsky，112patent,columns10—11)。另一研究人員所評(píng)〈古的特定合金包含Ge2Sb2Te5、GeSb2Te4、與GeSb4Te7(NoboruTamada，"PotentialofGe-Sb-TePhase-ChangeOpticalDisksforHigh-Data-Rate-Recording"，SPIEv.3109，pp.28-37(1997))。就更為普遍的方面，過(guò)渡金屬，例如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉬(Pt)，與上述元素的合金，均可能與Ge/Sb/Te組成相變化合金，并使其具備程序可編程電阻的性質(zhì)?？勺鳛榇鎯?chǔ)器材料的特定范例，見(jiàn)于0vshinsky'112atcolumn11-13，此處提出上述文獻(xiàn)做為參考。相變化合金可在非晶固態(tài)相的第一結(jié)構(gòu)，與通常為結(jié)晶固態(tài)相的第二結(jié)構(gòu)之間來(lái)回轉(zhuǎn)換，而這種轉(zhuǎn)換進(jìn)行于存儲(chǔ)單元中的主動(dòng)通道。這種合金至少具有兩種穩(wěn)定態(tài)。"非晶"指相較于單晶而言，較無(wú)固定晶向的結(jié)構(gòu)，例如較結(jié)晶相具有更高的電阻率等特性。"結(jié)晶"則指相對(duì)于非晶結(jié)構(gòu)而言，較有固定晶向的結(jié)構(gòu)，例如較非晶相具有更低的電阻率等特性。通常而言，可在于完全非晶態(tài)與完全結(jié)晶態(tài)之間，利用電流變換相變化材料的相態(tài)。非晶態(tài)與結(jié)晶態(tài)轉(zhuǎn)換所影響的其它材料性質(zhì)，尚包括原子排列、自由電子密度、與活化能。這種材料可轉(zhuǎn)換為兩種相異的固態(tài)相，亦可轉(zhuǎn)換為兩種固態(tài)相的組合，故可在完整非晶相與完整結(jié)晶相之間，形成灰階，材料的電性亦將隨的轉(zhuǎn)換。相變化合金可利用電脈沖改變相態(tài)。就過(guò)去的觀察，得知時(shí)間較短、振幅較大的脈沖，較傾向?qū)⑾嘧兓牧限D(zhuǎn)為通常的非晶態(tài)。而時(shí)間長(zhǎng)、振幅較低的脈沖，則易將相變化材料轉(zhuǎn)為通常的結(jié)晶態(tài)。時(shí)間短且振幅高的脈沖，能量較高，足以破壞結(jié)晶態(tài)的鍵合，同時(shí)縮短時(shí)間可防止原子重新排列為結(jié)晶態(tài)。無(wú)須大量實(shí)驗(yàn)，即可獲得適當(dāng)?shù)拿}沖參數(shù)，以應(yīng)用于特定的相變化合金。以下公開(kāi)的內(nèi)容中，相變化材料指GST，同時(shí)應(yīng)理解為其它相變化材料亦可適用。另外Ge2Sb2Te5金屬，為PCRAM元件制作材料的一種實(shí)施例。本發(fā)明其它實(shí)施例中，還可采用他種可編程的電阻存儲(chǔ)器材料，包括注入N2的GST、GexSby、或其它利用晶相變化決定電阻的；亦可采用PrxCayMn03、PrSrMnO、ZrOx、或其它以電脈沖改變電阻的材料，例如7，7，8，8-tetracya,uinodimeth騰(TCNQ)、methanofullerene6，、6-phenylC61-butyricacidmethylester(PCBM)、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、TCNQ摻雜其它金屬、或其它具有雙重或多種穩(wěn)定電阻狀態(tài)，并可由電脈沖控制的高分子材料。第一與第二電阻隨機(jī)存取存儲(chǔ)層320、340均由包含至少兩種穩(wěn)定態(tài)的電阻值的材料形成，稱為電阻隨機(jī)存取存儲(chǔ)材料。以下將介紹幾種已為RR認(rèn)制造采用的材料。圖4是下一步驟的簡(jiǎn)化示意圖，舉例而言，該第二步驟假設(shè)圖3的參考步驟代表該第一步驟，其依據(jù)本發(fā)明利用光刻技術(shù)圖案化該結(jié)構(gòu)300，以制造雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器。光刻圖案后的蝕刻除去兩端的覆蓋層350、第二金屬線層ML-B340、絕緣層330與第一金屬線層ML-B310，以縮減第二金屬線部分(或第二可編程電阻隨機(jī)存取構(gòu)件)ML-B440的上覆蓋部分與絕緣部分(或絕緣構(gòu)件)430，以及第一金屬線部分(或第一可編程電阻隨機(jī)存取構(gòu)件)ML-A420。柱體400由內(nèi)電介質(zhì)層310所形成，其中亦包含覆蓋部分450、第二金屬線部分ML-B440、絕緣部分430、與第一金屬線部分ML-A420等多個(gè)部分。柱體400的范圍介于50nm到500nm之間，其中優(yōu)選實(shí)施例為100nm。ML-A層420由金屬氧化物等導(dǎo)電材料所制成，其厚度范圍約在50至1000埃之間，其中優(yōu)選實(shí)施例為200埃。電介質(zhì)層或絕緣層430的厚度范圍約在100至1000埃之間，優(yōu)選實(shí)施例為200埃。ML-B層440由金屬氧化物等導(dǎo)電材料所制成，其厚度范圍約在50至1000埃之間，優(yōu)選實(shí)施例為200埃。覆蓋層450可在CMP平坦化工藝中利用高度選擇性的材料形成，其厚度范圍約在500至2000埃之間，優(yōu)選實(shí)施例為1000埃。圖5是制造雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的第三步驟示意圖，其依據(jù)本發(fā)明，以氧化的方法形成金屬線氧化物。第一金屬線部分ML-A420與第二金屬線部分ML-B440的氧化過(guò)程，會(huì)在第一金屬線部分ML-A420的第一與第二邊緣上形成金屬氧化物長(zhǎng)條520a與520b，同時(shí)在第二金屬線部分ML-B440的第一與第二邊緣上形成金屬氧化物長(zhǎng)條540a與540b，而其中第一邊緣與第二邊緣均相隔相當(dāng)?shù)拈g隙。金屬氧化物長(zhǎng)條520a與520b以及金屬氧化物長(zhǎng)條540a與540b的標(biāo)準(zhǔn)厚度在50至100埃之間。適當(dāng)?shù)难趸夹g(shù)，包括采用等離子體氧化或爐內(nèi)工藝，以氧化第一金屬線部分ML-A420與第二金屬線部分ML-B440。圖6A是制造雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的第四步驟示意圖，其依據(jù)本發(fā)明的一種實(shí)施例，沉積內(nèi)連接金屬內(nèi)襯610、612。內(nèi)連接金屬內(nèi)襯610、612個(gè)別沿覆蓋層450、第二金屬線部分ML-B440、絕緣部分430與第一金屬線部分ML-A420的垂直邊緣沉積。第一內(nèi)連接金屬內(nèi)襯610為金屬氧化物長(zhǎng)條540a與金屬氧化物長(zhǎng)條520b提供電連結(jié)。圖6B制造雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的第四步驟示意圖，其依據(jù)本發(fā)明的另一實(shí)施例，沉積內(nèi)連接金屬內(nèi)襯610、612與絕緣層620、622。諸如氧化物等絕緣材料沉積于內(nèi)連接金屬線610、612，而絕緣材料蝕刻后形成L型的側(cè)壁隔離620。圖7是制造雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的第五步驟示意圖，其為依據(jù)本發(fā)明沉積內(nèi)金屬電介質(zhì)層與拋光工藝。內(nèi)金屬電介質(zhì)層710沉積于側(cè)壁隔離620與覆蓋部分450上，內(nèi)金屬電介質(zhì)層710的頂部表面720以化學(xué)機(jī)械研磨方式拋光平坦化。圖8是制造雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的第六步驟示意圖，其依據(jù)本發(fā)明去除覆蓋部分以及形成側(cè)壁隔離。該材料顯示，去除覆蓋部分450后會(huì)形成空孔810。諸如氧化物等絕緣材料沉積至空孔810中，絕緣材料蝕刻之后形成氧化物線或氧化物側(cè)壁隔離820、822。氧化物側(cè)壁隔離820、822可供內(nèi)連接內(nèi)襯610、612作為絕緣之用，以防止其在稍后沉積導(dǎo)電材料時(shí)短路。氧化物側(cè)壁隔離820、822的適當(dāng)厚度約為200埃。圖9是制造雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900的第七步驟示意圖，其依據(jù)本發(fā)明沉積與圖案化導(dǎo)電材料910。導(dǎo)電材料910沉積于空孔810中，鄰接氧化物側(cè)壁隔離820、822，同時(shí)位于內(nèi)金屬電介質(zhì)層710的頂部表面上。圖10是依據(jù)本發(fā)明雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的工藝示意圖，其具有電流910的方向。在此圖中，電流910流經(jīng)導(dǎo)電材料1010進(jìn)入第二金屬線部分ML-B440。當(dāng)電流910進(jìn)入第二金屬線部分ML-B440，電流910分為第一電流1011與第二電流1014，如箭頭所示。電流的分散，由于絕緣部分430阻隔第二金屬線部分ML-B440與第一金屬線部分ML-A420，故其中第一電流與第二電流的方向相反。第二金屬線部分ML-B440的電阻以符號(hào)Rb代表，總電阻則以符號(hào)Rs表示，其計(jì)算公式為Rs二Ra+Rb/2。第二金屬線部分ML-B440以第一部分與金屬氧化物長(zhǎng)條540a連接，其又連接至內(nèi)連接金屬內(nèi)襯610。本發(fā)明的其它實(shí)施例包含沉積內(nèi)連接金屬氧化物取內(nèi)連接金屬內(nèi)襯610、612。在此實(shí)施例中，金屬氧化物將納入總電阻的計(jì)算，故總電阻值Rs二(Ra+Rb+Rc)/2。第一金屬線部分ML-A420的電阻以符號(hào)Ra代表。第一金屬線部分ML-A420以第一部分連接至金屬氧化物長(zhǎng)條520a，其又與內(nèi)連接金屬內(nèi)襯610相連接。第一金屬線部分ML-A420以第二部分連接至金屬氧化物長(zhǎng)條520b，其又與內(nèi)連接金屬內(nèi)襯相連接；第一部分與第二部分相隔。第一面(firstside)的向下電流即如箭號(hào)1012所示，向下穿越金屬氧化物長(zhǎng)條520a以及第一金屬線部分ML-A420的第一面；第二面(secondside)的向下電流即如箭號(hào)1015所示，向下穿越金屬氧化物長(zhǎng)條520b以及第一金屬線部分ML-A420的第二面，第一面與第二面分隔。如上述，電流1010在第二金屬部分ML-B440分為第一電流部分1011與第二電流部分1014。第一電流部分1011向下流經(jīng)內(nèi)連接金屬內(nèi)襯610,如箭頭方向1012所示，而第二電流部分1014向下流經(jīng)內(nèi)連接金屬內(nèi)襯612，如箭頭1015所示。第一電流部分1011與第二電流部分1014在第一金屬部分ML-A420處匯聚，如箭頭1013與1017個(gè)別所示；同時(shí)，匯聚的單一電流如箭頭1018所示，離開(kāi)第一金屬部分ML-A420進(jìn)入內(nèi)電介質(zhì)層310。圖11是依據(jù)本發(fā)明計(jì)算第二電阻隨機(jī)存取存儲(chǔ)構(gòu)件440電阻Rb的示意圖。電阻Rb為參數(shù)MLb1110與MLOXb1120的函數(shù)，以數(shù)學(xué)式表為Rb=MLOXb/MLb，其中參數(shù)MLb1110代表第二金屬部分440(或第二金屬層340的大約厚度)的厚度，而參數(shù)MLOXb1120代表金屬氧化物540的厚度。MLb1110的厚度影響電阻值Rb，若MLb1110越小，則Rb值越大；MLOXb1120的厚度也影響Rb的電阻值，MLOXb1120氧化的程度越高，則Rb值越大?？傊?，MLb1110沉積厚度越小，而MLOXb1120氧化程度越高，則電阻值Rb的值越大。因此，電阻值Rb可由MLb1110沉積厚度與MLOXb1120的氧化程度控制。圖12是依據(jù)本發(fā)明的一種雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器中的I-V曲線范例，其中電阻隨機(jī)存取存儲(chǔ)層的X軸代表電壓，而Y軸則代表電流；圖13是依據(jù)本發(fā)明的一種雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900中四個(gè)邏輯狀態(tài)的數(shù)學(xué)關(guān)系，其中串聯(lián)的兩個(gè)電阻隨機(jī)存取存儲(chǔ)構(gòu)件提供四個(gè)邏輯狀態(tài)，同時(shí)在各存儲(chǔ)單元中提供兩個(gè)位。電阻的關(guān)系，可用R，n,f三個(gè)參數(shù)表示，其中R代表存儲(chǔ)構(gòu)件的"重置"(RESET)電阻，n隨電阻隨機(jī)存取存儲(chǔ)構(gòu)件的特性變化，f則與電介質(zhì)側(cè)壁隔離厚度相關(guān)。換句話說(shuō)，參數(shù)n與所選則材料的材料特性相關(guān)，參數(shù)f可由電介質(zhì)側(cè)壁隔離的厚度控制。在邏輯狀態(tài)"0"1310時(shí)，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900的總電阻約為(l+f)R;在邏輯狀態(tài)"1"1320時(shí)，雙電阻隨機(jī)存取存儲(chǔ)器900的總電阻約為(n+f)R;在邏輯狀態(tài)"2"1330時(shí)，雙電阻隨機(jī)存取存儲(chǔ)器900的總電阻約為(l+nf)R;在邏輯狀態(tài)"3"1340時(shí)，雙電阻隨機(jī)存取存儲(chǔ)器900的總電阻約為n(l+f)R。參數(shù)f依據(jù)電阻的改變而調(diào)整，由此能夠提供窗口，充分供給雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900的2位運(yùn)作。舉例而言，上述2位運(yùn)作窗口顯示下列電阻3R、12R、21R至30R。若參數(shù)n=100，f=2，則2位運(yùn)作窗口將計(jì)為3R、102R、201R與300R。圖14是依據(jù)本發(fā)明的一種雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900的簡(jiǎn)化等效電路示意圖，由此可形成多個(gè)不同的邏輯狀態(tài)。圖9的結(jié)構(gòu)900可以圖14的等效電路圖表現(xiàn)。圖14中，第一電阻隨機(jī)存取層在第二電阻隨機(jī)存取層頂部上，而非如圖9所示，具有第一電阻隨機(jī)存取部分420位于第二電阻隨機(jī)存取部分440下。在此實(shí)施例中，說(shuō)明兩個(gè)電阻隨機(jī)存取存儲(chǔ)層、額外存儲(chǔ)層、以及對(duì)應(yīng)的可能位線電壓。電路1400具有第一電阻RJ410，代表第一可編程電阻隨機(jī)存取存儲(chǔ)器部分或構(gòu)件420的電阻，同時(shí)具有第二電阻R21412，代表第二可編程電阻隨機(jī)存取部分或構(gòu)件，其通過(guò)與第一位線BL,1440相關(guān)的第一位線電壓Vbl1420，以及與第二位線BU1442相關(guān)的第二位線電壓Vb2l430相互連接。第一位線電壓VhI1420與第一電阻隨機(jī)存取存儲(chǔ)器Rl1410的頂部表面連接，同時(shí)第二位線電壓Vb21430與第二可編程電阻隨機(jī)存取存儲(chǔ)構(gòu)件1412的底部表面相連。這一實(shí)施例中，雙穩(wěn)態(tài)隨機(jī)存取存儲(chǔ)器900包含兩個(gè)電阻隨機(jī)存取存儲(chǔ)層，其具有兩個(gè)電壓，與第一電阻隨機(jī)存取構(gòu)件420和第二電阻隨機(jī)存取構(gòu)件440相關(guān)，并以符號(hào)V1RRAM1412代表與第一電阻隨機(jī)存取存儲(chǔ)構(gòu)件1410相關(guān)的第一電壓，以及以V2mM1414代表與第二電阻隨機(jī)存取存儲(chǔ)構(gòu)件1412相關(guān)的第二電壓。第一可編程電阻隨機(jī)存取電壓V1RRAM1412具有第一終端，連接至第一電阻隨機(jī)存取構(gòu)件1410的頂部，同時(shí)具有第二終端，連接至第一可編程電阻隨機(jī)存取存儲(chǔ)構(gòu)件1410的底部。第二可編程電阻隨機(jī)存取存儲(chǔ)器龜壓V，AM1414具有第一終端，通常地連接至第一可編程電阻隨機(jī)存取存儲(chǔ)構(gòu)件1410的底部、第二可編程電阻隨機(jī)存取構(gòu)件1412的頂部、以及第一可編程電阻隨機(jī)存取電壓V1RRAM1412，同時(shí)第二終端連接至第二可編程電阻隨機(jī)存取存儲(chǔ)構(gòu)件1412的底部。由本發(fā)明的精神可知，亦可能額外增加可編程電阻隨機(jī)存取構(gòu)件與可編程電阻隨機(jī)存取存儲(chǔ)器電壓。重置雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900時(shí)，舉例而言，在重置(RESET)狀態(tài)下，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900起始于邏輯狀態(tài)"0"(或"00"狀態(tài))。雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900可由邏輯狀態(tài)"0"編程為邏輯狀態(tài)"1"、可由邏輯狀態(tài)"0"編程為邏輯狀態(tài)"2"(或狀態(tài)"10")、或可由邏輯狀態(tài)"0"編程為邏輯狀態(tài)"3"(或狀態(tài)"11")。將雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"00"編程為邏輯狀態(tài)"10"時(shí)，在第一位線上施加第一位線電壓Vbl1420，并在第二位線上施加第二電壓Vb21430。施加于第一位線的電壓Vhl1420可為0伏特或者少量負(fù)電壓。第一位線電壓Vbl1420與第二位線電壓Vb21430的電壓差，等于第一電阻隨機(jī)存取構(gòu)件電壓Vwl412與第二電阻隨機(jī)存取構(gòu)件電壓V2KRAM1414的總禾卩，可以用數(shù)學(xué)式代表Vb2-Vbl=V2mM+V1RRAM=Vl0。第一電阻隨機(jī)存取構(gòu)件420與第二電阻隨機(jī)存取構(gòu)件440的起始電壓均為"重置"狀態(tài)，例如低電阻狀態(tài)。在這一實(shí)施例中，第一電阻隨機(jī)存取構(gòu)件420的面積小于第二電阻隨機(jī)存取構(gòu)件440的面積。因此，第一電阻隨機(jī)存取構(gòu)件420的電阻高于第二電阻隨機(jī)存取構(gòu)件440的電阻。換句話說(shuō)，此即代表第一電阻隨機(jī)存取存儲(chǔ)器電壓V1RRAJ412大于第二電阻隨機(jī)存取存儲(chǔ)器電壓V2mM1414，可表示為V1RRAM〉V2RRAM。若第一電阻隨機(jī)存取存儲(chǔ)器電壓V畫J412大于設(shè)定電壓(asetvoltage)(V1RKAM〉VSET)，則第一電阻隨機(jī)存取存儲(chǔ)構(gòu)件420會(huì)由"重置"狀態(tài)轉(zhuǎn)換為"設(shè)定"狀態(tài)(例如高電阻)。若第二電阻隨機(jī)存取存儲(chǔ)器電壓V2mJ414小于設(shè)定電壓(V2mM<VSET)，則第二電阻隨機(jī)存取存儲(chǔ)構(gòu)件420會(huì)保持在"重置"狀態(tài)。第一電阻隨機(jī)存取存儲(chǔ)構(gòu)件420，由邏輯狀態(tài)"0"(或"00")時(shí)的電阻為(l+f)R轉(zhuǎn)換至邏輯狀態(tài)"2"(或"10")時(shí)的電阻(l+nf)R。舉而言，若參數(shù)f=2，參數(shù)n=10，則第二電阻隨機(jī)存取記構(gòu)件510的"重置"電阻等于R，總電阻會(huì)由3R轉(zhuǎn)變成為21R。將雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"0"(或"00")編程為邏輯狀態(tài)"3"(或"ll")時(shí)，第一電壓Vbl1420施加于第一位線上，第二電壓Vb21430施加于第二位線上。施加于第一位線的電壓Vb,1420可為0伏特或者少量負(fù)電壓。第一電阻隨機(jī)存取構(gòu)件420與第二電阻隨機(jī)存取構(gòu)件440的起始電壓均為"重置"狀態(tài)，例如低電阻狀態(tài)。第一位線電壓Vhl1420與第二位線電壓Vb21430的電壓差必須夠高(Vhish)，故第一電阻隨機(jī)存取存儲(chǔ)構(gòu)件V1RRAM1412與第二電阻隨機(jī)存取構(gòu)件電壓V2RRAM1414，均高于第一電阻隨機(jī)存取存儲(chǔ)構(gòu)件420與第二電阻隨機(jī)存取存儲(chǔ)構(gòu)件440的Vw。第一電阻隨機(jī)存取存儲(chǔ)構(gòu)件420與第二電阻隨機(jī)存取存儲(chǔ)構(gòu)件440的電阻狀態(tài)，均由重置狀態(tài)轉(zhuǎn)為設(shè)定狀態(tài)。第一與第二電阻隨機(jī)存取存儲(chǔ)構(gòu)件420、440的電阻均由邏輯狀態(tài)"0"(或"00")時(shí)的電阻為(l+f)R，轉(zhuǎn)換至邏輯狀態(tài)"3"(或"11")時(shí)的電阻(l+f)R。舉例而言，若參數(shù)f二2，參數(shù)n二10，則第二電阻隨機(jī)存取構(gòu)件440的"重置"電阻等于R，總電阻會(huì)由3R轉(zhuǎn)變成為30R。將雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"0"(或"00")編程為邏輯狀態(tài)"1"(或"01")時(shí)，雙穩(wěn)態(tài)隨機(jī)存取存儲(chǔ)器900首先以下列順序進(jìn)行轉(zhuǎn)換由邏輯狀態(tài)"0"(或"00")轉(zhuǎn)換至邏輯狀態(tài)"3"(或"ll")，其中第一與第二電阻隨機(jī)存取存儲(chǔ)構(gòu)件420、440均由重置狀態(tài)轉(zhuǎn)為設(shè)置狀態(tài)。施加于第一位線的電壓Vbl1420可為0伏特或者少量負(fù)電壓，可以數(shù)學(xué)式表示為。換句話說(shuō)，此即表示第一電阻隨機(jī)存取存儲(chǔ)構(gòu)件420的電流下降幅度較大，可以用數(shù)學(xué)式表示為Vb2-Vbl=-V^〈0。第一位線電壓Vbl1420為正電壓，在設(shè)置狀態(tài)時(shí)，第一電阻隨機(jī)存取存儲(chǔ)構(gòu)件420的面積小于第二電阻隨機(jī)存取存儲(chǔ)構(gòu)件440的面積，因此第一電阻隨機(jī)存取存儲(chǔ)構(gòu)件420的電阻大于第二電阻隨機(jī)存取存儲(chǔ)構(gòu)件440的電阻。|V1RKAMI〉IV，AMI。若第一電阻隨機(jī)存取存儲(chǔ)器電壓V訓(xùn)aJ412的絕對(duì)值大于重置電壓(lV隨Ml〉V匿Tl)，則第一電阻隨機(jī)存取存儲(chǔ)器電壓420將轉(zhuǎn)換為重置狀態(tài)(低電阻)。若第二電阻隨機(jī)存取存儲(chǔ)器電壓V1RRAM1414的絕對(duì)值小于重置電壓(IV，AMl〈V^ETl)，則第二電阻隨機(jī)存取存儲(chǔ)器電壓440將保持在設(shè)置狀態(tài)。第一與第二電阻隨機(jī)存取存儲(chǔ)構(gòu)件420、440的電阻均由邏輯狀態(tài)"1"(或"01")時(shí)的電阻n(l+f)R，轉(zhuǎn)換至邏輯狀態(tài)"3"(或"11")時(shí)的電阻(n+f)R。舉例而言，若參數(shù)f二2，參數(shù)n二10，則第二電阻隨機(jī)存取構(gòu)件440的"重置"電阻等于R，邏輯狀態(tài)由"0"轉(zhuǎn)為"3"時(shí)的總電阻會(huì)由3R轉(zhuǎn)變成為30R，而邏輯狀態(tài)由"3"轉(zhuǎn)為"1"時(shí)，總電阻則會(huì)由30R轉(zhuǎn)為12R。電阻R,1410與電阻RJ412依序安排于兩位線BL,1440與BL21442上，施加于此兩個(gè)位線上的電壓分別為Vb,1420與Vb21430，而兩個(gè)電阻上的電壓下降值則為V1RRAM1412與V2RRAM1414;兩個(gè)位線的電壓下降值為Vb2-Vbl，等于V腦m+V畫m。如圖所示，第一RRAM構(gòu)件420的面積小于第二RRAM構(gòu)件440的面積，因此電阻^大于R2。表1:狀態(tài)/數(shù)值<table>tableseeoriginaldocumentpage27</column></row><table>RRAM狀態(tài)組合以及其所實(shí)現(xiàn)的單元值請(qǐng)參見(jiàn)表1。單元值對(duì)應(yīng)于全部電阻值。應(yīng)注意表1中所示的實(shí)施例，具有"smallendian"結(jié)構(gòu)。在該結(jié)構(gòu)中，最后元素為最不重要的標(biāo)記(LSD)，而第一元素則為最重要的標(biāo)記(MSD)。其它實(shí)施例均依據(jù)"bigendian"模型，該模型中標(biāo)記相反；下列工藝各自獨(dú)立，然而存儲(chǔ)元素相反。圖15為流程圖1500，顯示將雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"00"編程為其它三個(gè)邏輯狀態(tài)"01"、"10"、與"11"的流程。步驟1510中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器處于邏輯狀態(tài)"00"。若雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由"00"狀態(tài)編程為"01"狀態(tài)，則雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器是先在步驟1520中由邏輯狀態(tài)"00"編程為"11"，再于步驟1530中由邏輯狀態(tài)"11"編程為邏輯狀態(tài)"01"。步驟1520中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"00"編程為"11"，其中第一位線Vbl1420與第二位線Vb21430的電壓差為一高電壓Vhigh，以數(shù)學(xué)式表示為Vbl-Vb2=Vhigh，第二電阻隨機(jī)存取存儲(chǔ)器電壓V2RRAM1414大于VsET電壓，第一電阻隨機(jī)存取存儲(chǔ)器電壓V1RRAM1412亦大于V屮電壓。步驟1530中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"ll"編程為邏輯狀態(tài)"01"，其中第一位線Vbl1420與第二位線Vb21430的電壓差，為負(fù)低電壓-V1()W，以數(shù)學(xué)式Vb2-Vbl=-V^代表，而第二電阻隨機(jī)存取存儲(chǔ)器電壓V2mM1414小于VRESET電壓的絕對(duì)值，第一電阻隨機(jī)存取存儲(chǔ)器電壓V1RRAM1412的絕對(duì)值則大于VBESET電壓的絕對(duì)值。步驟1540中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"00"編程為邏輯狀態(tài)"10"，第一位線電壓Vbl1420與第二位線電壓Vb21430的電壓差為低電壓V^，以數(shù)學(xué)式Vb2-Vbl二代表；第二電阻隨機(jī)存取存儲(chǔ)器電壓V2RKAM1414小于Vw電壓，而第一電阻隨機(jī)存取存儲(chǔ)器電壓V，AM1412大于Vm電壓。步驟1550中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"00"編程為邏輯狀態(tài)"11"，第一位線電壓Vbl1420與第二位線電壓Vb21430等于高電壓Vhigh，以數(shù)學(xué)式Vb廣V^V^h表示，第二電阻隨機(jī)存取存儲(chǔ)器電壓V2RRAM1414大于VsET電壓，第一電阻隨機(jī)存取存儲(chǔ)器電壓V,隨J412大于Vset電壓。圖16是依據(jù)本發(fā)明的一種雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900的編程流程示意圖1600，其由邏輯態(tài)"01"編程為其它三種邏輯態(tài)"00"、"10"、"11"。步驟1610中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900在邏輯狀態(tài)"01"，步驟1620中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"01"編程為邏輯狀態(tài)"00"，第一位線電壓Vhl1420與第二位線電壓Vb21430等于負(fù)高電壓-Vhigh，以數(shù)學(xué)式Vb廣Vb^-V一h表示，第二電阻隨機(jī)存取存儲(chǔ)器電壓V2RRAM1414絕對(duì)值高于V^SET電壓，同時(shí)第一電阻隨機(jī)存取存儲(chǔ)器電壓V1RRAM1412絕對(duì)值高于VBESET電壓。若雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由"01"狀態(tài)編程為"10"狀態(tài)，則雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器是先在步驟1630中由邏輯狀態(tài)"01"編程為"00"，再于步驟1640中由邏輯狀態(tài)"00"編程為邏輯狀態(tài)"10"。步驟1630中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"01"編程為"OO"，其中第一位線V^1420與第二位線Vb21430的電壓差為一負(fù)高電壓-Vhish，以數(shù)學(xué)式表示為Vhl-Vb2=-Vhigh，第二電阻隨機(jī)存取存儲(chǔ)器電壓V2RRAM1414的絕對(duì)值大于VBESET電壓，第一電阻隨機(jī)存取存儲(chǔ)器電壓V1KRAM1412的絕對(duì)值亦大于V^ET電壓。步驟1640中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"00"編程為邏輯狀態(tài)"10"，其中第一位線Vbl1420與第二位線Vb21430的電壓差，為低電壓Vk，以數(shù)學(xué)式Vbl-Vb2=Vl0*代表，而第二電阻隨機(jī)存取存儲(chǔ)器電壓V2RKAM1414大于VRESET電壓值，第一電阻隨機(jī)存取存儲(chǔ)器電壓V1RRAM1412則小于VRESET電壓。步驟1650中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"01"編程為邏輯狀態(tài)"11"，其中第一位線Vbl1420與第二位線Vb21430的電壓差，為高電壓Vhigh，以數(shù)學(xué)式Vbl-Vb2=Vhigh代表，而第二電阻隨機(jī)存取存儲(chǔ)器電壓V2RRAM1414大于VsET電壓，第一電阻隨機(jī)存取存儲(chǔ)器電壓V1KKAM1412則大于VsET電壓。圖17依據(jù)本發(fā)明的一種雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的編程流程示意圖1700，其由邏輯態(tài)"10"編程為其它三種邏輯態(tài)"00"、"01"、"11"。步驟1710中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900在邏輯狀態(tài)"10"，步驟1720中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"10"編程為邏輯狀態(tài)"00"，第一位線電壓Vbl1420與第二位線電壓Vb21430等于負(fù)高電壓-Vugh，以數(shù)學(xué)式Vbl-Vb^-Vhigh表示，第二電阻隨機(jī)存取存儲(chǔ)器電壓V2mM1414絕對(duì)值高于VBESET電壓，同時(shí)第一電阻隨機(jī)存取存儲(chǔ)器電壓VIRRAM1412絕對(duì)值高于V^ET電壓。若雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由"10"狀態(tài)編程為"01"狀態(tài)，則雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器是先在步驟1730中由邏輯狀態(tài)"10"編程為"11"，再在步驟1740中由邏輯狀態(tài)"11"編程為邏輯狀態(tài)"01"。步驟1730中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"10"編程為"ll"，其中第一位線Vbl1420與第二位線Vb21430的電壓差為一高電壓Vhigh，以數(shù)學(xué)式表示為Vbl-Vb2=Vhigh，第二電阻隨機(jī)存取存儲(chǔ)器電壓V2RRAM1414的絕對(duì)值大于VsET電壓，第一電阻隨機(jī)存取存儲(chǔ)器電壓V1RRAM1412的絕對(duì)值亦大于Vw電壓。步驟1740中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"11"編程為邏輯狀態(tài)"10"，其中第一位線Vbl1420與第二位線Vb21430的電壓差，為負(fù)低電壓-V!。w，以數(shù)學(xué)式Vbl-Vb2=代表，而第二電阻隨機(jī)存取存儲(chǔ)器電壓V2RRAM1414的絕對(duì)值大于VKESET電壓值，第一電阻隨機(jī)存取存儲(chǔ)器電壓VimM1412的絕對(duì)值則小于V^ET電壓的絕對(duì)值。步驟1750中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"10"編程為邏輯狀態(tài)"11"，其中第一位線Vbl1420與第二位線Vb21430的電壓差，為高電壓Vhish，以數(shù)學(xué)式Vbl-Vb2=Vhigh代表，而第二電阻隨機(jī)存取存儲(chǔ)器電壓V2RRAM1414200710196789.2說(shuō)明書第25/26頁(yè)大于VsET電壓，第一電阻隨機(jī)存取存儲(chǔ)器電壓V,阻J412則大于VSET電壓。圖18依據(jù)本發(fā)明的一種雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器的編程流程示意圖1800，其由邏輯態(tài)"ll"編程為其它三種邏輯態(tài)"00"、"01"、"10"。步驟1810中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900在邏輯狀態(tài)"11"，步驟1820中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"11"編程為邏輯狀態(tài)"00"，第一位線電壓Vbl1420與第二位線電壓Vh21430等于負(fù)高電壓-Vhigh，以數(shù)學(xué)式Vb,-Vb2二-Vhigh表示，第二電阻隨機(jī)存取存儲(chǔ)器電壓V2RRAM1414絕對(duì)值高于V^sET電壓，同時(shí)第一電阻隨機(jī)存取存儲(chǔ)器電壓V,AMl412絕對(duì)值高于VB^t電壓。步驟1830中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"11"編程為邏輯狀態(tài)"01"，其中第一位線Vbl1420與第二位線Vb21430的電壓差，為負(fù)低電壓-V,。*，以數(shù)學(xué)式Vb-Vb2=V!。，代表，而第二電阻隨機(jī)存取存儲(chǔ)器電壓V2RKAM1414絕對(duì)值大于VRESET電壓，第一電阻隨機(jī)存取存儲(chǔ)器電壓V1RRAJ412則小于VsET電壓的絕對(duì)值。若雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由"11"狀態(tài)編程為"10"狀態(tài)，則雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器是先在步驟1840中由邏輯狀態(tài)"11"編程為"10"，再于步驟1850中由邏輯狀態(tài)"00"編程為邏輯狀態(tài)"10"。步驟1740中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"ll"編程為"00"，其中第一位線VbI1420與第二位線Vb21430的電壓差為一負(fù)高電壓-Vhigh，以數(shù)學(xué)式表示為Vbl-Vb2=-Vhigh，第二電阻隨機(jī)存取存儲(chǔ)器電壓V2RRAM1414的絕對(duì)值大于VB^T電壓，第一電阻隨機(jī)存取存儲(chǔ)器電壓V1RRAM1412的絕對(duì)值亦大于V旺SET電壓。步驟1850中，雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器900由邏輯狀態(tài)"00"編程為邏輯狀態(tài)"10"，其中第一位線Vbl1420與第二位線Vb21430的電壓差，為負(fù)低電壓-Vw，以數(shù)學(xué)式Vbl-Vb2=V^代表，而第二電阻隨機(jī)存取存儲(chǔ)器電壓V，am1414大于Vset31電壓值，第一電阻隨機(jī)存取存儲(chǔ)器電壓V1RRAM1412則小于VSCT電壓。本發(fā)明可用于多階單元(MLC)存儲(chǔ)器，其可在每一單元中儲(chǔ)存超過(guò)一個(gè)位。多階單元包含多個(gè)電荷捕捉位置，其中各個(gè)捕捉位置均可儲(chǔ)存一個(gè)以上的位。舉例而言，多階單元在第一位置上具有第一電荷儲(chǔ)存位置，又在第二位置上具有第二電荷儲(chǔ)存位置，其中第一位置與第二位置之間存有間隔。若第一電荷捕捉位置與第二電荷捕捉位置有兩個(gè)RRAM層，MLC存儲(chǔ)器即儲(chǔ)存兩個(gè)位的信息，其可提供四種電阻狀態(tài)。就相變化隨機(jī)存取存儲(chǔ)裝置的制造、元件材料、使用、與操作的進(jìn)一步信息，可參見(jiàn)美國(guó)專利申請(qǐng)?zhí)柎aNo.11/155,067，其名稱為"ThinFilmFusePhaseChange謹(jǐn)andManufacturingMethod"，申請(qǐng)日為2005年6月17曰，在此提供作為參考。雖然本發(fā)明已參照優(yōu)選實(shí)施例來(lái)加以描述，需要了解的是，本發(fā)明并未受限于其詳細(xì)描述的內(nèi)容。替換方式及修改樣式己在先前描述中所建議，并且其它替換方式及修改樣式將為本領(lǐng)域技術(shù)人員所想到。特別是，根據(jù)本發(fā)明的結(jié)構(gòu)與方法，所有具有實(shí)質(zhì)上等同于本發(fā)明的構(gòu)件結(jié)合而達(dá)成與本發(fā)明實(shí)質(zhì)上相同結(jié)果的都不脫離本發(fā)明的精神范疇。因此，所有這種替換方式及修改樣式都將落在本發(fā)明的權(quán)利要求書及其等同物所界定的范疇之中。任何在前文中提及的專利申請(qǐng)以及印刷文本，均列為本案的參考。權(quán)利要求1、多階單元(MLC)電阻隨機(jī)存取存儲(chǔ)結(jié)構(gòu)，包括第一可編程電阻存儲(chǔ)構(gòu)件，其具有電阻Ra與厚度t1，所述電阻Ra與所述厚度t1成正相關(guān)，所述第一可編程電阻存儲(chǔ)構(gòu)件在第一位置具有第一金屬氧化物長(zhǎng)條，并在第二位置具有第二金屬氧化物長(zhǎng)條，其中所述第一位置與所述第二位置分離；第二可編程電阻存儲(chǔ)構(gòu)件，其具有電阻Rb與厚度t2，所述電阻Rb與所述厚度t2成正相關(guān)，所述第二可編程電阻存儲(chǔ)構(gòu)件在第一位置具有第三金屬氧化物長(zhǎng)條，并在第二位置具有第四金屬氧化物長(zhǎng)條，其中所述第一位置與所述第二位置分離；絕緣構(gòu)件，其分隔所述第一可編程電阻存儲(chǔ)構(gòu)件與所述第二可編程電阻存儲(chǔ)構(gòu)件；第一內(nèi)連接，其垂直地連接所述第一可編程電阻存儲(chǔ)構(gòu)件的所述第一金屬氧化物長(zhǎng)條以及所述第二可編程電阻存儲(chǔ)構(gòu)件的所述第三金屬氧化物長(zhǎng)條；以及第二內(nèi)連接，垂直地連接所述第一可編程電阻存儲(chǔ)構(gòu)件的所述第二金屬氧化物長(zhǎng)條與所述第二可編程電阻存儲(chǔ)構(gòu)件的所述第四金屬氧化物長(zhǎng)條。2、如權(quán)利要求1所述的結(jié)構(gòu)，其中所述第一內(nèi)連接包括第一金屬襯底內(nèi)連接；且所述第二內(nèi)連接包括第二金屬襯底內(nèi)連接。3、如權(quán)利要求2所述的結(jié)構(gòu)，其中所述第一內(nèi)連接包括第一金屬氧化物內(nèi)連接；且所述第二內(nèi)連接包括第二金屬氧化物內(nèi)連接。4、一種形成多階單元(MLC)電阻隨機(jī)存取存儲(chǔ)結(jié)構(gòu)的方法，包括沉積第一可編程電阻存儲(chǔ)構(gòu)件，其具有厚度tl，所述第一可編程電阻存儲(chǔ)構(gòu)件具有電阻Ra，所述電阻Ra與所述第一可編程電阻隨機(jī)存取存儲(chǔ)構(gòu)件的厚度tl成正相關(guān)；在所述第一可編程電阻存取構(gòu)件上形成絕緣構(gòu)件；沉積第二可編程電阻存儲(chǔ)構(gòu)件，其具有厚度t2，所述第二可編程電阻存儲(chǔ)構(gòu)件具有電阻Rb，所述電阻Rb與所述第二可編程電阻存儲(chǔ)構(gòu)件的厚度t2成正相關(guān)；以及將所述第一可編程電阻存儲(chǔ)構(gòu)件氧化，以在所述第一可編程電阻存儲(chǔ)構(gòu)件的第一位置形成第一金屬氧化物長(zhǎng)條，并在所述第一可編程電阻存儲(chǔ)構(gòu)件的第二位置形成第二金屬氧化物長(zhǎng)條；所述第一金屬氧化物長(zhǎng)條具有垂直厚度MLa以及水平厚度ML0Xa。5、如權(quán)利要求4所述的方法，還包括將所述第二可編程電阻存儲(chǔ)構(gòu)件氧化，以在所述第二可編程電阻存儲(chǔ)構(gòu)件的第一位置形成第三金屬氧化物長(zhǎng)條、并在所述第二可編程電阻存儲(chǔ)構(gòu)件的第二位置形成第四金屬氧化物長(zhǎng)條；所述第三金屬氧化物長(zhǎng)條具有垂直厚度MLb以及水平厚度ML0Xb。6、如權(quán)利要求5所述的方法，其中所述電阻Ra為所述第一金屬氧化物長(zhǎng)條的垂直厚度MLa、與所述第一金屬氧化物長(zhǎng)條的水平厚度ML0Xa的函數(shù)，以下列方程式表示Ra=ML0Xa/MU。7、如權(quán)利要求6所述的方法，其中所述電阻Rb為所述第三金屬氧化物長(zhǎng)條的垂直厚度MLb、與所述第三金屬氧化物長(zhǎng)條的水平厚度MLOXb的函數(shù)，以下列方程式表示Rb=ML0Xb/MLb。8、如權(quán)利要求4所述的方法，還包括形成第一內(nèi)連接金屬襯底，其在所述第一可編程電阻存儲(chǔ)構(gòu)件的所述第一金屬氧化物長(zhǎng)條與所述第二可編程電阻存儲(chǔ)構(gòu)件的所述第三金屬氧化物長(zhǎng)條之間形成電連接。9、如權(quán)利要求8所述的方法，還包括形成第二內(nèi)連接金屬襯底，其在所述第一可編程電阻存儲(chǔ)構(gòu)件的所述第二金屬氧化物長(zhǎng)條與所述第二可編程電阻存儲(chǔ)構(gòu)件的所述第四金屬氧化物長(zhǎng)條之間形成電連接。10、如權(quán)利要求9所述的方法，還包括輸入電流進(jìn)入所述第二可編程電阻存儲(chǔ)構(gòu)件、并在所述第二可編程電阻構(gòu)件中的第一方向分成第一電流、在第二方向分成第二電流，所述第一方向與所述第二方向相反，其中所述第一電流從所述第一方向流經(jīng)所述第三金屬氧化物長(zhǎng)條、向下流經(jīng)所述第二內(nèi)連接金屬襯底、經(jīng)過(guò)所述第二金屬氧化物長(zhǎng)條、穿過(guò)所述第一可編程電阻構(gòu)件，以及其中所述第一與第二電流合并為輸出電流。11、如權(quán)利要求9所述的方法，還包括通過(guò)將所述電阻Ra與所述電阻Rb相加啟除以2，而決定總電阻Rs，其以下列方程式表示Rs=(Ra+Rb)/2。12、如權(quán)利要求5所述的方法，還包括形成第一內(nèi)連接金屬氧化物，其在所述第一可編程電阻存儲(chǔ)構(gòu)件的所述第一金屬氧化物長(zhǎng)條與所述第二可編程電阻存儲(chǔ)構(gòu)件的所述第三金屬氧化物長(zhǎng)條之間形成電連接。13、如權(quán)利要求12所述的方法，還包括形成第二內(nèi)連接金屬氧化物，其在所述第一可編程電阻存儲(chǔ)構(gòu)件的所述第二金屬氧化物長(zhǎng)條與所述第二可編程電阻存儲(chǔ)構(gòu)件的所述第四金屬氧化物長(zhǎng)條之間形成電連接，所述第一內(nèi)連接金屬氧化物具有電阻Rc。14、如權(quán)利要求13所述的方法，還包括輸入電流進(jìn)入所述第二可編程電阻存儲(chǔ)構(gòu)件，并在所述第二可編程電阻存儲(chǔ)構(gòu)件中的第一方向分成第一電流、以及在第二方向分成第二電流，所述第一方向與所述第二方向相反，其中所述第一電流從所述第一方向流經(jīng)所述第三金屬氧化物長(zhǎng)條、向下流經(jīng)所述第一內(nèi)連接金屬氧化物、流經(jīng)所述第一金屬氧化物長(zhǎng)條、穿過(guò)所述第一可編程電阻存儲(chǔ)構(gòu)件，其中所述第二電流從所述第二方向流經(jīng)所述第四金屬氧化物長(zhǎng)條、向下流經(jīng)所述第二內(nèi)連接金屬襯底、流經(jīng)所述第二金屬氧化物長(zhǎng)條、穿過(guò)所述第一可編程電阻存儲(chǔ)構(gòu)件，以及其中所述第一與第二電流合并為輸出電流。15、如權(quán)利要求13所述的方法，還包括通過(guò)總計(jì)電阻Ra、Rb、Rc并除以2，而決定總電阻Rs，其由下列方程式表^:Rs=(Ra+Rb+Rc)/2。16、如權(quán)利要求4所述的方法，還包括在所述第二可編程電阻存儲(chǔ)構(gòu)件上形成覆蓋構(gòu)件。17、如權(quán)利要求16所述的方法，還包括形成側(cè)壁隔離環(huán)繞所述第一與第二金屬襯底及所述覆蓋構(gòu)件。18、如權(quán)利要求17所述的方法，還包括移除所述覆蓋構(gòu)件而留下空洞；以及在所述第二可編程電阻存儲(chǔ)構(gòu)件上形成側(cè)壁隔離。19、如權(quán)利要求18所述的方法，還包括在所述空洞中以及在側(cè)壁隔離之間沉積導(dǎo)電材料，所述導(dǎo)電材料接觸所述第二可編程電阻存儲(chǔ)構(gòu)件。20、如權(quán)利要求19所述的方法，還包括電流流經(jīng)所述導(dǎo)電材料，在所述第二可編程電阻構(gòu)件中分成第一方向與第二方向，流經(jīng)所述第一金屬襯底，所述第一方向與所述第二方向相反。全文摘要一種有金屬氧化物的多階電阻隨機(jī)存取存儲(chǔ)結(jié)構(gòu)及其制造方法，此結(jié)構(gòu)包括多個(gè)可編程電阻隨機(jī)存取存儲(chǔ)單元，每一可編程電阻隨機(jī)存取存儲(chǔ)單元包括多個(gè)存儲(chǔ)構(gòu)件，以在每一存儲(chǔ)單元中進(jìn)行多位存儲(chǔ)。此雙穩(wěn)態(tài)電阻隨機(jī)存取存儲(chǔ)器包括第一電阻隨機(jī)存取構(gòu)件，其經(jīng)過(guò)內(nèi)連接金屬襯底與金屬氧化物長(zhǎng)條而連接至第二電阻隨機(jī)存取構(gòu)件。第一電阻隨機(jī)存取構(gòu)件具有第一電阻值Ra，其由第一電阻隨機(jī)存取構(gòu)件的厚度所決定，取決于第一電阻隨機(jī)存取構(gòu)件的沉積步驟。第二電阻隨機(jī)存取構(gòu)件具有第二電阻值Rb，其由第二電阻隨機(jī)存取構(gòu)件的厚度所決定，取決于第二電阻隨機(jī)存取構(gòu)件的沉積步驟。文檔編號(hào)H01L27/24GK101226952SQ200710196789公開(kāi)日2008年7月23日申請(qǐng)日期2007年12月6日優(yōu)先權(quán)日2006年12月7日發(fā)明者何家驊,謝光宇,賴二琨申請(qǐng)人:旺宏電子股份有限公司