專利名稱：改進的部分耗盡絕緣體上硅靜態(tài)隨機存儲器存儲單元的制作方法
技術領域：
本發(fā)明涉及靜態(tài)隨機存儲器(SRAM)技術領域，更具體地，是一種 改進的部分耗盡絕緣體上硅靜態(tài)隨機存儲器存儲單元，用于部分耗盡絕緣 體上硅(PDSOI， Partial Depleted Silicon on Insulator,)襯底上的靜態(tài)隨機
存儲器。
背景技術：
按照數(shù)據(jù)存儲方式，半導體存儲器分為動態(tài)隨機存取存儲器 (DRAM)，非揮發(fā)性存儲器和靜態(tài)隨機存取存儲器(SRAM)。 SRAM能 夠以一種簡單而且低功耗的方式實現(xiàn)快速的操作速度，因而建立起其獨特 的優(yōu)勢。而且，與DRAM相比，因為SRAM不需要周期性刷新存儲的信 息，所以設計和制造相對容易。
見圖l，通常，SRAM單元由兩個驅動晶體管、兩個負載器件和兩個 存取晶體管組成。根據(jù)所含負載器件的類型，SRAM本身又可以分為完全 CMOS SRAM，高負載電阻(High Load Resistor)SRAM和薄膜晶體管(Thin Film Transistor) SRAM。完全CMOS SRAM使用PMOS管作為負載器件，HLR SRAM使用高負載電阻作為負載器件，而TFT SRAM使用多晶硅TF丁
作為負載器件。
SRAM可以在不同的襯底材料上實現(xiàn)，比如在體硅(Bulk Silicon)襯 底上形成標準CMOS SRAM，在部分耗盡絕緣體上硅(PDSOI, Partial Depletion Silicon on Insulator)襯底上形成PDSOI SRAM。前者單元面積較 小，容易得到較大集成度的存儲器，但容易發(fā)生閂鎖效應且功耗較大；后 者由于眾所周知的原因，能夠完全避免閂鎖效應，功耗較小，如果能夠較 好的解決體區(qū)引出的問題，也能夠抑制"浮體效應"，而且PDSOISRAM 在輻射環(huán)境中的性能要比體硅CMOS SRAM好很多。
在已經公開的發(fā)明CN200510136596—9中給出了一種PDSOI靜態(tài)隨機 存儲器(見圖2)，其負載PMOS管和存取NMOS管均采用T型柵體接觸 結構，由于T型柵存在的"島邊效應"，會增加漏電，特別是輻照過后更 容易引起額外的漏電流，增加芯片的靜態(tài)功耗。而且發(fā)明 CN200510136596—9中的驅動NMOS的體引出區(qū)位于有源區(qū)中間位置，即 源端分為兩部分位于有源區(qū)兩側，也不利于減小漏電流，需要進行改進。
發(fā)明內容
本發(fā)明的目的是公開一種改進的部分耗盡絕緣體上硅(PDSOI)靜態(tài) 隨機存儲器存儲單元，以解決己有技術中存在的問題。 為達到上述目的，本發(fā)明的技術解決方案是
一種改進的部分耗盡絕緣體上硅靜態(tài)隨機存儲器存儲單元，包括六個 形成于部分耗盡絕緣體上硅襯底上的晶體管，其形成有第一和第二存取NMOS晶體管；構成第一反相器的第一驅動NMOS晶體管和第一負載
PMOS晶體管，該第一反相器根據(jù)第一存取NMOS晶體管的操作被有選 擇地驅動；以及構成第二反相器的第二驅動NMOS晶體管和第二負載 PMOS晶體管，該第二反相器根據(jù)第二存取NMOS晶體管的操作被有選 擇地驅動；其中，
第一有源區(qū)，形成在PD SOI襯底上，用于形成第一、第二驅動NMOS 管和第一、第二存取NMOS管；
第二和第三有源區(qū)，形成在PD SOI襯底上，用于形成第一和第二負 載PMOS晶體管；
第一負載PMOS管的源區(qū)和兩個體引出區(qū)位于第二有源區(qū)的左側，構 成BTS-A型柵體引出結構，第二有源區(qū)的右側為第一負載P管的漏區(qū)；
第二負載PMOS管的源區(qū)和兩個體引出區(qū)位于第三有源區(qū)的右側，構 成BTS-A型柵體引出結構，第三有源區(qū)的左側為第一負載P管的漏區(qū)；
第一和第二驅動NMOS管，位于第一有源區(qū)的上半部，其體引出區(qū) 和源區(qū)構成BTS-A型柵體引出結構；
第一和第二存取NMOS管，位于第一有源區(qū)的下半部，二者共享體 引出區(qū)，其體引出區(qū)和源區(qū)均構成H型柵體引出結構；
第一反相器的輸出在單元中部連接到第二反相器的輸入，第二反相器 的輸出在單元中部連接到第一反相器的輸入。
所述的靜態(tài)隨機存儲器存儲單元，其所述存取NMOS晶體管采用H 型柵體接觸，第一、第二存取NMOS晶體管的體引出TA1-B和TA2-B， 通過接觸孔和金屬線與固定電位連接，該固定電位為地電位。所述的靜態(tài)隨機存儲器存儲單元，其所述負載PMOS晶體管采用
BTS-A型柵體接觸，第一、第二負載PMOS晶體管的體引出區(qū)TP1-B和 TP2-B，通過接觸孔和金屬線分別與源端TP1-S、 TP2-S連接，并連接到固 定電位，該固定電位為電源電位。
所述的靜態(tài)隨機存儲器存儲單元，其所述驅動NMOS晶體管采用 BTS-A型柵體接觸，第一、第二驅動NMOS晶體管的引出區(qū)TN1-B和 TN2-B，通過接觸孔和金屬線分別與源端TN1-S、 TN2-S連接，并連接到 固定電位，該固定電位為地電位。
所述的靜態(tài)隨機存儲器存儲單元，其所述第一有源區(qū)同時形成第一、 第二驅動NMOS管和第一、第二存取NMOS管，其中，第一驅動NMOS 管和第一存取NMOS管的漏區(qū)在有源區(qū)上彼此形成電連接；第二驅動 NMOS管和第二存取NMOS管的漏區(qū)在有源區(qū)上彼此形成電連接；第-一 存取NMOS管和第二存取NMOS管的體區(qū)共享，共同連接到地電位。
所述的靜態(tài)隨機存儲器存儲單元，其做為基礎單元用于大規(guī)模隨機靜 態(tài)存儲器，或以PDSOI SRAM單元為基礎的大規(guī)模集成電路。
本發(fā)明的一種改進的PDSOI靜態(tài)隨機存儲器存儲單元，布線簡化， 單元面積小，消除了T型柵引入的島邊漏電流，避免了浮體效應，降低了 芯片的功耗，提高了芯片應對復雜輻射環(huán)境的能力。
圖1示出的是傳統(tǒng)的完全CMOS SRAM的電路連接圖，由于體硅襯 底都連在一起，所以未對體端進行特殊處理；圖2示出的是已有發(fā)明CN200510136596_9中的六管單元結構；
圖3示出的是本發(fā)明改進后的PDSOI六管存儲單元；
圖4示出的是圖3中本發(fā)明的SRAM單元的電路連接圖。
具體實施例方式
下面通過附圖形象而詳細地對本發(fā)明內容進行描述，以使本發(fā)明的特
點和優(yōu)點變得更加清晰，這些附圖包括
圖3示出的是本發(fā)明改進后的PDSOI六管存儲單元，需注意六只品 體管的體引出方法，特別是存取NMOS管采用的H型柵體引出結構。
圖4示出的是圖3中本發(fā)明的SRAM單元的電路連接圖，每一只晶體 管的體區(qū)均被連接到相應的固定電位。
如圖所示，一種具有6個形成于部分耗盡(partial-depleted, PD)絕 緣體上硅(silicon-on-insulator， SOI)襯底上的晶體管的CMOS靜態(tài)隨機 存儲器單元。
該單元實現(xiàn)于部分耗盡絕緣體上硅(PDSOI)襯底上，六只晶體管均 進行體接觸處理，其中負載PMOS管和驅動NMOS管采用BTS-A型柵體 引出結構，存取NMOS管采用H型柵體引出結構，消除由于T型柵體引 出導致的島邊漏電流。
該SRAM單元的形成具有第一和第二存取NMOS晶體管TA1 、TA2; 構成第一反相器的第一驅動NMOS晶體管TNI和第一負載PMOS晶體管 TPl，該第一反相器根據(jù)第一存取NMOS晶體管TA1的操作被有選擇地驅 動；以及構成第二反相器的第二驅動NMOS晶體管TN2和第二負載PMOS晶體管TP2，該第二反相器根據(jù)第二存取NMOS晶體管TA2的操作被冇 選擇地驅動。
在物理結構上，該SRAM包括
第一有源區(qū)，其形成在PD SOI襯底上，用于形成第一、第二驅動 NMOS管和第一、第二存取NMOS管；
第二和第三有源區(qū)，其形成在PD SOI襯底上，用于形成第一和第二 負載PMOS晶體管；
第一負載PMOS管的源區(qū)和兩個體引出區(qū)位于第二有源區(qū)的左側，構 成BTS-A型柵體引出結構，第二有源區(qū)的右側為第一負載P管的漏區(qū)；
第二負載PMOS管的源區(qū)和兩個體引出區(qū)位于第三有源區(qū)的右側，構 成BTS-A型柵體引出結構，第三有源區(qū)的左側為第一負載P管的漏區(qū)；
第一和第二驅動NMOS管，位于第一有源區(qū)的上半部，其體引出區(qū) 和源區(qū)構成BTS-A型柵體引出結構；
第一和第二存取NMOS管，位于第一有源區(qū)的下半部，二者共享體 引出區(qū)，其體引出區(qū)和源區(qū)均構成H型柵體引出結構；
第一反相器的輸出在單元中部連接到第二反相器的輸入，同樣第二反 相器的輸出在單元中部連接到第一反相器的輸入。
對本發(fā)明的SRAM存儲單元進一步解釋如下
存取NMOS晶體管采用H型柵體接觸，圖3中TA1-B、TA2-B和TA-B 區(qū)是H型柵體引出區(qū)，通過接觸孔和金屬線與固定電位連接，此處為地電 位GND。
負載PMOS管采用BTS-A型柵體接觸，圖3中TP1-B、TP2-B是BTS-A型柵體引出區(qū)，通過接觸孔和金屬線與源端TP1-S、 TP2-S連接，并連接 到固定電位，此處為電源電位VCC。
驅動NMOS管采用BTS-A型柵體接觸，圖3中TN1-B、 TN2-B是 BTS-A型柵體引出區(qū)，通過接觸孔和金屬線與源端TN1-S、 TN2-S連接， 并連接到固定電位，此處為地電位GND。
第一有源區(qū)同時形成第一、第二驅動NMOS管和第一、第二存取 NMOS管，其中第一驅動NMOS管和第一存取NMOS管的漏區(qū)在有源區(qū) 上彼此相連，形成電連接；第二驅動NMOS管和第二存取NMOS管的漏 區(qū)在有源區(qū)上彼此相連，形成電連接；第一存取NMOS管和第二存取 NMOS管的體區(qū)共享，共同連接到地電位。
第一反相器的輸出Dl'在單元中部連接到第二反相器的輸入Dl"，第 二反相器的輸出D2'在單元中部連接到第一反相器的輸入D2"。
總之，本發(fā)明對SRAM單元中六只晶體管均進行了體引出處理，對丁 型柵體引出結構進行改進，存取NMOS管采用H型柵體引出結構，負載 PMOS管和驅動NMOS管采用BTS-A型柵體引出結構，消除了 T型柵引 入的島邊漏電流，能夠降低芯片的功耗，提高芯片的應對復雜輻射環(huán)境的 能力。
需要說明的是，雖然參照示范性的實施例詳細地描述了本發(fā)明，但是 那些熟悉本領域的普通技術人員將了解，在不脫離所附的權利要求的情況 下，在形式和細節(jié)上可以就此做出的各種變化，都應在權利要求保護的范 圍內。
權利要求
1. 一種改進的PDSOI靜態(tài)隨機存儲器存儲單元，包括六個形成于部分耗盡絕緣體上硅襯底上的晶體管，其形成有第一和第二存取NMOS晶體管；構成第一反相器的第一驅動NMOS晶體管和第一負載PMOS晶體管，該第一反相器根據(jù)第一存取NMOS晶體管的操作被有選擇地驅動；以及構成第二反相器的第二驅動NMOS晶體管和第二負載PMOS晶體管，該第二反相器根據(jù)第二存取NMOS晶體管的操作被有選擇地驅動；其特征在于，第一有源區(qū)，形成在PD SOI襯底上，用于形成第一、第二驅動NMOS管和第一、第二存取NMOS管；第二和第三有源區(qū)，形成在PD SOI襯底上，用于形成第一和第二負載PMOS晶體管；第一負載PMOS管的源區(qū)和兩個體引出區(qū)位于第二有源區(qū)的左側，構成BTS-A型柵體引出結構，第二有源區(qū)的右側為第一負載P管的漏區(qū)；第二負載PMOS管的源區(qū)和兩個體引出區(qū)位于第三有源區(qū)的右側，構成BTS-A型柵體引出結構，第三有源區(qū)的左側為第一負載P管的漏區(qū)；第一和第二驅動NMOS管，位于第一有源區(qū)的上半部，其體引出區(qū)和源區(qū)構成BTS-A型柵體引出結構；第一和第二存取NMOS管，位于第一有源區(qū)的下半部，二者共享體引出區(qū)，其體引出區(qū)和源區(qū)均構成H型柵體引出結構；第一反相器的輸出在單元中部連接到第二反相器的輸入，第二反相器的輸出在單元中部連接到第一反相器的輸入。
2. 如權利要求1所述的靜態(tài)隨機存儲器存儲單元，其特征在于，所述存取NMOS晶體管采用H型柵體接觸，第一、第二存取NMOS晶體管 和TA-B區(qū)是H型柵體引出區(qū)，通過接觸孔和金屬線與固定電位連接，該 固定電位為地電位。
3. 如權利要求1所述的靜態(tài)隨機存儲器存儲單元，其特征在于，所 述負載PMOS晶體管采用BTS-A型柵體接觸，第一、第二負載PMOS晶 體管的體引出區(qū)TP1-B、 TP2-B，通過接觸孔和金屬線，分別與源端TP1-S、 TP2-S連接，并連接到固定電位，該固定電位為電源電位。
4. 如權利要求1所述的靜態(tài)隨機存儲器存儲單元，其特征在于，所 述驅動NMOS晶體管采用BTS-A型柵體接觸，第一、第二驅動NMOS晶 體管的體引出區(qū)TN1-B、TN2-B，通過接觸孔和金屬線，分別與源端TN1-S、 TN2-S連接，并連接到固定電位，該固定電位為地電位。
5. 如權利要求1所述的靜態(tài)隨機存儲器存儲單元，其特征在于，所 述第一有源區(qū)同時形成第一、第二驅動NMOS管和第一、第二存取NMOS 管，其中，第一驅動NMOS管和第一存取NMOS管的漏區(qū)在有源區(qū)上彼 此形成電連接；第二驅動NMOS管和第二存取NMOS管的漏區(qū)在有源區(qū) 上彼此形成電連接；第一存取NMOS管和第二存取NMOS管的體區(qū)共享， 共同連接到地電位。
6. 如權利要求1所述的靜態(tài)隨機存儲器存儲單元，其特征在于，做 為基礎單元用于大規(guī)模隨機靜態(tài)存儲器，或以PDSOI SRAM單元為基礎 的大規(guī)模集成電路。
全文摘要
本發(fā)明一種改進的形成于部分耗盡SOI襯底上的靜態(tài)隨機存儲器的存儲單元，涉及靜態(tài)隨機存儲器技術，該SRAM單元包含六只晶體管，即第一、第二存取NMOS晶體管，第一、第二驅動NMOS晶體管，第一、第二負載PMOS晶體管。在進行體區(qū)接觸處理時，不再采用T型柵技術，存取NMOS管采用H型柵體接觸，負載PMOS管和驅動NMOS采用BTS-A型柵體接觸。這樣不僅能避免部分耗盡SOI材料帶來的浮體效應，而且可以抑制由于T型柵結構引起的島邊漏電。單元中兩組反相器的連線在單元中部進行，布線得到簡化，單元面積縮小。本發(fā)明的存儲單元提升了芯片的最終性能。
文檔編號H01L23/528GK101442055SQ200710177788
公開日2009年5月27日 申請日期2007年11月21日 優(yōu)先權日2007年11月21日
發(fā)明者芳 于, 劉忠立, 凱 趙 申請人:中國科學院半導體研究所