專利名稱：非易失性半導體存儲器及其制造方法
非易失性^NMm器及其制it^法 相關(guān)申請的交叉引用本申請基于并要求于2006年11月7日提交的在先日本專利申請 NO,2006"301351的^bk， 4jtfcit過引用將^^內(nèi)容^"于此。本發(fā)明涉及~"#非易失性"f^Mfft器以及制造非易失性^f^m器的 方法。背景狀由于i^f^i逸晶偉"管(select gate transistor)控制位線，因此NAND快閃 絲器可以具有比NOR快閃絲器或DRAM更小的單元面積。所以，可以低 ^^制造NAND快閃，器。然而，當使NAND快閃絲器小型化時，^ft單儀間的距離(STI的寬 度)也l^v Ht單itX寸的小型化而變捧艮小。這帶來了存儲單元的接a應， 并且引起了^ 5^單;^間干涉的;^0 ^ft單;^J'司的干涉i^目互鄰近的浮 置柵電極的電位平均化。因此，數(shù)據(jù)寫入狀態(tài)和數(shù)提清除狀態(tài)之間的閾值電壓 差(AVra)變小。結(jié)果，出5yfc據(jù)寫A^L而且，由于^ft單it^寸的小型 化，^jh狀態(tài)下的漏電流(S因數(shù))的增大變?yōu)橐粋€難題。發(fā)明內(nèi)容才娥本發(fā)明的實施例，-"#非易失性^^4#器包拾^Wt底；多 個元件隔離區(qū)，形錄所述^Wt底中；元倆成區(qū)，iM于相鄰的元件隔 離區(qū)之間，所^t件形成區(qū)具有在所^L件形成區(qū)的,滾面中的凹進部分，以 4吏在沿所iiit件隔離區(qū)的相鄰方向的截面中，所iiit/fW成區(qū)的Ji^面之下的 部分的t^變小于的所ii^件形成區(qū)的Ji4面的H第一Wl^M，提供在 所itiL件形成區(qū)上；浮置柵fel，設置于所^一Wl^^l上；第^WL^t膜，設置于所鄉(xiāng)置Wi的Ji4面和,'滾面上；以及控制柵電極，隔著所鄉(xiāng)^ 1^^設置于所*置 1的所^_]14面和所述#滾面上，其中在沿所 ii^件隔離區(qū)的相鄰方向的截面中，所*置柵極的上側(cè)的充變小于所*置 艦的下側(cè)的饑才N&本發(fā)明的實施例，,制造非易失性"fWH^器的方法包拾在半 "Wt^Ji形絲一WL^M;在所錄一^l^U^Ji淀樹置^W料; 通過穿: 1/斤鄉(xiāng)置 1##所^一 1^^形成多個到i^斤述半^f^H" 底的溝槽，同時蝕刻所#置 1#料的#]^面來形成浮置 1，以他在沿著 所i^i勾槽的陣列方向的所述截面內(nèi)所^置 #料的上側(cè)的a小于所^ 置Wl^料的下側(cè)的f^L,并且同時在所itit/fW成區(qū)的侗滾面中形成具有凹 進部分的元，成區(qū)，以^^沿著所^i勾槽的陣列方向的截面內(nèi)，所^t^W 成區(qū)的Ji^面之下的部，t^小于所5^b件形成區(qū)的Ji^面的^l;通過將 ^^^真^J'J所述溝槽形iUL件隔離區(qū)；在所^置WL的Ji^面和,滾面上 形成第《= 1^^;以碌所鄉(xiāng)^fel^^Ji淀積^制柵電;feH"料。


圖1為示出才 第一實施例的NAND快閃，器的平面圖； 圖2A為沿圖1中所示的線A-A的截面圖； 圖2B為沿圖1中所示的線B"B的截面圖；圖3為示出#器的制造方法的截面圖； 圖4為示出圖3之后的制造方法的截面圖； 圖5為示出圖4^的制i^r法的截面圖；圖6A為示出圖5之后的制造方法的截面圖； 圖6B為示出圖5^的^^制妙法的截面圖；圖7示出了a漏電流^it部分的圖；圖8為示出根梧第二實施例的NAND快閃，器的平面圖； 圖9為示出才娥第三實施例的NAND快閃，器的平面圖；以及 圖10示出了浮置柵電極FG的自電位VFG和#歉昏40中流動的漏電 流M之間的關(guān)系。脅實賊式
下面參照湘應的附圖對本發(fā)明的實施例進^i兌明。本發(fā)明不限于所述實施例。
(第一實施例)
圖1中所示NAND快閃絲器100包括城BL， i^W歐SG，浮置柵 極FG,控制柵電極CG，以及作為元件隔離區(qū)的SH (淺溝槽隔離)。由于提 供了選^^SG，所以不必在每個^^單元中提^Hi^BL。結(jié)果，NAND快 閃存儲單元100比DRAM和NOR快閃*器更有利于小型化。
-feM兌，才娥NAND快閃M器不需要為每個位形成^^觸，1^元 件的小型化，相鄰浮置WL FG之間的寬^^,小。這導致如上所述的接近 效應的加強。
圖2A為沿圖1中所示的線A-A的截面圖。圖2B為沿圖1中所示的線B"B 的截面圖。#器100包括"^Wt底10，作為元件形成區(qū)的有源區(qū)(active) AA，第一 1^^ (f^f自溪)20,浮置JK^LFG，第《^ ^^30， 械制柵電極CG。
如圖1所示多個STI以糸斂形狀形^4^#底10上，并且怍為* 隔離區(qū)4M 。有源區(qū)AA提供斜目鄰的SH之間。第一Wl^m 20 i^于所 述有源區(qū)AA上。浮置WlFG設置于所ii^一^L^^20上。第~=>*^ 緣溪30設置于所i^置皿FG的Ji4面和,滾面上?？刂茤烹姌OCG經(jīng)由所 ^J^WLM^ 30 i經(jīng)于所^置^fel FG的Ji^面和,'滾面上。
在STI相鄰方向(下文中，^^作溝道f^r向)Dw的截面結(jié)構(gòu)中，作為 有源區(qū)AA的側(cè)面部分的t變Wl形成為比所述有源區(qū)AA的Ji^面的tJL W0小。結(jié)果，在所述有源區(qū)AA的側(cè)面形成凹進部分C。在STI相鄰方向Dw 的結(jié)構(gòu)的截面中，所^置 1 FG形成為倒T形。所述倒T形上側(cè)的t^L W2比該倒T形下側(cè)的t^L W3小?？刂茤烹姌OCG在倒T形的浮置艦FG 的凸出部^"之間。
如圖2B中所示，擴絲40形^jM目鄰浮置^LFG之間的有源區(qū)AA的 表面上。擴絲40之間的溝道"J^li5^ L。如圖2A中所示，溝道t^ W0。溝道")^r向DL為STI的延伸方向，并JLil^電荷財絲40之間流動 的方向。溝道t^l方向Dw為與所^i勾ii"M^向DL交叉的方向。附圖標己41表示可選的延伸層。
如圖2A中所示，由于所ii^置WlFG的上部的￡>1 W2比該浮置 1 的下部的^W3小，所以相鄰的浮置WlFG之間的距離W4變，大。因 此，即使由于辦的小型化，^t單元MC之間的距離變鞭小，也能儲大 的距離W4。因此，所述控制柵電極CG可以被引A^深的位置。結(jié)果，可以 抑制^^單^間的接i^U ，并JL^可以^^所^-^第^fel^M 20 和30的電^^比。
—^M兌，當所述有源區(qū)AA和STI的總^L^ W5時，^Mot^^M^的角 ^M"難于減小這一^！ W5。因此，有必要^^LW5中線寬度和間隔寬 度的h她。才^t本實施例，在巻與-間隔狄W5恒定時，通郷成小的浮置柵 極FG的上部的狄W2，可將間隔t^li^為大的。按照這種配置，本發(fā)明人 通過^^旨的3ypJ技術(shù)已經(jīng)成功iW小了^ Mt單;^間的接^^,
才W本實施例，所鄉(xiāng)置艦FG包括兩種材料。即，在所鄉(xiāng)置艦FG 的虛歉上的部分(凸起)由鍺硅構(gòu)成，而在虛^L下的部分(基部)由多晶 糊成。按照這種配置，如下所述，利用這兩種材料的蝕刻狄的不同，可以 容易地形成倒T形的所i^置^feLFG。
才l^^本實施例，在所述方向Dw的結(jié)構(gòu)的截面中，所ii^置WlFG的上 側(cè)的t^比所^置^^ FG的下側(cè)的tJL小，因此，&目鄰的浮置 1 FG 之間，可以使所述控制柵電極CG無空隙^M真J^!]足夠深的位置，按照這種配 置，可以充^k^P制相鄰的存儲單元MC之間的接^Ofc應。
##本實施例，在溝道^方向Dw的結(jié)構(gòu)的截面圖中，所述凹it^C 設置于所述有源區(qū)AA的側(cè)壁上。在Dw方向的結(jié)構(gòu)的截面圖中，由于該凹進部 分C，作為所述有源區(qū)AA的側(cè)面部^t變Wl形成為比所i^"源區(qū)AA的 Ji^面的t^LW0小。該凹進部分C的^JL與所^1有源區(qū)AA內(nèi);i^漏電流流 動的位置相同。特別地，理想的A^斤述凹進部分C形成于與源/漏擴ltg"40相 同深度的位置或更深的位置。"^照這種配置，如下所述，可以減小截止漏電流。
在所i^f源區(qū)AA中的鍺的>^*在所述有源區(qū)AA中形成凹進部分C的深 度處為最大。如果鍺層被引A^所iW源區(qū)AA的上ii^復，那么如下所述可 以容易地形成所述凹進部分C。由于引入鍺來調(diào)躲刻速率，因此當蝕刻氣體 時，可以用對應于氣體 的^^素代絲以^#所述蝕刻速率。下面說明所^#^器100的制妙法。首先，準備圖3中所示的半^f^Mt 底10。所述半^N"底10包括半^H^^體(bulk) 11、鍺絲(SiGe) 16和 "f^^層17。所述^H^層17iU于所述鍺^16上。例如，所述半"f^ 體11和^H^層17分別由單晶硅構(gòu)成。所述鍺硅層16為鍺和硅的^^層。所 述j^^底10可以通過捧睹離子注^sJiJ^H"底中并JL^iA后的結(jié)構(gòu)進行熱 處理而形成?？蛇x捧地，所述"f^f^N"底10可以通#4^#^體11上混合 鄉(xiāng)成外處長、絲itii一步外觸長不賴的單晶硅而形成。鍺硅與蝕刻 氣體(例如SF6和C4Fs)具有Hi^高的反應率。鍺故引入以與所述源/漏擴^ 40的》^1相匹配。當鍺硅層16的高度與所述源/漏擴散層40的深^^相匹配Bt^ 夠了。 ^^iA^擴散層的形成的順序無關(guān)。例如，所述鍺硅層16具有10到 20nm的厚度。當所述鍺絲16具有更大的厚度時，SiGe層16的頂部錄變 得離所述襯底10的頂表面太近，而JLit個高度妨礙了接通電t另一方面，當 所述鍺硅層16具有更小的厚度時，減小截止漏電流的^變#^小。接下來，柳憤序在所述半"Wt底10上形^^斤鄉(xiāng)一Wl^^ 20、 所^置,FG以及掩^H"料15的材料。所^置 1 FG包括兩種材料。 即，所i^置^^LFG的虛線上的上層(凸起)由鍺硅層26構(gòu)成，而虛線下的 下層(基部)由多晶硅層25構(gòu)成。接下來，如圖4中所示，通itf it^斤錄置Wl FG、所錄一 ^ 膜20、所述^^層17以;S^斤述鍺絲16,形成^^所述"f^^體ll的多 個溝槽12'例如，^^J所述掩^N"料15作為掩模，通過RIE'姊成所^i勾槽 12。例如，蝕刻氣體為SF6或C4Fs。所述鍺硅層26的蝕刻速率比多晶硅層25的快。即，所述鍺硅層26與蝕刻 氣^W比所述多晶硅蜃25高的AJI率。結(jié)果，在所^i勾槽12的陣列方向Dw 中的結(jié)構(gòu)的截面中，所述鍺硅層26被^iW'J邊蝕刻，并J^斤述鍺娃層26的 UL形成為比所述多晶絲25的狄小。結(jié)果，所鄉(xiāng)置嫩FG的上部的寬 度比所ii^置^LFG的下部的狄小。另夕卜，所述鍺船16的蝕刻速率比所述^^層17和所述"f"l^:體11 的蝕刻速率快。結(jié)果，在所述方向Dw的結(jié)構(gòu)的截面中，所述鍺^:16被^ Ak^刻，并J^斤述凹進部分C形成于所述有源區(qū)AA的""#的部分中。如上所述，所鄉(xiāng)置 1 FG和有源區(qū)AA可以在形^/斤i4i勾槽的相同的蝕刻工序中形成。接下來，如圖5中所示所i^^體17淀積形成于所iiM)槽12內(nèi)。例如， 所ii^^體17包括氧^^0 4it^^'J子中，所i^fe^體17淀積剖所鄉(xiāng)置 ^IFG的Ji^面。此后，回蝕所i^^體17到所i^f置^lFG的側(cè)壁的中 部(例如，到所述多晶硅層25的Ji^面高度)。通itit種回蝕，也移除了圖4 中所示的^"##料15。接下來，所鄉(xiāng)^r^^M30形絲所鄉(xiāng)置嫩FG的Ji4面和側(cè)面上。 然后，控制柵電極CG的材料淀積在所it^二柵電極30上。由于所ii^^體 17被回魁!]浮置WIFG的側(cè)壁的中部，所以所迷控制柵電極CG的材料以自 對準的方式被引AfiJ相鄰的浮置WLFG的側(cè)面之間，另外，如圖6A中所示，^^Jit^^M^RIE'^^]所述控制柵電極CG ^"浮置WLFG。圖6A示出了在溝道"ML^向dl的結(jié)構(gòu)的元件截面圖。M 一工序中，所i^置^felFG為每^NHt單元MC而^H^化(individualize )。 接下來，雜質(zhì)被離子-iA^所ii^源區(qū)AA中并退火，從而形錄m41以及 源/漏擴絲40。如圖2B中所示，淀積獄層19。 jH^t， 4線/^的方鄉(xiāng)成 接觸和布線，從而完成所ii^器跳用于RIE的氣M自包含卣^L素的氣體，并且合it^自用于制造"f^ 體的氣體。在為每^N!"^單元MC而^^置艦FG^N^化的工序中，當4^1 財蝕刻鍺硅的'^k^速率的蝕刻氣體時，形成如圖6B中所示的所鄉(xiāng)置艦 FG，如同在Dw方向的蝕刻。才M^本實施例，^L^衞目對于硅的襯比例，#<^1^^鍺硅的蝕刻選擇 速率形成所ii^置,FG和凹進部分C。因此，在形成SH的RIE工序中， 所述倒T形的浮置^8^lFG和凹iW分C都可以形成。即，##本實施例的制 造方法，STI、倒T形的浮置WIFG以及有源區(qū)AA的凹進部分C可以在一 個RIE工序中同時形成。如Ji^斤述，根據(jù)本實施例的制造，器的方法與傳統(tǒng) 的制造賴器的方法相匹S&，并且可以^^l賄的工藝容易^ii行。才娥本實施例，在方向Dw的結(jié)構(gòu)的截面中，所i^f置WlFG的上側(cè)的狄比所鄉(xiāng)置 1 FG的下側(cè)的狄小。因此，可以形成m^駭所鄉(xiāng)置^LFG的薄膜。結(jié)果，所it^制柵電極CG可以容易地填^^相鄰浮置 1 FG之間的足夠深的位置。如圖7中所示，一^U兌，所述;^jL漏電流擬E^斤述有源區(qū)AA的表面特 定^JL Dc的位置流動。；0^斤周知的是，歸所ii^！ Dc絲于所錄源區(qū) AA的雜質(zhì)分布,^Sit常所述氣ih漏電流的艱lDc在與形M所ii^/漏區(qū)中的 源/漏擴絲40的'^JL相同或更深的位置。才娥本實施例，所述凹進部分C設 置于與所i^源區(qū)AA內(nèi)a漏電流流動的^r相同JJ^的位置，結(jié)果，可以 消除在所述有源區(qū)AA的側(cè)壁附近流動的^jh漏電流。更M地，所述凹進部分C形^所述有源區(qū)AA的表面下10nm或更深 的深度處。^^k ，所述凹進郎分C形^^^斤述有源區(qū)AA的表面20nm到 30nm的深度，由于所述源7漏擴散層40的深彭E^斤述有源區(qū)AA的表面為大約 20nm，因此所述凹i^P分C形;^與所述源/漏擴散層40相同的^。所述凹 進部分C的開口t^和^^別為大約9nm。重要的是注意到即使當所述凹進 部分C形^y^E^斤述有源區(qū)AA的表面10nm或更深(20nm到30nm)時，對 于通it/斤述有源區(qū)AA表面的接通電流的流動沒有不利的影響。接通電琉^E 所^源區(qū)AA的表面小于10nm的淺位置流動。因此，當所述凹進部分C形 M比所述有源區(qū)AA表面深的位置時，所i^^通電流不^^減小。當所i^置WlFG的底部^JLW3 "&^7實質(zhì)上等于所述有源區(qū)AA的 Ji4面的奴W0時，或者當W3i5^大于W0時，即，當所鄉(xiāng)置WLFG 和所述有源區(qū)AA的相面對的面積沒有減小時，所述4^漏電流不增加。因此， 當提供所述凹i^分C時，可以充^W小所述肚漏電流。即，可以通欲 合所迷倒T形的浮置WlFG和所述凹進部分C改善所述S因lt (第二實施例)在圖8中所示的根提第二實施例的NAND快閃，器200中，在方向Dw 的結(jié)構(gòu)的截面中所^置^IFG形成為梯形。根悟第二實施例NAND快閃存 儲器的^#構(gòu)與根提第一實施例的那些結(jié)構(gòu)相同。所i^置WLFG的上側(cè)和下側(cè)是平e^,并且下側(cè)的3tlW3大于上側(cè) 的^JL W2。當所述下側(cè)的M W3 ^^7實質(zhì)上等于所述有源區(qū)AA的上側(cè) 的WLWO時，或當W3iS^;大于W0時，所述截止漏電流不增加。因此， 當提供所述凹進部分C時，如同在第一實施例中一樣，所述^漏電^^f圣變 捧艮小。結(jié)果，可以減小所述截止漏電流。通常，當調(diào)，刻條件時，所i^置,FG的側(cè)壁變^i錐形(forwardtapered shape )。即，所i^置WlFG的側(cè)面的寬度>^01部到底部變大。作為調(diào)整所iiJL錐體的傾斜角e的另-~#方法，可以引入^ L素(例如 鍺)。例如，包含在淀積氣體中的鍺的:^^比率在淀積所錄置 1#料工序的 開始時^^低，并且之后，辦混合比率^^逐漸變大。結(jié)果，在所鄉(xiāng) 置艦FG的底^^l^^低，并且向著上部變大。選擇與辦AJI率比與 硅的^JI率高的蝕刻氣體。按照這種配置，所iiiL錐體的傾斜角e變大。才^t第二實施例的M制i^T法可以與^^第一實施例的所述制il^r法相 同。結(jié)果，從第二實施例可以獲得務似于第一實施例的效果。 (第三實施例)在圖9中所示的才娘第三實施例的NAND快閃M器300中，在方向Dw 的結(jié)構(gòu)的截面中，所^置^feLFG的底部(基部)形成為漸變的錐形。才娥 第三實施例的NAND快閃^器的，結(jié)構(gòu)與根據(jù)第一實施例的那些結(jié)構(gòu)相 同。所ii^置Wl FG的下側(cè)的^JL W3比所^置*^1 FG的上側(cè)的￡>1 W2寬。當所述下側(cè)的t^ W3 "&^7實質(zhì)上等于所述有源區(qū)AA的上側(cè)的寬 度W0時，或當W3"&^大于W0時，所述肚漏電;;Wt加。因此，當提 供所述凹進部分C時，如同在第一實施例中一樣，可以減小所述^漏電流。為了調(diào)整所^f置,FG的基部的正錐體的傾斜角e， ^^定積^斤述浮置 柵^f料的工序開始時，減小包含在所必定積氣體中的鍺的混合比率，并且之 后，iW增加鍺的^^比率。在淀積工序的中間，所述鍺的^^比率為常數(shù)。 ^^照it一配置，^|^1在所^置 FG的J^部的;^部為4氐，并且向所述 JJp的上部變大。另夕卜，^J^斤i^f置WlFG的凸出部的鍺的 ^7常數(shù)。結(jié) 果，在形成圖4中所述溝槽12的時候，僅^^斤it^部的側(cè)面被蝕刻而a漸變 的錐體。##第三實施例的其他制^法可以與#^第一實施例的所述制^法相 似。結(jié)果，從第三實施例可以獲得類似于第一實施例的效果。圖10示出了所i^f置 1 FG的自電位VFG和所#散層40中流動的 漏電流Id之間的關(guān)系。圖10示出了^^I圖7中所示具有凹進部分C的^ft單 元MC的結(jié)果?？梢訟Ul個圖中知道當所述^l電壓VFG為大約-0,75V時， 所ii^ft單元MC變?yōu)閊ih狀態(tài)。Ail個圖可知，才娥第一到第三實施例的Id小于才H^賄例子的Id。這 :^At根椐第一到第三實施例的所述截止漏電流小于^^傳統(tǒng)例子的截止漏電 流。才條第一到第三實施例，所述凹進部分c形成于所述截止漏電流流動的位置，靠近所述有源區(qū)AA的側(cè)壁。結(jié)果，可以防止所述^漏電流的增加。另一方面，##這些實施例，在方向Dw的結(jié)構(gòu)的截面中，所^置, FG的底部的t^W3等于或大于所i^源區(qū)AA的上側(cè)的t^W0。結(jié)果，由 于所i^置Wl FG的M面面對所述有源區(qū)AA的^Kh^面，因此所述截 止漏電流不^t加。如Ji^斤述，當具有^^部的浮置WIFG與所述有源區(qū)AA 的凹進部分C相結(jié)合時，可以^^^ft單元MC的S因數(shù)較小。結(jié)果，可以改^l"所ii^^單元Mc的^Nr性。對于賴域^^A員來說，附加的優(yōu)點^HI^A^易軀'J的。因此，本發(fā) 明在癡艮寬的方面不限于這里示出以及說明的M的細節(jié)以及^4性的實施例。因此，可以不脫離由所附;M'J要求以及其等同的^M^方案所限定的本發(fā)明的總體發(fā)明構(gòu)思的^N申和范圍而作出M^c
權(quán)利要求
1、一種非易失性半導體存儲器器件，包括半導體襯底；多個元件隔離區(qū)，形成在所述半導體襯底中；元件形成區(qū)，設置于相鄰的元件隔離區(qū)之間，所述元件形成區(qū)在所述元件形成區(qū)的側(cè)表面中具有凹進部分，使得在沿著元件隔離區(qū)的相鄰方向的截面中所述元件形成區(qū)的上表面之下的部分的寬度小于所述元件形成區(qū)的上表面的寬度；第一柵極絕緣膜，設置于所述元件形成區(qū)上；浮置柵極，設置于所述第一柵極絕緣膜上；第二柵極絕緣膜，設置于所述浮置柵極的上表面和側(cè)表面上；以及控制柵電極，隔著所述第二柵極絕緣膜設置于所述浮置柵極的所述上表面和側(cè)表面上，其中在沿著所述元件隔離區(qū)的相鄰方向的所述截面中，所述浮置柵極的上側(cè)的寬度小于所述浮置柵極的下側(cè)的寬度。
2、 才M^5U，J^"求1的^K其中所^置Wl具有第一第二元素，并^^斤*置 1的第一元素的^* 在所^f置Wl的上部》b^下部高。
3、 ^!^5U，]J^求2的^K其中 所^一元素為鍺，而所^^^iL素為硅。
4、 #^^'澳求l的IW，其中所鉼置艦形成為倒T形。
5、 ^^^^J^求4的IW，其中所迷倒T形的浮置Wl的上部的凸出部由鍺硅構(gòu)成，而所*置 1的下 部的基部由多晶硅構(gòu)成。
6、 ##似'漆求1的M，其中所^置Wl形成為梯形，并_0^斤*置 1的上側(cè)和下側(cè)平行。
7、 ^^擬，JJ^求l的m，其中 所^t^W成區(qū)包括第"^第二元素，并且在沿著所述元件隔離區(qū)的相邵方向的所述截面中，所述第-元素的含量比率在形成所述凹送綁分的深度處最大。
8、椒居權(quán)利要求7的器件，其中所述第葉元素為鍺，而所述第二元素為毯
9、才助酥呀日要求1的器件，還包括設置于所述浮置柵極的兩側(cè)的擴散層，其中在沿著所述元件隔離區(qū)的相鄰方向的所遞截面中，形成所述凹團綁分的深度等于或深于在所述浮置柵極的末端處所述擴散層的深度。
10、才助酥呀月要求1的器件，其中所過洲卜易失性半導體存儲器器件為NAND快閃存儲器.
11、-種制造非易失性半導體存儲器器件的方法，包拾在半導體襯底止形成第叫柵極絕緣膜；在所述第叫柵極絕緣膜上淀積浮置柵極材粉通過穿通所述浮置柵極材料和第川柵極絕緣膜形成到達所述半導體襯底的多個溝槽，同時性刻所述浮置柵極的狽味面以形閱孚置柵極，以使在沿著所述溝槽的陣列方向的截面中所述浮置柵極的上側(cè)的寬度小于所述浮置柵極的下側(cè)的寬度，并且同時形成元件形成區(qū)，在所述元件形成區(qū)的狽昧面具有凹州娜分，側(cè)尋在沿著所述溝槽的陣列方向的截面中所述元件形成區(qū)的上表面之下的部分的寬度小于所述元件形成區(qū)的上表面的寬度；通過在所述溝槽內(nèi)填充絕緣體形成元件隔離區(qū)；在所述浮置柵極的上表面承咖味面上形成第二柵極絕緣膜；以及在所述第二翎極絕緣膜..上淀積控制柵電極利喇、
12、才助酥呀悟求n的方法，其中在淀積所邀孚置柵極材料時，在所述第-柵極絕緣膜上淀積下層材料，接下來在所述下層材料止淀積上層材料，所述上層材料與所述浮置柵極材料的蝕刻氣體的反應率比所述下層材料與所述浮置柵極材料的蝕刻氣體的反應率高，并且在形成所也句槽時，蝕刻所述上層材料和所述下層材料，羌民蝕刻所澎孚置柵極的狽味面，以使在.沿著所述溝槽的陣列方向的截面中，所述浮置柵極的上側(cè)的寬度小于所述浮置柵極下側(cè)的寬度。
13、 才^^M'JJ^求11的方法，其中在淀樹鄉(xiāng)置 #料時，在淀樹斤鄉(xiāng)置 1#料的工序開始時包含在所ii^定積氣體中的第一元素的混合比率被i5^;低于所錄二元素的混合比 率，并且^，所i^一元素的濕合比率i^f增加并JL;斤i^二無素的濕合比 率，減小，所^二元素與扭刻氣體的A^率比所i^一元素與^fei^氣體的 雄頓，在形成所必勾槽時， >所鄉(xiāng)置 1的所述,'滾面，以^^沿著所iiJ勾 槽的陣列方向的截面中所#置柵汰的上側(cè)的^^變得比所#置柵級的下側(cè) 的H小。
14、 ^!I^U'J^求13的方法，其中 所*一元素為鍺，而所絲二元素為歧
15、 才M^5U'J要求11的方法，其中向所述"^f"^t底中^A^^L素，以在所述^Wt底中形成引入了所 ^^L素的濕r^層，所^^L素與所述^N^H"底的蝕刻氣體的A^率比 所述^Wt底與所述^H^t底的蝕刻氣體的AJL率高，在形成所必勾槽時，通過穿珊鄉(xiāng)置艦、所錄一Wi&4M、所述 半"f^Mt底以;S^斤ii^^層，形成到ii^斤i^a^層之下的所述"f^H"底的溝槽，并且在沿著所述溝槽的陣列方向的截面中，所ii^^N^成區(qū)的側(cè)面的寬度凈皮形 成為小于在所必^^^is^f所^L件形成區(qū)的J^面的t^。
16、 # ^']^求15的方法，其中 所述^Wt底為硅襯底，而所i^^L素為鍺。
17、 推據(jù)^f，J^求11的方法，其中在形成所鄉(xiāng)置 1^,在所錄置艦的兩側(cè)形錄絲，并且 形#所^^^件形成區(qū),'滾面上的所述凹進部分等于或深于在所*置柵 極的^的所ii^M的^^。
18、 根據(jù)擬，JJNUl的方法，其中 所述非易失性^f^M^器糾為NAND快閃絲器。
19、 才M^^'J^求11的方法，其中所5iit件形成區(qū)和所^置W^P在同"H^刻工序中形成。
全文摘要
本發(fā)明涉及一種非易失性半導體存儲器及其制造方法，該存儲器包括在有源區(qū)(AA)的側(cè)面中有凹進部分的元件形成區(qū)，使得在沿著STI的相鄰方向的截面中在AA的上表面之下的部分的寬度小于AA的上表面的寬度；位于AA上的第一柵極絕緣膜；位于第一柵極絕緣膜上的浮置柵極；位于所述浮置柵極的上表面和側(cè)表面上的第二柵極絕緣膜；以及隔著所述第二柵極絕緣膜位于所述浮置柵極的上表面和所述側(cè)表面上的控制柵極，其中在沿著STI的相鄰方向的截面中所述浮置柵極的上側(cè)的寬度小于其下側(cè)的寬度。
文檔編號H01L21/336GK101257025SQ200710169178
公開日2008年9月3日 申請日期2007年11月7日 優(yōu)先權(quán)日2006年11月7日
發(fā)明者渡邊浩志 申請人:株式會社東芝