專利名稱：薄膜晶體管陣列面板及其制造方法
技術(shù)領域：
本發(fā)明是關于薄膜晶體管陣列面板及其制造方法。
技術(shù)背景一般來說，薄膜晶體管用作開關元件，獨立驅(qū)動平板顯示器件(例 如液晶顯示器件和有機發(fā)光顯示器件)中的每個像素。包括薄膜晶體 管的薄膜晶體管陣列面板具有掃描信號線(或柵極線)，用于向薄膜晶 體管發(fā)送掃描信號，和數(shù)據(jù)線，用于向薄膜晶體管發(fā)送數(shù)據(jù)信號，以 及連接到薄膜晶體管的像素電極。每個薄膜晶體管包括連接到柵極線的柵電極，連接到數(shù)據(jù)線的源 電極，連接到像素電極和源電極的漏電極，以及形成在源電極和漏電 極之間柵電極上的溝道層，并且根據(jù)柵極線的掃描信號從數(shù)據(jù)線向像 素電極發(fā)送數(shù)據(jù)信號。此處，薄膜晶體管的溝道層優(yōu)選由多晶硅(多晶的硅)，非晶硅， 或氧化物半導體制成。近來，氧化物半導體的研究進展活躍。氧化物半導體可在室溫下 沉積，且與多晶硅相比具有很好的均勻性，與非晶硅相比具有較高的 電流遷移率。當釆用氧化物半導體形成具有底部柵極結(jié)構(gòu)的薄膜晶體管半導體 時，氧化物半導體可能會暴露于大氣中，且蝕刻形成在氧化物半導體 上的金屬層時，氧化物半導體的溝道部分可能會被水蒸汽或干法蝕刻 氣體損壞，相應地，薄膜晶體管的特性可能會嚴重惡化。此外，為了 防止上述干法蝕刻造成的損害，可采用濕法蝕刻方法。然而，當氧化 物半導體的蝕刻速度大于上面的金屬層的蝕刻速度時，很難形成薄膜 晶體管。背景部分公開的上述信息僅僅用于加強對本發(fā)明的背景的理解，因此可能包括不形成該領域中本領域普通技術(shù)人員已經(jīng)公知的現(xiàn)有技 術(shù)的信息。發(fā)明內(nèi)容根據(jù)本發(fā)明的示例性實施例的薄膜晶體管陣列面板包括絕緣襯 底；形成在絕緣襯底上且包括氧化物的溝道層；形成在溝道層上的柵 極絕緣層；形成在柵極絕緣層上的柵電極；形成在柵電極上的層間絕 緣層；形成在層間絕緣層上且包括源電極的數(shù)據(jù)線，其中數(shù)據(jù)線由第 一導電層和第二導電層制成；形成在層間絕緣層上且包括第一導電層 和第二導電層的漏電極；由漏電極的第一導電層延伸出的像素電極， 形成在數(shù)據(jù)線和漏電極上鈍化層，以及形成在鈍化層上的隔離片。鈍化層可以沿數(shù)據(jù)線延伸，且包括覆蓋漏電極的突出部。 隔離片具有與鈍化層相同的平面形狀。設置在數(shù)據(jù)線上的隔離片的部分可被部分去除，從而一部分鈍化 層可暴露。柵極絕緣層可以具有與溝道層基本上相同的平面形狀。 柵極線設置在柵極絕緣層上。可以進一步包括存儲電極線，形成在襯底上而不在柵極絕緣層上， 且與數(shù)據(jù)線交叉?？梢赃M一步包括形成在像素電極上的濾色片?？商鎿Q的，可以進一步包括形成在層間絕緣層和像素電極之間的 濾色片，或者形成在襯底和溝道層之間的濾色片。柵極絕緣層可以具有與溝道層基本上相同的平面形狀。柵極線設置在柵極絕緣層上?？梢赃M一步包括存儲電極線，形成在襯底上，而不在柵極絕緣層 上，且與數(shù)據(jù)線交叉。可以進一步包括形成在像素電極上的濾色片?？商鎿Q的，可以進一步包括形成在層間絕緣層和像素電極之間的 濾色片，或者形成在襯底和溝道層之間的濾色片。數(shù)據(jù)線和漏電極和像素電極的第一導電層可由透明導電氧化物制 成，包括銦(In)，鋅(Zn)，錫(Sn)，鋁(Al)，鎵(Ga)中的至少一種。數(shù)據(jù)線和漏電極的第二導電層包括鋁，鉬，銀，銅，鉻，鎢，鈮， 鈦，鉭中的至少一種。根據(jù)本發(fā)明的另一示例性實施例的薄膜晶體管陣列面板包括絕 緣襯底；形成在絕緣襯底上包括氧化物的溝道層；形成在溝道層上的 柵極絕緣層；形成在柵極絕緣層上的柵極線；形成在柵極線上的層間 絕緣層；形成在層間絕緣層上的包括源電極的數(shù)據(jù)線和漏電極；形成 在層間絕緣層上且連接到漏電極的像素電極；形成在數(shù)據(jù)線和漏電極 上的鈍化層；以及形成在鈍化層上的隔離片。鈍化層沿數(shù)據(jù)線延伸， 且包括覆蓋漏電極的突出部。隔離片可以具有與鈍化層基本上相同的平面形狀。設置在數(shù)據(jù)線上的隔離片可被部分去除，從而一部分鈍化層被暴露0一種根據(jù)本發(fā)明示例性實施例的薄膜晶體管陣列面板的制造方 法，包括在絕緣襯底上形成包括氧化物的溝道層；形成覆蓋溝道層 的柵極絕緣層；在柵極絕緣層上形成包括柵電極的柵極線；在柵極線 上形成層間絕緣層；在層間絕緣層和柵極絕緣層中成多個接觸孔，以 暴露部分溝道層；在層間絕緣層上形成包括源電極的數(shù)據(jù)線，漏電極， 和連接到漏電極的像素電極；在數(shù)據(jù)線、漏電極和像素電極上形成絕 緣層；在絕緣層上形成隔離片；采用隔離片作為蝕刻掩模蝕刻絕緣層， 以形成暴露像素電極的鈍化層。在層間絕緣層上形成數(shù)據(jù)線、漏電極 和像素電極，包括順序沉積第一導電層和第二導電層；根據(jù)在第二 導電層上的位置形成具有不同厚度的第一感光膜圖案；采用第一感光 膜圖案作為蝕刻掩模，蝕刻第二導電層和第一導電層；灰化第一感光 膜圖案以形成暴露第二導電層的第二感光膜圖案；釆用第二感光膜圖 案作為蝕刻掩模蝕刻第二導電層。溝道層和柵極絕緣層的形成可以包括在絕緣襯底上順序沉積氧化 物半導體層和絕緣層，然后同時蝕刻絕緣層和氧化物半導體層。隔離 片的形成可以包括在絕緣層上形成感光膜，采用半色調(diào)掩模曝光感光 膜，顯影曝光的感光膜以形成隔離片，其具有設置在數(shù)據(jù)線上的第一 部分和具有比第一部分更大厚度的第二部分。濾色片可形成在像素電極上?？商鎿Q的，濾色片可形成在層間絕緣層與數(shù)據(jù)線和像素電極之間， 或者濾色片在形成溝道層之前形成。根據(jù)本發(fā)明另一示例性實施例的制造方法包括在絕緣襯底上形成包括氧化物的溝道層；形成覆蓋溝道層的柵極絕緣層；在柵極絕緣 層上形成包括柵電極的柵極線；在柵極線上形成層間絕緣層；在層間 絕緣層和柵極絕緣層中形成多個接觸孔，以暴露部分溝道層；在層間 絕緣層上順序沉積第一導電層和第二導電層；根據(jù)在第二導電層上的 位置形成具有不同厚度的第一感光膜圖案；采用第一感光膜圖案作為 蝕刻掩模，蝕刻第二導電層和第一導電層，以形成包括源電極的數(shù)據(jù) 線、漏電極和連接到漏電極的在先像素電極；灰化第一感光膜圖案以 形成第二感光膜圖案，以暴露在先像素電極的第二導電層；釆用第二 感光膜圖案作為蝕刻掩模蝕刻第二導電層以形成像素電極；在數(shù)據(jù)線、 漏電極和像素電極上形成鈍化層，在鈍化層上形成隔離片。


附圖1是根據(jù)本發(fā)明第一示例性實施例的薄膜晶體管陣列面板的 布局圖。附圖2是附圖1所示薄膜晶體管陣列面板的沿線II-II的截面圖。 附圖3，附圖5和附圖9是根據(jù)本發(fā)明第一示例性實施例的薄膜晶體管陣列面板在其制造方法的中間步驟期間的布局圖。附圖4是附圖3所示薄膜晶體管陣列面板沿線IV-IV的截面圖。 附圖6是附圖5所示薄膜晶體管陣列面板沿線VI-VI的截面圖。 附圖7和附圖8是附圖6接下來步驟中薄膜晶體管陣列面板的截面圖。附圖10是附圖9所示薄膜晶體管陣列面板沿線X-X的截面圖。 附圖11是根據(jù)本發(fā)明第二示例性實施例的薄膜晶體管陣列面板 的布局圖。附圖12是附圖11所示薄膜晶體管陣列面板沿線XII-XII的截面圖。附圖13，附圖15和附圖19是根據(jù)本發(fā)明第一示例性實施例的薄膜晶體管陣列面板在其制造方法的中間步驟期間的布局圖。附圖14是附圖13所示薄膜晶體管陣列面板沿線XIV-XIV的截面圖。附圖16是附圖15所示薄膜晶體管陣列面板沿線XVI-XVI的截面圖。附圖17和附圖18是附圖16中接下來步驟中薄膜晶體管陣列面板 的截面圖。附圖19是根據(jù)本發(fā)明實施例的薄膜晶體管陣列面板的布局圖。 附圖20是附圖19所示薄膜晶體管陣列面板沿線XX-XX的截面圖。附圖21是根據(jù)本發(fā)明第三示例性實施例的薄膜晶體管陣列面板 的布局圖。附圖22是附圖21所示薄膜晶體管陣列面板沿線XXI-XXI的截面圖。附圖23是根據(jù)本發(fā)明第四示例性實施例的薄膜晶體管陣列面板 的布局圖。附圖24是附圖23所示薄膜晶體管陣列面板沿線XXIV-XXIV的 截面圖。附圖25是根據(jù)本發(fā)明第五示例性實施例的薄膜晶體管陣列面板 的截面圖。附圖26是根據(jù)本發(fā)明第六示例性實施例的薄膜晶體管陣列面板 的截面圖。附圖27是根據(jù)本發(fā)明第七示例性實施例的薄膜晶體管陣列面板 的布局圖。附圖28是根據(jù)本發(fā)明第八示例性實施例的薄膜晶體管陣列面板 的截面圖。附圖29是根據(jù)本發(fā)明第九示例性實施例的薄膜晶體管陣列面板 的截面圖。附圖30是根據(jù)本發(fā)明第十示例性實施例的薄膜晶體管陣列面板 的截面圖。
具體實施方式
下文將結(jié)合顯示本發(fā)明示例性實施例的附圖更充分的描述本發(fā) 明。正如本領域的技術(shù)人員所了解的，描述的實施例可以以各種不同 方式修改，而不脫離本發(fā)明的主旨或范圍。在附圖中，層、膜、面板、區(qū)域之類的厚度被放大以清楚顯示。 在整個說明書中，相同的附圖標記指示相同的元件?？梢岳斫?，當提 到元件例如層、膜、區(qū)域或襯底在另一元件"上"時，它可以直接位 于另一元件上或者也可以存在插入元件。相應的，當提到一元件"直 接在另一元件上"時，不存在插入元件。<示例性實施例1>附圖1是根據(jù)本發(fā)明第一示例性實施例的薄膜晶體管陣列面板的布局圖，而附圖2是附圖1所示薄膜晶體管陣列面板的沿線II-II的截面圖。多個溝道層151形成在絕緣襯底110上，該襯底由諸如透明玻璃或塑料的材料制成。溝道層151以島形在橫向方向延伸，它們的兩端有較寬區(qū)域以與另一層接觸。優(yōu)選由二氧化硅(Si02)制成的阻擋膜(未示出)可形成在溝道 層151和襯底110之間以阻止襯底110的雜質(zhì)擴散和滲透入溝道層 151。溝道層151優(yōu)選由氧化物半導體材料制成，包括諸如鋅(Zn)， 鎵(Ga)，錫(Sn)或銦(In)等氧化物質(zhì)，以及氧化物質(zhì)的氧化化合 物如氧化鋅(ZnO),氧化銦鎵鋅(InGaZn04)，氧化銦鋅(Zn-In-O)， 或氧化鋅錫(Zn-Sn-O)。柵極絕緣層140優(yōu)選由氮化硅(SiNx)或氧化硅(SiOx)制成， 形成在溝道層151上。包括多個柵電極124的多條柵極線121和多個存儲電極線131形 成在柵極絕緣層140上。柵極線121用于傳輸柵極信號，且在橫向方向延伸，具有多個突 出部作為柵電極124，從柵極線121延伸，并與溝道層151有重疊。每條柵極線121具有端部，其具有較大的面積用于與另一層或外 部驅(qū)動電路接觸。用于產(chǎn)生柵極信號的柵極驅(qū)動電路(未示出)可集成在襯底110上。柵極線121可以延伸以連接到集成在襯底110上的 驅(qū)動電路。存儲電極線131設置在兩柵極線121之間，靠近下方的柵極線 121。存儲電極線131包括多個存儲電極133，在垂直方向延伸接近柵 極線121，且被提供預定電壓，例如供給公共電極(未示出)的公共 電壓。柵極線121和存儲電極線131優(yōu)選由低電阻率材料制成，包括含 Al金屬例如Al和Al合金，含Ag金屬例如Ag和Ag合金，含Cu金 屬例如Cu和Cu合金，含Mo金屬例如Mo和Mo合金，Cr， W， Ti， 和Ta。柵極線121和存儲電極線131可以具有多層結(jié)構(gòu)，包括兩層具 有不同物理特性的導電膜(未示出)。兩層膜中的一層優(yōu)選由低電阻金 屬制成，包括含A1金屬，含Ag金屬，含Cu金屬，用于減少柵極線 121和存儲電極線131中的信號延遲或電壓降。另一層膜優(yōu)選由例如 Cr， Mo和Mo合金，Ta或Ti的材料制成，它具有很好的物理、化學 特性和與其他材料例如銦錫氧化物(ITO)或銦鋅氧化物(IZO)的很 好的電接觸特性。兩層膜組合的較好的例子是下層的Cr膜和上層的 Al合金膜以及下層Al膜和上層Mo膜。然而，柵極線121和存儲電極 線131可由各種金屬或?qū)w制成。柵極線121和存儲電極線131的側(cè)面關于襯底110的表面傾斜， 其傾斜角度的范圍是從30度到80度。層間絕緣層160形成在柵極線121和存儲電極線131上。層間絕 緣層160優(yōu)選由無機絕緣體例如氮化硅或氧化硅、有機絕緣體和具有 低介電常數(shù)的絕緣材料制成。優(yōu)選的，有機絕緣體和低介電常數(shù)絕緣 材料的介電常數(shù)小于4.0。有機絕緣體可以具有感光性且層間絕緣層 160具有平頂表面。層間絕緣層160和柵極絕緣層140具有多個接觸孔163和165， 用于暴露溝道層151的位于柵電極124兩側(cè)的部分。此外，層間絕緣 層160可以具有多個接觸孔(未示出)，用于暴露柵極線121的端部。多個數(shù)據(jù)線171、多個漏電極175和多個像素電極191形成在層 間絕緣層160上。數(shù)據(jù)線171傳輸數(shù)據(jù)信號，且基本上在縱向方向延伸，從而與柵極線121交叉。每條數(shù)據(jù)線171具有多個源電極173，通過接觸孔163 連接到部分溝道層151，還具有面積較大的端部，用于與另一層或外 部驅(qū)動電路接觸。用于產(chǎn)生數(shù)據(jù)信號的數(shù)據(jù)驅(qū)動電路(未示出)可與 襯底110集成。數(shù)據(jù)線171可以延伸以連接到可以與襯底110集成的 驅(qū)動電路。漏電極175與源電極173分離且通過接觸孔165連接到部分溝道 層151。數(shù)據(jù)線171和源電極173和漏電極175包括雙層，分別包括下層 171a， 173a和175a和上層171b， 173b和175b。源電極173和漏電極 175的下層173a和175a分別通過接觸孔163和165連接到部分溝道層 151。源電極173和漏電極175的下層173a和175a優(yōu)選由透明導電氧 化物(TCO)例如銦(In)，鋅(Zn)，錫(Sn)，鋁(Al)或鎵(Ga) 制成。下層173a和175a的功函數(shù)類似于溝道層151的功函數(shù)，從而 它們之間的接觸電阻較低。源電極173和漏電極175的上層173b和175b優(yōu)選由金屬例如鋁 (Al)，鉬(Mo)，銅(Cu)，銀(Ag)，鉻(Cr)，鉤(W)，鈮(Nb)， 鈦(Ti)，鉭(Ta)以及它們的合金制成，且可以具有多層結(jié)構(gòu)。優(yōu)選的，在數(shù)據(jù)線171的端部清除上層171b以暴露下層171a。 由于數(shù)據(jù)線171的端部必須暴露以接觸外部電路，具有優(yōu)良化學穩(wěn)定 性的下層173a必須暴露。跟柵極線121 —樣，數(shù)據(jù)線171和漏電極175的側(cè)面關于襯底110 的表面傾斜，其傾斜角度的范圍是從30度到80度。像素電極191由與源電極173和漏電極175的下層173a和175a 相同的材料制成，且從漏電極175的下層175a延伸。像素電極191從漏電極175接收數(shù)據(jù)電壓。被提供數(shù)據(jù)電壓的像 素電極191與被提供公共電壓的公共電極(未示出) 一起產(chǎn)生電場， 其確定設置在兩電極之間的液晶層(未示出)的液晶分子的取向，或 者在設置在兩電極之間的發(fā)光層(未示出)內(nèi)產(chǎn)生電流以發(fā)光。鈍化層180形成在數(shù)據(jù)線171，漏電極175和層間絕緣層160上。 鈍化層180優(yōu)選由無機絕緣材料例如氮化硅和氧化硅或者有機絕緣材料制成。此外，鈍化層180可以包括無機絕緣材料的下層和有機材料的上層。鈍化層180包括沿數(shù)據(jù)線延伸的部分以覆蓋數(shù)據(jù)線171，和水平 方向突出部以覆蓋源電極173和漏電極175。相應的，大部分像素電 極191暴露于鈍化層180之外。隔離片(列隔離片)320用于在薄膜晶體管陣列面板和面向薄膜 晶體管陣列面板的公共電極面板之間維持單元間隙，形成在鈍化層180 上。隔離片320具有與鈍化層180基本上相同的平面形狀。如下面所 述，采用隔離片320作為蝕刻掩模蝕刻鈍化層180?，F(xiàn)在，根據(jù)附圖3到10以及附圖1和2詳細描述根據(jù)本發(fā)明實施 例的附圖1和2所示LCD的制造方法。附圖3，附圖5和附圖9是根據(jù)本發(fā)明第一示例性實施例的薄膜 晶體管陣列面板在其制造方法的中間步驟期間的布局圖，而附圖4是附圖3所示薄膜晶體管陣列面板沿線IV-IV的截面圖。附圖6是附圖5 所示薄膜晶體管陣列面板沿線VI-VI的截面圖，'附圖7和附圖8是附 圖6的接下來的步驟中薄膜晶體管陣列面板的截面圖，附圖IO是附圖 9所示薄膜晶體管陣列面板沿線X-X的截面圖。首先，根據(jù)附圖3和4,氧化物半導體層通過化學氣相沉積、濺 射等形成在透明絕緣襯底110上。氧化物半導體層優(yōu)選由氧化物半導 體材料(包括氧化物質(zhì)例如鋅(Zn)，鎵(Ga)，錫(Sn)或銦(In)， 以及氧化物質(zhì)的氧化化合物如氧化鋅(ZnO)，氧化銦鎵鋅(InGaZn04)， 氧化銦鋅(Zn-In-O)，或氧化鋅錫(Zn-Sn-O))制成。然后，氧化物半導體層通過光刻成形以形成多個溝道層151。另一方面，當形成阻擋膜時，在形成氧化物半導體層之前，氧化 硅或氮化硅沉積在襯底110上。接下來，如附圖5和6所示，柵極絕緣層140通過使用化學氣相 沉積之類沉積在溝道層151上，然后，其上形成金屬層。然后，金屬 層通過光刻成形，以形成包括柵電極124的多個柵極線121，和包括 存儲電極133的多個存儲電極線131。接下來，參考附圖7和8，層間絕緣層160形成在襯底110的整 個表面上，層間絕緣層160和柵極絕緣層140通過光刻成形，以形成多個接觸孔163和165，以暴露部分溝道層151。還可以形成多個暴露 柵極線121端部的接觸孔。接下來，通過接觸孔163和165暴露的表面和層間絕緣層160的 表面上的雜質(zhì)通過等離子處理清除。接下來，參考附圖9和10，下金屬層和上金屬層通過濺射，順序 形成在層間絕緣層160上，通過光刻成形，以形成包括具有下層173a 和上層173b的源電極173的多個數(shù)據(jù)線171，和具有下層175a和上 層175b的多個漏電極175。此時，同時形成從漏電極175延伸的多個 像素電極191。數(shù)據(jù)線171，漏電極175和像素電極191通過下列步驟形成。首先，下金屬層和上金屬層順序沉積，然后形成根據(jù)位置具有不 同厚度的感光膜圖案。感光膜圖案可以通過采用包括光透明區(qū)域、光 半透明區(qū)域和光阻隔區(qū)域的半色調(diào)(half-tone)掩模對感光膜進行曝光 和顯影而形成。半色調(diào)掩模的光半透明區(qū)域可以包括層間透明層或狹 縫圖案。對應于像素電極191的感光膜圖案的部分的厚度比對應于數(shù) 據(jù)線171和漏電極175的部分薄。首先采用感光膜圖案作為蝕刻掩模來蝕刻上金屬層，然后對下金 屬層進行第二蝕刻。接下來，執(zhí)行灰化(ashing)工藝以除去感光膜的 對應于像素電極191的部分，然后采用對應于數(shù)據(jù)線171和漏電極175 的其余感光膜作為蝕刻掩模來對上金屬層進行第三蝕刻。于是通過第 三蝕刻清除了對應于像素電極191的上金屬層?？梢酝ㄟ^這三步蝕刻工藝同時成形源電極173，漏電極175和像 素電極191。同時，為了將三步蝕刻工藝減為兩步蝕刻工藝，可以一起執(zhí)行第 一蝕刻工藝和第二蝕刻工藝。最后，如附圖1和2所示，沉積絕緣層，在其上形成隔離片320。 接下來，采用隔離片320作為蝕刻掩模蝕刻絕緣層，以暴露像素電極 191，并形成覆蓋數(shù)據(jù)線171、源電極173和漏電極175的鈍化層180。 這里，隔離片320優(yōu)選由感光材料制成，在這種情況下隔離片320可 僅僅采用光學工藝形成。<示例性實施例2>附圖11是根據(jù)本發(fā)明第二示例性實施例的薄膜晶體管陣列面板的布局圖，附圖12是附圖11所示薄膜晶體管陣列面板沿線XII-XII 的截面圖。多個溝道層151形成在由透明玻璃或塑料之類材料制成的絕緣襯 底110上。溝道層151在橫向延伸，且它們具有突出部以便與其他層 接觸。優(yōu)選由氧化硅(Si02)制成的阻擋膜(未示出)可形成在溝道層 151和襯底110之間，以防止襯底110的雜質(zhì)擴散或滲透入溝道層151。多個柵極絕緣層140形成在溝道層151上。與溝道層151相同， 柵極絕緣層140在橫向延伸，它們具有面積較大的突出部。這里，柵 極絕緣層140具有與溝道層151基本上相同的平面形狀。其原因是， 如下面所述，柵極絕緣層140和溝道層151通過光刻法同時成形。多個包括柵電極124的柵極線121形成在柵極絕緣層140上。柵 極線121傳送數(shù)據(jù)信號，且在橫向方向延伸。柵電極124從柵極線121 突出。大部分柵極線121設置在柵極絕緣層140上。多個存儲電極線131形成在兩柵極線121之間的襯底110上，且 設置得接近兩柵極線121的較下者。存儲電極線131包括多個存儲電 極133，在垂直方向延伸接近兩柵極線121中的較上者。存儲電極線131可設置在溝道層151和柵極絕緣層140之間。由于根據(jù)此實施例的薄膜晶體管陣列面板的其他結(jié)構(gòu)與第一示例 性實施例的相同，因此忽略對它的描述?，F(xiàn)在，將結(jié)合附圖13到20，以及附圖11和12詳細描述附圖11 和12所示根據(jù)本發(fā)明第二實施例的薄膜晶體管陣列面板的制造方法。附圖13，附圖15和附圖19是根據(jù)本發(fā)明第二示例性實施例的薄 膜晶體管陣列面板在其制造方法的中間步驟期間的布局圖，附圖14是 附圖13所示薄膜晶體管陣列面板沿線XIV-XIV的截面圖。附圖16是 附圖15所示薄膜晶體管陣列面板沿線XIV-XVI的截面圖，附圖17和 附圖18是附圖16中接下來步驟中薄膜晶體管陣列面板的截面圖，附 圖20是附圖19所示薄膜晶體管陣列面板沿線XX-XX的截面圖。如附圖13和14所示，氧化物半導體層和柵極絕緣層通過濺射順 序沉積在透明襯底110上，而不經(jīng)歷真空中斷，且通過光刻法一次成16形，以形成多個柵極絕緣層140和溝道層151。在一個腔內(nèi)在不經(jīng)歷真空中斷的情況下沉積氧化物半導體層和柵 極絕緣層的原因是阻止它們暴露于外部環(huán)境。另外，當沉積氧化物半導體層和柵極絕緣層時，溝道層151的溝道部分會暴露于蝕刻氣體， 氧氣，或濕氣中，從而損壞了溝道部分。相應的，溝道層151的閾值 電壓Vth會變化一個負值。接下來，如附圖15和16所示，金屬層形成在襯底110的整個表 面。然后，金屬層通過光刻法成形，以形成包括柵電極124的多個柵 極線121，和包括存儲電極133的多個存儲電極線131。根據(jù)此實施例的薄膜晶體管陣列面板的制造方法的接下來的工藝 與參考附圖7到IO描述的制造工藝相同。就是說，如附圖17所示，層間絕緣層160形成在襯底110的整個 表面。接下來，如附圖18所示，層間絕緣層160和柵極絕緣層140通過 光刻法成形以形成多個接觸孔163和165，以暴露部分溝道層151，且 通過接觸孔163和165的暴露表面和層間絕緣層160表面上的雜質(zhì)通 過等離子處理清除。接下來，根據(jù)附圖19和20，下金屬層和上金屬層通過濺射順序 形成在層間絕緣層160上，采用半色調(diào)掩模通過光刻法成形，以形成 包括具有下層173a和上層173b的源電極173的多個數(shù)據(jù)線171，多 個具有下層175a和上層175b的漏電極175，以及多個從漏電極175 的下層175a延伸的像素電極191。最后，如附圖11和12所示，沉積層間絕緣層且在其上形成隔離 片320。接下來，采用隔離片320作為蝕刻掩模來蝕刻絕緣層，以形 成暴露像素電極191的鈍化層180。<示例性實施例3>附圖21是根據(jù)本發(fā)明第三示例性實施例的薄膜晶體管陣列面板 的布局圖，附圖22是附圖21所示薄膜晶體管陣列面板沿線XXI-XXI 的截面圖。在根據(jù)本發(fā)明第三示例性實施例的薄膜晶體管陣列面板中，與第 一示例性實施例不同，隔離片320與數(shù)據(jù)線171重疊的部分被部分地清除，其下面的鈍化層180被暴露。如果不將它們清除，則隔離片320 的與數(shù)據(jù)線171重疊的部分可以有比其他部分更薄的厚度。因此，在此實施例中，隔離片320具有部分區(qū)域被清除的島形， 從而液晶材料可以在液晶材料的注入工藝中容易的注入兩面板之間。直到形成數(shù)據(jù)線171，漏電極175和像素電極191，根據(jù)此實施例 的薄膜晶體管陣列面板的制造方法包括與本發(fā)明第一示例性實施例相 同的工藝。接下來，在數(shù)據(jù)線171、漏電極175和像素電極191上沉積絕緣 層，且在絕緣層上形成感光膜。接下來，采用半色調(diào)掩模使感光膜曝 光和顯影。因此，感光膜具有厚度比其他部分薄且設置在數(shù)據(jù)線上的 臨時的隔離片。采用臨時隔離片作為蝕刻掩模蝕刻絕緣層，以暴露像 素電極191。當形成鈍化層180時，蝕刻部分臨時隔離片從而減小它 們的厚度，從而制成隔離片320。此時，設置在數(shù)據(jù)線171上并具有 較薄厚度的臨時隔離片可完全清除，或者通過控制蝕刻時間留下較薄 的厚度。根據(jù)情況需要，可執(zhí)行灰化工藝以控制隔離片320的厚度。<示例性實施例4>附圖23是根據(jù)本發(fā)明第四示例性實施例的薄膜晶體管陣列面板 的布局圖，附圖24是附圖23所示薄膜晶體管陣列面板沿線 XXIV-XXIV的截面圖。不同于第一示例性實施例，在根據(jù)本發(fā)明第四示例性實施例的薄 膜晶體管陣列面板中，部分清除重疊數(shù)據(jù)線171的部分隔離片320， 且暴露其下面的鈍化層180。如果不清除它們，則重疊數(shù)據(jù)線171的 部分隔離片320可具有比其他部分薄的厚度。因此，在此實施例中，隔離片320有部分區(qū)域被清除的島形，從 而液晶材料可以在液晶材料的注入工藝中容易的注入兩面板之間。根據(jù)此實施例的薄膜晶體管陣列面板的制造方法直到形成數(shù)據(jù)線 171，漏電極175和像素電極191，包括與本發(fā)明第二示例性實施例相 同的工藝。接下來，在數(shù)據(jù)線171、漏電極175和像素電極191上沉積絕緣 層，且在絕緣層上形成感光膜。接下來，采用半色調(diào)掩模使感光膜曝 光和顯影。因此，感光膜具有厚度比其他部分薄且設置在數(shù)據(jù)線171上的臨時的隔離片。采用臨時隔離片作為蝕刻掩模蝕刻絕緣層以暴露像素電極191。當形成鈍化層180時，蝕刻部分臨時隔離片從而減小 它們的厚度，從而制成隔離片320。此時，設置在數(shù)據(jù)線171上并具 有較薄厚度的臨時隔離片可完全清除，或者通過控制蝕刻時間留下較 薄的厚度。根據(jù)情況需要，可執(zhí)行灰化工藝以控制隔離片320的厚度。 <示例性實施例5>附圖25是根據(jù)本發(fā)明第五示例性實施例的薄膜晶體管陣列面板 的截面圖。在根據(jù)本發(fā)明第五示例性實施例的薄膜晶體管陣列面板中，不同 于第一示例性實施例，多個濾色片230 (附圖25僅顯示了其中一個) 形成在像素電極191上。濾色片230形成在像素電極191上，從而當組合薄膜晶體管陣列 面板和相應的面板時，像素電極191和濾色片230的不對準程度可最 小化。根據(jù)本發(fā)明第五示例性實施例的薄膜晶體管陣列面板的制造方法 與第一示例性實施例的相同，在形成隔離片320和鈍化層180后增加 形成濾色片230的工藝。根據(jù)本發(fā)明第三示例性實施例的薄膜晶體管陣列面板還包括像素 電極191上的多個濾色片。<示例性實施例6>附圖26是根據(jù)本發(fā)明第六示例性實施例的薄膜晶體管陣列面板 的截面圖。不同于第二示例性實施例，根據(jù)本發(fā)明第六示例性實施例的薄膜 晶體管陣列面板包括多個濾色片230 (其中僅一個在附圖26中顯示)， 其形成在像素電極191上。濾色片230形成在像素電極191上，從而當組合薄膜晶體管陣列 面板和相應面板時，像素電極191和濾色片230之間的不對準程度最 小化。根據(jù)本發(fā)明第六示例性實施例的薄膜晶體管陣列面板的制造方法 與第二示例性實施例的相同，且在形成隔離片320和鈍化層180之后 增加形成濾色片230的工藝。根據(jù)本發(fā)明第四示例性實施例的模板晶體管陣列面板還可以包括形成在像素電極191上的多個濾色片。 <示例性實施例7>附圖27是根據(jù)本發(fā)明第七示例性實施例的薄膜晶體管陣列面板 的截面圖。根據(jù)本發(fā)明第七示例性實施例的薄膜晶體管陣列面板包括多個形 成在像素電極191和層間絕緣層160之間的濾色片230，這不同于第 五示例性實施例，其中濾色片230位于像素電極191之上。濾色片230形成在像素電極191和絕緣層160之間，從而在組合 薄膜晶體管陣列面板和相應面板時，像素電極191和濾色片230之間 的不對準程度可以最小化。此外，由于像素電極191覆蓋濾色片230， 像素電極191阻止濾色片230接觸液晶材料，從而防止液晶材料的污 染。根據(jù)本發(fā)明第七示例性實施例的薄膜晶體管陣列面板，可通過除 了根據(jù)第一示例性實施例的薄膜晶體管陣列面板制造方法之外，在形 成層間絕緣層160之后增加形成濾色片230的步驟而制成。根據(jù)本發(fā)明第三示例性實施例的薄膜晶體管陣列面板還可以包括 像素電極191和層間絕緣層160之間的多個濾色片230。<示例性實施例8>附圖28是根據(jù)本發(fā)明第八示例性實施例的薄膜晶體管陣列面板 的截面圖。根據(jù)本發(fā)明第八示例性實施例的薄膜晶體管陣列面板包括多個形 成在像素電極191和層間絕緣層160之間的濾色片230，這不同于第 六示例性實施例，其中濾色片230形成在像素電極191上。濾色片230形成在像素電極191和絕緣層160之間，從而在組合 薄膜晶體管陣列面板和相應面板時像素電極191和濾色片230之間的 不對準程度可以被最小化。此外，由于像素電極191覆蓋濾色片230， 像素電極191阻止濾色片230接觸液晶材料，從而防止液晶材料的污 染。根據(jù)本發(fā)明第八示例性實施例的薄膜晶體管陣列面板，可通過除 了根據(jù)第二示例性實施例的薄膜晶體管陣列面板制造方法之外，在形成層間絕緣層160之后增加形成濾色片230的步驟而制成。根據(jù)本發(fā)明第四示例性實施例的薄膜晶體管陣列面板還可以包括像素電極191和層間絕緣層160之間的多個濾色片230。 <示例性實施例9>附圖29是根據(jù)本發(fā)明第九示例性實施例的薄膜晶體管陣列面板 的截面圖。根據(jù)本發(fā)明第九示例性實施例的薄膜晶體管陣列面板包括多個形 成在襯底110和溝道層151之間的濾色片230，這不同于第一示例性 實施例。優(yōu)選由氧化硅或氮化硅制成的阻擋膜(未示出)可形成在濾 色片230上。濾色片230形成在襯底IIO和溝道層151之間，從而當組合薄膜 晶體管陣列面板和相應面板時，像素電極191和濾色片230之間的不 對準程度可以被最小化。此外，由于各種薄膜覆蓋濾色片230，薄膜 阻止濾色片230接觸液晶材料，從而防止了液晶材料的污染。根據(jù)本發(fā)明第九示例性實施例的薄膜晶體管陣列面板可通過除了 根據(jù)第一示例性實施例的薄膜晶體管陣列面板制造方法之外，在形成 溝道層151之前，增加形成濾色片230的步驟而制成。根據(jù)本發(fā)明第三示例性實施例的薄膜晶體管陣列面板還可以包括 形成在襯底110和溝道層151之間的多個濾色片230。 <示例性實施例10>附圖30是根據(jù)本發(fā)明第十示例性實施例的薄膜晶體管陣列面板 的截面圖。根據(jù)本發(fā)明第十示例性實施例的薄膜晶體管陣列面板包括多個形 成在襯底110和溝道層151之間的濾色片230，這不同于第二示例性 實施例。優(yōu)選由氧化硅或氮化硅制成的阻擋膜(未示出)可形成在濾 色片230上。濾色片230形成在襯底110和溝道層151之間，從而當組合薄膜 晶體管陣列面板和相應面板時，像素電極191和濾色片230之間的不 對準程度可以被最小化。此外，由于各種薄膜覆蓋濾色片230，薄膜 阻止濾色片230接觸液晶材料，從而防止了液晶材料的污染。根據(jù)本發(fā)明第十示例性實施例的薄膜晶體管陣列面板可通過除了根據(jù)第二示例性實施例的薄膜晶體管陣列面板制造方法之外，在形成溝道層151之前，增加形成濾色片230的步驟而制成。根據(jù)本發(fā)明第四示例性實施例的薄膜晶體管陣列面板還可以包括 形成在襯底110和溝道層151之間的多個濾色片230。如上面所述，源電極、漏電極和像素電極同時形成，而鈍化層和 隔離片一起形成，相應的，可以減少制造薄膜晶體管陣列面板的掩模 的數(shù)量。此外，源電極和漏電極的下層由透明導電氧化物形成，從而改進 源、漏電極和溝道層之間的接觸特性。盡管結(jié)合目前認為的實際示例性實施例描述本發(fā)明，可以理解的 是此發(fā)明不限于公開的實施例，而是，相反，覆蓋包含在所附權(quán)利要 求的主旨和范圍內(nèi)的各種變形和等效設置。本申請要求2007年6月14日向韓國知識產(chǎn)權(quán)局提出的韓國專利 申請NO.10-2007-0058216的優(yōu)先權(quán)，通過引用其全部內(nèi)容包含在本申 請中。
權(quán)利要求
1、一種薄膜晶體管陣列面板，包括絕緣襯底；形成在絕緣襯底上的包括氧化物材料的溝道層；形成在溝道層上的柵極絕緣層；形成在柵極絕緣層上的柵電極；形成在柵電極上的層間絕緣層；形成在層間絕緣層上的數(shù)據(jù)線，所述數(shù)據(jù)線包括源電極，其中數(shù)據(jù)線包括第一導電層和第二導電層；形成在層間絕緣層上的漏電極，所述漏電極包括第一導電層和第二導電層；像素電極，包括與漏電極相關聯(lián)的第一導電層的一部分；形成在數(shù)據(jù)線和漏電極上的鈍化層；以及形成在鈍化層上的隔離片。
2、 根據(jù)權(quán)利要求l所述的薄膜晶體管陣列面板，其中 鈍化層在數(shù)據(jù)線上方延伸，且包括覆蓋漏電極的突出部。
3、 根據(jù)權(quán)利要求2所述的薄膜晶體管陣列面板，其中隔離片具有與鈍化層相同的平面形狀。
4、 根據(jù)權(quán)利要求2所述的薄膜晶體管陣列面板，其中隔離片未覆蓋全部鈍化層。
5、 根據(jù)權(quán)利要求4所述的薄膜晶體管陣列面板，其中 柵極絕緣層具有與溝道層基本上相同的平面形狀。
6、 根據(jù)權(quán)利要求l所述的薄膜晶體管陣列面板，還包括 存儲電極線，形成在部分襯底上而不在柵極絕緣層上，且與數(shù)據(jù)線交叉。
7、 根據(jù)權(quán)利要求l所述的薄膜晶體管陣列面板，還包括 形成在像素電極上的濾色片。
8、 根據(jù)權(quán)利要求l所述的薄膜晶體管陣列面板，還包括形成在層間絕緣層和像素電極之間的濾色片。
9、 根據(jù)權(quán)利要求1所述的薄膜晶體管陣列面板，還包括.-形成在襯底和溝道層之間的濾色片。
10、 根據(jù)權(quán)利要求l所述的薄膜晶體管陣列面板，其中柵極絕 緣層具有與溝道層基本上相同的平面形狀。
11、 根據(jù)權(quán)利要求10所述的薄膜晶體管陣列面板，還包括 形成在襯底上的存儲電極線。
12、 根據(jù)權(quán)利要求IO所述的薄膜晶體管陣列面板，還包括-形成在像素電極上的濾色片。
13、 根據(jù)權(quán)利要求10所述的薄膜晶體管陣列面板，還包括形成在層間絕緣層和像素電極之間的濾色片。
14、 根據(jù)權(quán)利要求IO所述的薄膜晶體管陣列面板，還包括 形成在襯底和溝道層之間的濾色片。
15、 一種薄膜晶體管陣列面板，包括絕緣襯底；形成在絕緣襯底上的包括氧化物材料的溝道層； 形成在溝道層上的柵極絕緣層； 形成在柵極絕緣層上的柵極線； 形成在柵極線上的層間絕緣層；形成在層間絕緣層上的包括源電極的數(shù)據(jù)線和漏電極； 像素電極，形成在層間絕緣層上，且連接到漏電極； 形成在數(shù)據(jù)線和漏電極上的鈍化層；和 形成在鈍化層上的隔離片，其中鈍化層與數(shù)據(jù)線共同延伸，而且其中鈍化層包括覆蓋漏電極 的部分。
16、 根據(jù)權(quán)利要求15所述的薄膜晶體管陣列面板，其中隔離片具有與鈍化層基本上相同的平面形狀。
17、 根據(jù)權(quán)利要求15所述的薄膜晶體管陣列面板，其中隔離片未覆蓋全部鈍化層。
18、 一種制造薄膜晶體管陣列面板的方法，包括在絕緣襯底上形成包括氧化物的溝道層； 形成覆蓋溝道層的柵極絕緣層； 在柵極絕緣層上形成包括柵電極的柵極線； 在柵極線上形成層間絕緣層；在層間絕緣層中形成暴露部分溝道層和柵極絕緣層的多個接觸孔；在層間絕緣層上形成包括源電極的數(shù)據(jù)線、漏電極和連接到漏電 極的像素電極；在數(shù)據(jù)線、漏電極和像素電極上形成絕緣層； 在絕緣層上形成隔離片；以及采用隔離片作為蝕刻掩模來蝕刻絕緣層，以形成暴露像素電極的 鈍化層。
19、 根據(jù)權(quán)利要求18所述的方法，其中 在層間絕緣層上形成數(shù)據(jù)線、漏電極和像素電極包括 順序沉積第一導電層和第二導電層；根據(jù)在第二導電層上的位置形成具有不同厚度的第一感光膜圖案；采用第一感光膜圖案作為蝕刻掩模來蝕刻第二導電層和第一導電層；灰化第一感光膜圖案以形成暴露第二導電層的第二感光膜圖案；以及采用第二感光膜圖案作為蝕刻掩模蝕刻第二導電層。
20、 根據(jù)權(quán)利要求18所述的方法，其中 形成溝道層和柵極絕緣層包括在絕緣襯底上順序沉積氧化物半導體層和絕緣層;以及 一起蝕刻絕緣層和氧化物半導體層。
21、 根據(jù)權(quán)利要求18所述的方法，其中 形成隔離片包括 在絕緣層上形成感光膜； 采用半色調(diào)掩模對感光膜曝光；以及顯影被曝光的感光膜以形成隔離片，所述隔離片具有設置在數(shù)據(jù) 線上的第一部分和具有比第一部分厚的厚度的第二部分。
22、 根據(jù)權(quán)利要求18所述的方法，還包括在像素電極上形成濾色片。
23、 根據(jù)權(quán)利要求18所述的方法，還包括在層間絕緣層與數(shù)據(jù)線和像素電極之間形成濾色片。
24、 根據(jù)權(quán)利要求18所述的方法，還包括在形成溝道層之前形成濾色片。
25、 一種制造薄膜晶體管陣列面板的方法，包括在絕緣襯底上形成包括氧化物的溝道層； 形成覆蓋溝道層的柵極絕緣層； 在柵極絕緣層上形成包括柵電極的柵極線； 在柵極線上形成層間絕緣層；在層間絕緣層和柵極絕緣層中形成暴露部分溝道層的多個接觸孔；在層間絕緣層上順序沉積第一導電層和第二導電層； 根據(jù)在第二導電層上的位置形成具有不同厚度的第一感光膜圖案；采用第一感光膜圖案作為蝕刻掩模來蝕刻第二導電層和第一導電 層，以形成包括源電極的數(shù)據(jù)線、漏電極和連接到漏電極的在先像素 電極；灰化第一感光膜圖案以形成暴露在先像素電極的第二導電層的第 二感光膜圖案；采用第二感光膜圖案作為蝕刻掩模來蝕刻第二導電層以形成像素 電極；在數(shù)據(jù)線、漏電極和像素電極上形成鈍化層；以及 在鈍化層上形成隔離片。
全文摘要
本發(fā)明公開了一種薄膜晶體管陣列面板及其制造方法。所公開的薄膜晶體管陣列面板包括絕緣襯底、形成在絕緣襯底上的包括氧化物的溝道層。柵極絕緣層形成在溝道層上，柵電極形成在柵極絕緣層上。層間絕緣層形成在柵電極上，數(shù)據(jù)線形成在層間絕緣層上且包括源電極，其中數(shù)據(jù)線由第一導電層和第二導電層制成。漏電極形成在層間絕緣層上，且包括第一導電層和第二導電層。像素電極從漏電極的第一導電層延伸，鈍化層形成在數(shù)據(jù)線和漏電極上。隔離片形成在鈍化層上。
文檔編號H01L29/786GK101325202SQ200710161109
公開日2008年12月17日 申請日期2007年12月18日 優(yōu)先權(quán)日2007年6月14日
發(fā)明者李制勛, 鄭敞午, 金度賢 申請人:三星電子株式會社