亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

堆疊式芯片封裝結(jié)構(gòu)的制作方法

文檔序號:7235603閱讀:129來源:國知局
專利名稱:堆疊式芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域
本發(fā)明是有關(guān)于一種芯片封裝結(jié)構(gòu),且特別是有關(guān)于一種堆疊式芯片封裝 結(jié)構(gòu)及其制造方法。
背景技術(shù)
堆疊式芯片封裝結(jié)構(gòu)是利用三維封裝技術(shù)將多個芯片垂直堆疊的半導(dǎo)體 封裝結(jié)構(gòu),可應(yīng)用于存儲器模組、記憶卡或隨身碟等儲存裝置中。存儲器模組
是一種規(guī)格化的產(chǎn)品,例如是動態(tài)隨機(jī)存取存儲器(DRAM)模組,常用于桌 上型電腦、筆記型電腦或工業(yè)用的電腦中,其存儲容量和存取速度不斷地加大、 加快,以符合電腦運(yùn)算的要求?,F(xiàn)有的存儲器模組是在單一電路板上設(shè)置多個 存儲器芯片,而這些存儲器芯片以單面直排或雙面直排的方式配置,并利用表 面粘著技術(shù)(Surface Mount Technology, SMT)將其接腳焊接于基板上。此外, 利用電路板上設(shè)置的插入式表面接合接口 (例如金手指),存儲器模組可插置 于電腦的主機(jī)板的PCI插槽中,用以傳輸所需的資料。
然而,存儲器模組的需求容量越大,相對地,存儲器芯片的數(shù)量越高且基 板所需的面積越大。因此,依照現(xiàn)有方式配置的存儲器模組無法快速且大量的 擴(kuò)充其存儲容量,勢必朝三維封裝結(jié)構(gòu)發(fā)展。
常見應(yīng)用在存儲器模組的封裝技術(shù),例如是打線接合(Wire bonding)封 裝、覆晶結(jié)合(Flip-chip bonding)封裝、層疊式封裝(Package On Package)、 金凸塊接合(Gold to Gold interconnection, GGI)封裝以及硅穿孔(Through Silicon Via, TSV)封裝等。這些封裝技術(shù)都是為了滿足高密度存儲器容量的需 求,而發(fā)展出來的三維封裝結(jié)構(gòu)。
以硅穿孔封裝技術(shù)為例,首先在硅基材上制作高深寬比的微通孔(Via), 接著,填入一導(dǎo)電材料于微通孔中,并形成錫球(solderbump)于硅基材上, 以使錫球與微通孔中的導(dǎo)電材料電性連接。請參考圖1的堆疊式芯片封裝結(jié)構(gòu),
4將多個芯片IO依序堆疊且相鄰二芯片IO之間借由一粘著層40相隔。多個錫 球30配置在相鄰二芯片IO之間,其與相鄰微通孔12內(nèi)的導(dǎo)電材料20電性連 接,以達(dá)成芯片IO之間的電性導(dǎo)通。然后,芯片10之間可再填入封膠50,以 保護(hù)錫球30。
然而,在硅基材上制作高深寬比的微通孔的成本高,不利于大量生產(chǎn)。此 外,當(dāng)芯片10上的錫球30排列朝向微細(xì)間距(fine pitch)發(fā)展時,由于錫球 30間的間距縮短,進(jìn)而使得各錫球30在回焊的過程中容易因外溢而發(fā)生短路 的情形。另外,硅基材因制作高深寬比的微通孔,其對芯片內(nèi)的集成電路的電 性效能及可靠度有不良的影響,因而影響電路系統(tǒng)的操作。

發(fā)明內(nèi)容
本發(fā)明提供一種堆疊式芯片封裝結(jié)構(gòu),其借由相互堆疊的軟板與相互堆疊 的芯片電性連接,以組成高密度的芯片封裝結(jié)構(gòu)。
本發(fā)明提出一種堆疊式芯片封裝結(jié)構(gòu),其包括一基板、多個芯片、多個相 互堆疊的軟板、多個導(dǎo)電塊以及多條導(dǎo)線?;寰哂幸坏谝槐砻媾c一第二表面。 這些芯片以及相互堆疊的軟板配置于第一表面,而這些芯片分別借由一間隙層 而相互堆疊。這些導(dǎo)電塊配置于相互堆疊的軟板之間以及基板上,并與這些軟 板以及基板電性連接。此外,這些導(dǎo)線電性連接于這些軟板與這些芯片之間。
在本發(fā)明的堆疊式芯片封裝結(jié)構(gòu)中,這些相互堆疊的軟板包括多個相互堆 疊的第一軟板以及多個相互堆疊的第二軟板。
在本發(fā)明的堆疊式芯片封裝結(jié)構(gòu)中,這些導(dǎo)電塊包括多個垂直排列于這些 第一軟板之間并與這些第一軟板電性連接的第一導(dǎo)電塊,以及多個垂直排列于 這些第二軟板之間且與這些第二軟板電性連接的第二導(dǎo)電塊。
在本發(fā)明的堆疊式芯片封裝結(jié)構(gòu)中,這些第一軟板分別具有多個導(dǎo)電柱, 其與這些第一導(dǎo)電塊電性連接。此外,這些第二軟板分別具有多個導(dǎo)電柱,其 與這些第二導(dǎo)電塊電性連接。
在本發(fā)明的堆疊式芯片封裝結(jié)構(gòu)中,這些導(dǎo)線包括多條電性連接于這些第 一軟板與這些芯片之間的第一導(dǎo)線,以及多條電性連接于這些第二軟板與這些 芯片之間的第二導(dǎo)線。在本發(fā)明的堆疊式芯片封裝結(jié)構(gòu)中,堆疊式芯片封裝結(jié)構(gòu)更包括一封膠, 形成于基板上,且包覆這些芯片、這些軟板、這些導(dǎo)電塊以及這些導(dǎo)線。此外, 堆疊式芯片封裝結(jié)構(gòu)還包括多個焊球,其配置于基板的第二表面。
在本發(fā)明的堆疊式芯片封裝結(jié)構(gòu)中,這些相互堆疊的芯片分別具有多個呈 中央排列的打線用焊墊。在另一實(shí)施例中,這些相互堆疊的芯片分別具有多個 呈周圍排列的打線用焊墊。
本發(fā)明將具有導(dǎo)電柱的軟板依序堆疊于導(dǎo)電塊上,并使各層的芯片與軟板
之間借由各層的導(dǎo)線電性連接,以形成具有多層芯片的封裝結(jié)構(gòu)于一基板上。 由于在軟板上制作導(dǎo)電柱,不會對芯片內(nèi)的集成電路的電性效能及可靠度有不 良的影響,且軟板具有較佳的重工性及可撓性,并可提高生產(chǎn)的效率及可靠度。


為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂,以下結(jié)合附圖對本發(fā) 明的具體實(shí)施方式
作詳細(xì)說明,其中
圖1是現(xiàn)有一種堆疊式芯片封裝結(jié)構(gòu)的示意圖。
圖2A 圖2H分別是本發(fā)明一實(shí)施例之堆疊式芯片封裝結(jié)構(gòu)的制作方法的 示意圖。
圖3A及圖3B分別是圖2C的軟板的俯視圖以及沿著I-I線的剖面示意圖。
圖4及圖5分別是本發(fā)明二實(shí)施例的堆疊式芯片封裝結(jié)構(gòu)的示意圖。
主要元件符號說明
10:芯片
12:微通孔
20:導(dǎo)電材料
30:錫球
40:粘著層
50:封膠
100、 170:芯片
102:焊墊
110:基板120、150:導(dǎo)電塊
130、180:軟板
132、134:接墊
132a、132b:接墊
136、186:導(dǎo)電柱
140、190:導(dǎo)線
160:間隙層
200:堆疊結(jié)構(gòu)
210:封膠
220:焊球
300:心片
302:焊墊
304:間隙層
310:基板
312:第一表面
314:第二表面
320:第一導(dǎo)電塊
330:第一軟板
336:導(dǎo)電柱
340:第一導(dǎo)線
350:第二導(dǎo)電塊
360:第二軟板
366:導(dǎo)電柱
370:第二導(dǎo)線
380:封膠
390:焊球
具體實(shí)施例方式
圖2A 圖2H分別繪示本發(fā)明一實(shí)施例之堆疊式芯片封裝結(jié)構(gòu)的制作方法的示意圖。請參考下列步驟
(a) 配置第一層的芯片100于一基板110上;
(b) 以打線結(jié)球的方式配置多個第一層的導(dǎo)電塊120于基板110上;
(c) 配置第一層的軟板130于這些第一層的導(dǎo)電塊120上;
(d) 將多條第一層的導(dǎo)線140以打線接合方式電性連接于第一層的芯片100 與第一層的軟板130之間;
(e) 以打線結(jié)球的方式配置多個第二層的導(dǎo)電塊150于第一層的軟板130
上;
(f) 配置第一層的間隙層160于第一層的芯片100上;
(g) 配置第二層的芯片170于第一層的間隙層160上;
(h) 配置第二層的軟板180于這些第二層的導(dǎo)電塊150上;以及
(i) 將多條第二層的導(dǎo)線190以打線接合方式電性連接于第二層的芯片170 與第二層的軟板180之間,以形成一具有二層芯片的堆疊結(jié)構(gòu)200于基板110 上。
請參考圖2A,在本實(shí)施例的步驟(a)中,第一層的芯片100以其背面貼附 于基板110上,而第一層的芯片IOO的有源表面朝上,并設(shè)置有多個呈中央排 列的打線用焊墊102,作為第一層的芯片100的內(nèi)部電路的輸入/輸出接口。在 其他實(shí)施例中,這些焊墊102的位置可借由芯片IOO的有源表面上的一重布線 層(redistribution layer,圖未示)重新布局,以使第一層的芯片100的有源表 面設(shè)置有多個呈周圍排列的打線用焊墊。
接著,請參考圖2B,在本實(shí)施例的步驟(b)中,配置多個第一層的導(dǎo)電塊 120的步驟包括利用打線機(jī)臺將金線的一端加熱熔化成一凸塊,并將此凸塊 壓在基板110的一接墊位置上。接著,切斷金線與此凸塊。重復(fù)上述步驟,以 使基板110的各個接墊位置上形成第一層的導(dǎo)電塊120。由于打線機(jī)臺是可靠 度高、成本較低的制程設(shè)備,因此可符合大量生產(chǎn)的需求。在其他實(shí)施例中, 導(dǎo)電塊亦可選用其他的材質(zhì)或其他的凸塊制程取代。
接著,請參考圖2C,在本實(shí)施例的步驟(c)和步驟(d)中,將多個具有導(dǎo)電 柱136的第一層的軟板130配置于這些第一層的導(dǎo)電塊120上,并將多條第一 層的導(dǎo)線140以打線接合方式電性連接于第一層的芯片100與各個第一層的軟
8板130之間。更進(jìn)一步說,在第一層的軟板130上制作導(dǎo)電柱136的步驟包括 在軟性基材(例如聚酰亞胺)上以激光穿孔或光刻方式蝕刻所需的微通孔,接 著,填入一導(dǎo)電材料于微通孔中,并覆蓋一接墊材料(例如金)于導(dǎo)電材料上。 請同時參考圖2C、圖3A以及圖3B,而圖3A及圖3B分別繪示圖2C之軟板 的俯視圖以及沿著I-I線的剖面示意圖。軟性基材131的上表面的每一接墊132 具有打線用的接墊部位132a以及用以配置導(dǎo)電塊的接墊部位132b,其形狀由 上觀之約為一匙形結(jié)構(gòu),而下方的每一接墊134則借由導(dǎo)電柱136與其上方的 接墊132電性連接,并與其下方的導(dǎo)電塊120電性連接,以達(dá)成相互堆疊的軟 板130之間的電性導(dǎo)通。
值得注意的是,在軟性基材上制作低深寬比的微通孔的成本相對于在硅基 材上制作高深寬比的微通孔的成本低,且不會占用硅基材的可用面積,因此每 一個晶圓可切割的最多芯片數(shù)不會因芯片尺寸變大而變少。此外,在軟性基材 上制作微通孔,不會對芯片內(nèi)的集成電路的電性效能及可靠度有不良的影響, 且軟板具有較佳的重工性及可撓性,并可提高生產(chǎn)的效率及可靠度。
接著,請參考圖2D,在本實(shí)施例的步驟(e)中,以打線結(jié)球的方式配置多 個第二層的導(dǎo)電塊150于第一層的軟板130的導(dǎo)電柱136上,也就是配置在導(dǎo) 電柱上方用以配置導(dǎo)電塊150的接墊部位132b上。如此,第一層的導(dǎo)電塊120 與第二層的導(dǎo)電塊150電性導(dǎo)通。
請參考圖2E,在本實(shí)施例的步驟(f)和步驟(g)中,將第一層的間隙層160 (例如環(huán)氧樹脂)配置于第一層的芯片IOO上,并將第二層的芯片170配置于 第一層的間隙層160上。也就是說,第一層的間隙層160配置于第一層的芯片 100以及第二層的芯片170之間,用以保持相鄰二芯片之間的間距,讓第一層 的導(dǎo)線140能有足夠的打線高度而不至于崩塌。
接著,請參考圖2F,在本實(shí)施例的步驟(h)和步驟(i)中,將多個具有導(dǎo)電 柱186的第二層的軟板180配置于這些第二層的導(dǎo)電塊150上,并將多條第二 層的導(dǎo)線190以打線接合方式電性連接于第二層的芯片170與第二層的軟板之 間。更進(jìn)一步說,各層的導(dǎo)電塊120、 150垂直排列于相互堆疊的軟板130、 180 之間以及基板110上,以借由相互堆疊的導(dǎo)電塊120、 150及軟板130、 180的 電性導(dǎo)通,讓各層的芯片100、 170與基板110電性連接,進(jìn)而形成一具有二層芯片的堆疊結(jié)構(gòu)200于基板110上。
最后,請參考圖2G和圖2H,在本實(shí)施例中,以模穴覆蓋于基板上,并填 入液態(tài)的封膠于模穴內(nèi),接著固化液態(tài)的封膠使之成形,如此形成一封膠210 于基板110上,且封膠210包覆此具有二層芯片的堆疊結(jié)構(gòu)200,以隔絕外界 的污染及濕氣。接著,利用植球裝置將多個焊球220配置于基板IIO的下表面, 也就是配置在基板IIO的下表面的各個接墊上,接著回焊焊球使之成形,如此 基板110可借由這些焊球220與外部電路板進(jìn)行表面接合封裝,以構(gòu)成三維堆 疊的多芯片模組。
以存儲器模組而言,本發(fā)明除了形成具有二層芯片的堆疊結(jié)構(gòu)之外,還可 配置更多相互堆疊的存儲器芯片,以增加存儲容量。這些存儲器芯片的數(shù)量可 以依照存儲容量的需求而增加,以構(gòu)成具有N層芯片的堆疊結(jié)構(gòu)于基板上,其 中N為大于3的正整數(shù)?;蹇梢允怯∷㈦娐钒寤?qū)Ь€架等載體,基板可利用 表面粘著技術(shù)將其接腳或焊球焊接于電路板上。此外,利用電路板上設(shè)置的插 入式表面接合接口 (例如金手指),存儲器模組可插置于電腦的主機(jī)板的PCI 插槽中,用以傳輸所需的資料。
請參考圖4及圖5,其分別繪示本發(fā)明二實(shí)施例之堆疊式芯片封裝結(jié)構(gòu)的 示意圖。在圖4中,芯片300的焊墊302排列于中央?yún)^(qū)域,因此打線制程所用 的導(dǎo)線的行程較長,而在圖5中,芯片300的焊墊302借由重布線層(圖未示) 轉(zhuǎn)移到周圍區(qū)域,因此打線制程所用的導(dǎo)線的行程較短。在此二堆疊式芯片封 裝結(jié)構(gòu)中,多個芯片300配置于基板310的第一表面312 (即上表面),而這 些芯片300分別借由一間隙層304而相互堆疊,以符合打線高度。這些相互堆 疊的芯片300由下而上依序以面對背(face to back)的方式堆疊。此外,多個 第一導(dǎo)電塊320垂直排列于相互堆疊的第一軟板330之間,并與這些第一軟板 330的導(dǎo)電柱336電性連接;多個第二導(dǎo)電塊350垂直排列于相互堆疊的第二 軟板360之間,并與這些第二軟板360的導(dǎo)電柱366電性連接。另外,多條第 一導(dǎo)線340電性連接于各層的第一軟板330與芯片300之間,而多條第二導(dǎo)線 370電性連接于各層的第二軟板360與芯片300之間。如此,構(gòu)成一具有四層 芯片的封裝結(jié)構(gòu)于基板310上。另外,基板310的第一表面還可形成一封膠380, 其包覆此具有四層芯片的封裝結(jié)構(gòu),以隔絕外界的污染及濕氣?;?10的第二表面314 (即下表面)還可配置多個焊球390或其他導(dǎo)電結(jié)構(gòu),以進(jìn)行表面 接合封裝。
在本實(shí)施例中,這些相互堆疊的軟板區(qū)分為二部分,即是多個相互堆疊的 第一軟板330以及多個相互堆疊的第二軟板360。第一軟板330的數(shù)量與芯片 300的數(shù)量一致,而第二軟板360的數(shù)量與芯片300的數(shù)量一致。但在其他實(shí) 施例中,相互堆疊的軟板可依照實(shí)際需求區(qū)分為更多部分(或更少部分),以 增加(或減少)資料輸出/輸入的數(shù)量。
由上述的堆疊式芯片封裝結(jié)構(gòu)及其制程可知,本實(shí)施例由下而上依序配置 第一層的芯片、導(dǎo)電塊、第一軟板、第二軟板、導(dǎo)線以及間隙層,再配置第二 層的芯片、導(dǎo)電塊、第一軟板、第二軟板以及導(dǎo)線,若要進(jìn)行更高層的封裝制 程,則重復(fù)步驟(f)至少一次,以配置第N-1層的間隙層于第N-1層的芯片上; 重復(fù)步驟(g)至少一次,以配置第N層的芯片于該第N-1層的間隙層上;重復(fù)步 驟(e)至少一次,以打線結(jié)球的方式配置多個第N層的導(dǎo)電塊于第N-1層的軟板 上;重復(fù)步驟(h)至少一次,以配置第N層的軟板于這些第N層的導(dǎo)電塊上; 重復(fù)步驟(i)至少一次,以將多條第N層的導(dǎo)線以打線接合方式電性連接于第N 層的芯片與第N層的軟板之間。如此,形成一具有N層芯片的堆疊結(jié)構(gòu)于基板 上。
綜上所述,本發(fā)明將具有導(dǎo)電柱的軟板依序堆疊于導(dǎo)電塊上,并使各層的 芯片與軟板之間借由各層的導(dǎo)線電性連接,以形成具有多層芯片的封裝結(jié)構(gòu)于 一基板上。利用本發(fā)明的堆疊式芯片封裝結(jié)構(gòu)及其制作方法,可有效地增加存 儲容量、降低成本,并使高密度封裝的存儲器模組具有優(yōu)良的電性效能及可靠 度。此外,由于在軟板上制作導(dǎo)電柱,不會對芯片內(nèi)的集成電路的電性效能及 可靠度有不良的影響,且軟板具有較佳的重工性及可撓性,并可提高生產(chǎn)的效 率。
雖然本發(fā)明已以較佳實(shí)施例揭示如上,然其并非用以限定本發(fā)明,任何本 領(lǐng)域技術(shù)人員,在不脫離本發(fā)明的精神和范圍內(nèi),當(dāng)可作些許的修改和完善, 因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所界定的為準(zhǔn)。
權(quán)利要求
1. 一種堆疊式芯片封裝結(jié)構(gòu),其特征在于包括一基板,具有一第一表面與一第二表面;多個芯片,配置于該第一表面上,該些芯片分別借由一間隙層而相互堆疊;多個相互堆疊的軟板,配置于該第一表面;多個導(dǎo)電塊,配置于該些相互堆疊的軟板之間以及該基板上,并與該些軟板以及該基板電性連接;以及多條導(dǎo)線,電性連接于該些軟板與該些芯片之間。
2. 如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu),其特征在于,該些相互堆疊 的軟板包括多個相互堆疊的第一軟板以及多個相互堆疊的第二軟板。
3. 如權(quán)利要求2所述的堆疊式芯片封裝結(jié)構(gòu),其特征在于,該些導(dǎo)電塊包 括多個垂直排列于該些第一軟板之間并與該些第一軟板電性連接的第一導(dǎo)電 塊,以及多個垂直排列于該些第二軟板之間且與該些第二軟板電性連接的第二 導(dǎo)電塊。
4. 如權(quán)利要求3所述的堆疊式芯片封裝結(jié)構(gòu),其特征在于,該些第一軟板 分別具有多個導(dǎo)電柱,其與該些第一導(dǎo)電塊電性連接。
5. 如權(quán)利要求3所述的堆疊式芯片封裝結(jié)構(gòu),其特征在于,該些第二軟板 分別具有多個導(dǎo)電柱,其與該些第二導(dǎo)電塊電性連接。
6. 如權(quán)利要求2所述的堆疊式芯片封裝結(jié)構(gòu),其特征在于,該些導(dǎo)線包括 多條電性連接于該些第一軟板與該些芯片之間的第一導(dǎo)線,以及多條電性連接 于該些第二軟板與該些芯片之間的第二導(dǎo)線。
7. 如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu),其特征在于,還包括一封膠, 形成于該基板上,且包覆該些芯片、該些軟板、該些導(dǎo)電塊以及該些導(dǎo)線。
8. 如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu),其特征在于,還包括多個焊 球,配置于該基板的該第二表面。
9. 如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu),其特征在于,該些相互堆疊 的芯片由下而上依序以面對背的方式堆疊。
10. 如權(quán)利要求l所述的堆疊式芯片封裝結(jié)構(gòu),其特征在于,該些相互堆疊的芯片分別具有多個呈中央排列的打線用焊墊。
11. 如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu),其特征在于,該些相互堆疊 的芯片分別具有多個呈周圍排列的打線用焊墊。
12. 如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu),其特征在于,每一該軟板包 括一軟性基材、多個導(dǎo)電柱以及多個接墊,該些導(dǎo)電柱貫穿該軟性基材,而該 些接墊配置于該些導(dǎo)電柱上。
全文摘要
本發(fā)明涉及一種堆疊式芯片封裝結(jié)構(gòu),其配置多個相互堆疊的芯片以及多個相互堆疊的軟板于一基板上。芯片分別借由一間隙層而相互堆疊。此外,這些相互堆疊的軟板之間以及基板上配置有多個導(dǎo)電塊,以使這些軟板與基板電性連接。另外,多條導(dǎo)線電性連接于這些軟板與這些芯片之間,以形成一具有多層芯片的封裝結(jié)構(gòu)于基板上,進(jìn)而提供芯片的電性效能及可靠度。
文檔編號H01L25/00GK101465341SQ20071016018
公開日2009年6月24日 申請日期2007年12月21日 優(yōu)先權(quán)日2007年12月21日
發(fā)明者楊吳德, 陳仁君 申請人:南亞科技股份有限公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
1