專利名稱：帶有均勻摻雜溝道的低壓高密度溝槽柵極功率器件及其邊緣終止技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體功率器件及其制造方法，更具體地說(shuō)，涉及低壓垂直的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)功率器件。
背景技術(shù)：
近年來(lái)，在便攜式個(gè)人電子產(chǎn)品領(lǐng)域，包括移動(dòng)電話和筆記本電腦等產(chǎn)品呈現(xiàn)出爆炸式的增長(zhǎng)。有計(jì)劃有步驟地降低電源的電壓，相應(yīng)地縮小器件的尺寸和提高系統(tǒng)的性能，成為研發(fā)更先進(jìn)的功率器件中的首要重點(diǎn)。整個(gè)系統(tǒng)電壓的升降，要求功率管理電路中使用的功率MOSFET能夠以較低的柵極驅(qū)動(dòng)電壓進(jìn)行有效的開啟和關(guān)閉。為了達(dá)到這一需要，功率半導(dǎo)體開關(guān)應(yīng)具有較低的域值電壓(1.0伏以下)。參見圖1。為了降低域值電壓，現(xiàn)有技術(shù)采用的是在P阱30中使用較低的注入劑量，加上使用更薄的柵極氧化物40。這種方法達(dá)到了降低的柵極額定值的目的，但這也有可能導(dǎo)致溝道泄漏電流的升高以及高溫下工作性能的降低。由于該阱總的凈電荷較低，這種方法還使該器件容易受到穿透性擊穿的損害。此外，溝道內(nèi)的摻雜是不均勻的。
另一項(xiàng)近期公開的現(xiàn)有技術(shù)(如圖2所示)采用P型外延層(epi-layer)70來(lái)形成器件的溝道區(qū)。該器件的漂移區(qū)25是通過(guò)向溝槽(trench)底部55注入相反類型的摻雜劑，然后再經(jīng)過(guò)一個(gè)退火步驟來(lái)形成的。因此，溝道區(qū)內(nèi)的摻雜濃度是由外延層70的摻雜濃度所決定的，并且沿著器件溝道的摻雜分布是均勻的。對(duì)于特定的域值電壓而言，這就產(chǎn)生了更高的總凈電荷。因此，預(yù)計(jì)該器件的性能和關(guān)閉狀態(tài)下的抗擊穿特性將得到改進(jìn)。在這項(xiàng)現(xiàn)有技術(shù)中，顯然不允許相鄰的漂移區(qū)25合并。該區(qū)域保持隔離狀態(tài)以提供所謂的“bulkresurf”，因此該器件漂移區(qū)25的導(dǎo)通電阻就會(huì)被極大地降低[1]-[3]。
在本領(lǐng)域中眾所周知的是，就低壓功率器件而言(比如說(shuō)30伏以下)，由漂移區(qū)25產(chǎn)生的導(dǎo)通電阻只占總導(dǎo)通電阻的極小部分。該器件的導(dǎo)通電阻的最主要的成分是該器件溝道區(qū)的電阻，為了降低溝道電阻，最有效的方法是減少器件的單位單元間距并加大溝道的密度。但不幸的是，像現(xiàn)有技術(shù)那樣給漂移區(qū)25施用不予合并的條件，限制了在器件上實(shí)現(xiàn)單元間距的最小化和溝道密度的最大化。從而導(dǎo)致在使用低壓產(chǎn)品時(shí)，現(xiàn)有技術(shù)的導(dǎo)通電阻居高不下。此外，從圖2中可以明顯看出，現(xiàn)有技術(shù)導(dǎo)致器件體二極管的PN結(jié)面積更大的，從而導(dǎo)致更高的輸出電容。另外，體二極管的寄生BJT有著非常不統(tǒng)一的基底寬度，這就會(huì)降低體二極管的正向傳導(dǎo)性和反向恢復(fù)特性。[4]發(fā)明內(nèi)容本發(fā)明通過(guò)向溝槽底部注入摻雜劑來(lái)使低壓溝槽MOSFET器件中的漂移區(qū)合并在一起，這種合并后的漂移區(qū)允許采用非常小的單元間距，從而實(shí)現(xiàn)了非常高的溝道密度并最終極大地降低了溝道的電阻。通過(guò)選擇適當(dāng)?shù)膿诫s劑量和漂移區(qū)的退火參數(shù)，器件的溝道長(zhǎng)度可以受到嚴(yán)格控制，并且溝道的摻雜可以做的非常均勻，與常規(guī)器件相比，本發(fā)明的域值電壓被降低，其溝道電阻被減小，而它的漂移區(qū)的導(dǎo)通電阻也被減小。為了實(shí)現(xiàn)合并的漂移區(qū)，本發(fā)明結(jié)合了一種新的邊緣終止設(shè)計(jì)，因此由P外延層和N+襯底形成的PN結(jié)能夠在單元品的邊緣處終止。
與圖1中的現(xiàn)有技術(shù)的器件相比，圖2中更重度的P型外延層降低了導(dǎo)通電阻。此外，圖2中隔離的漂移區(qū)提供了耗盡區(qū)來(lái)維持整個(gè)器件各處的反向電壓更高。然而，要求漂移區(qū)隔離自然會(huì)降低器件中單元的密度。本發(fā)明通過(guò)采用更高度摻雜的P型外延層來(lái)提供較低的導(dǎo)通電阻，并通過(guò)允許漂移區(qū)合并來(lái)實(shí)現(xiàn)較高的單元密度。即使有了合并后的漂移區(qū)，仍然有足夠的耗盡來(lái)支持較高的反向偏壓。有了這項(xiàng)發(fā)明，溝道中的P摻雜就會(huì)比現(xiàn)有技術(shù)中帶有外延層和隔離的漂移區(qū)的溝道更加恒定。本發(fā)明所提供的器件，比采用隔離的resurf區(qū)制成的器件具有更大的單元密度和更低的結(jié)電容。


圖1顯示的是采用低注入劑量和更薄的柵極氧化物的典型的現(xiàn)有技術(shù)器件。
圖2顯示的是采用外延層形成器件溝道區(qū)的典型現(xiàn)有技術(shù)器件。
圖3表明本發(fā)明在第一實(shí)施例中大幅降低了溝道電阻。
圖4表明本發(fā)明在第二實(shí)施例中溝道電阻有了更大幅度的降低。
圖5表明本發(fā)明在第三實(shí)施例中溝道電阻有了幅度還要大的降低。
圖5a顯示的是圖3、4、5中的三個(gè)實(shí)施例之間的對(duì)比。
圖6至10表明本發(fā)明在制造過(guò)程中的重要步驟。
圖11顯示的是本發(fā)明沿著溝槽側(cè)壁的摻雜分布。
圖12顯示的是現(xiàn)有技術(shù)的器件沿溝槽側(cè)壁的摻雜分布。
圖13顯示的是本發(fā)明中摻雜濃度圖表。
圖14顯示的是現(xiàn)有技術(shù)中最常用的邊緣終止。
圖15顯示的是本發(fā)明所采用的邊緣終止。
具體實(shí)施例方式
本發(fā)明針對(duì)并解決現(xiàn)有技術(shù)器件中存在的上述問(wèn)題。本發(fā)明的器件包括一個(gè)N+型襯底10，N型漂移區(qū)27，一個(gè)P型外延層72，溝槽80，柵極氧化物40，多晶硅50，BPSG 60，N+型源極區(qū)37，以及P+型主體區(qū)75。所描述的傳導(dǎo)類型當(dāng)然可以根據(jù)需要設(shè)置為反型。與現(xiàn)有技術(shù)形成對(duì)照的是，本發(fā)明將注入的漂移區(qū)27合并在一起。圖2中的現(xiàn)有技術(shù)讓各區(qū)保持隔離以提供bulk resurf效果，該效果降低了導(dǎo)通電阻并增加了反向電壓條件下的耗盡，從而抬高了持續(xù)反向電壓的限制。取代圖2所示的P型外延層70和漂移區(qū)25之間的長(zhǎng)而傾斜的邊界90，本發(fā)明在P型外延層72和漂移區(qū)25之間產(chǎn)生如圖3所示的更多級(jí)邊界90a。在效果上，本發(fā)明極大地減少了外延層和漂移區(qū)之間的表面積，并將外延層與襯底完全隔離開來(lái)。合并漂移區(qū)就能允許采用極小的單元間距，從而導(dǎo)致極高的溝道密度。因此，本發(fā)明實(shí)現(xiàn)了溝道電阻的大幅降低。另外，器件的溝道長(zhǎng)度可以通過(guò)優(yōu)選地選擇一個(gè)或多個(gè)參數(shù)來(lái)加以控制，這些參數(shù)包括但不僅限于注入劑量和注入劑類型，還有為施加摻雜劑的注入所進(jìn)行的退火步驟的溫度和時(shí)間。
舉例來(lái)說(shuō)，更短的溝道可以通過(guò)在漂移區(qū)注入后延長(zhǎng)施加的時(shí)間來(lái)實(shí)現(xiàn)。更短的溝道長(zhǎng)度實(shí)現(xiàn)了溝道電阻的極大降低。這一點(diǎn)在圖3、4和5中已經(jīng)做了描述，其中施加的時(shí)間從10分鐘(圖3)變?yōu)?0分鐘(圖4)，再變?yōu)?0分鐘。注意到漂移區(qū)27的厚度逐漸增加，并且在漂移區(qū)和上面的外延層72之間的邊界90a，90b和90c變平。此外，該器件在漂移區(qū)內(nèi)的正向電流擴(kuò)散，由于擴(kuò)散的面積的加寬，隨著施加時(shí)間的延長(zhǎng)而變得更有效(順序地參見圖3至圖5)。最終，漂移區(qū)的導(dǎo)通電阻被降低了。為了有助于讓差別更明顯，圖5a用一個(gè)圖表來(lái)說(shuō)明三種不同的情況。
圖3、圖4和圖5中的器件的正向?qū)щ娦钥梢圆捎糜邢拊椒▉?lái)模擬。作為樣本的器件導(dǎo)通電阻可以從模擬結(jié)果中提煉。圖3、圖4和圖5中的器件的單位面積導(dǎo)通電阻分別為0.22Ω/cm2、0.18Ω/cm2和0.15Ω/cm2。所有器件的單元間距為2.0微米。此外，與圖2所示的現(xiàn)有技術(shù)相比，新的器件的體二極管表明，如圖3、4、5和5a所述，本發(fā)明具有小得多的PN結(jié)面積。另外，新器件的體二極管的寄生BJT的基礎(chǔ)寬度變得更均勻。本發(fā)明器件的體二極管提供了改進(jìn)的正向?qū)щ娦院头聪蚧謴?fù)特性。
在接下來(lái)的段落中描述的制造程序中，以一個(gè)30伏N溝道溝槽柵極(trench-gated)功率MOSFET為例，來(lái)展示如何實(shí)現(xiàn)本發(fā)明所公開的原理。這里只對(duì)重要的加工步驟做描述。
如圖6至10所描述的那樣，包含本發(fā)明的器件是采用創(chuàng)新工藝制造的。該工藝最初是選用由硅或其他適當(dāng)?shù)陌雽?dǎo)體材料制成N+襯底10，P型外延層72，以一種在本領(lǐng)域公知的方式在該襯底10上面生長(zhǎng)，通過(guò)用適當(dāng)?shù)难谀８采w外延層72，以使支持柵極結(jié)構(gòu)的溝槽110打開。在一個(gè)實(shí)施例中，一個(gè)二氧化硅的硬掩模100在外延層72之上積淀或熱生長(zhǎng)。一層光致抗蝕劑被積淀在氧化物100之上，而后形成圖案來(lái)暴露該氧化物的一些部分。氧化物100的暴露部分被適當(dāng)?shù)奈g刻劑去掉，來(lái)暴露外延層72上將要形成溝槽100的部分。隨后襯底10被蝕刻以便從該襯底上去除外延材料并形成溝槽110。
下一步，一個(gè)相對(duì)薄的柵極氧化層120熱生長(zhǎng)在該溝槽暴露著的側(cè)壁和底板表面上。然后該襯底被注入N型摻雜劑130，如磷或砷。遺留在外延層72上的氧化物掩模100阻止N型摻雜劑進(jìn)入該層的上表面。在該溝槽側(cè)壁和底板表面上的更薄的氧化物層120允許注入的N型離子130進(jìn)入溝槽底板最近區(qū)域中的外延層72。
轉(zhuǎn)向圖9，硬掩模100從表面上被去掉，而注入的離子130通過(guò)退火作業(yè)被施加導(dǎo)入。施加導(dǎo)入的步驟使N型離子按垂直方向擴(kuò)散，足以達(dá)到N+襯底，朝橫向擴(kuò)展到外延層72的較低部分，并且沿著外延層72的底部形成了未斷裂的N型漂移區(qū)27。本領(lǐng)域技術(shù)人員將能夠理解，N型區(qū)27的高度依賴于多種因素，包括但不僅限于所采用的摻雜劑的類型、注入時(shí)的能量、濃度以及退火或?qū)霑r(shí)間(drive-intime)?？梢酝ㄟ^(guò)調(diào)整一種或一種以上的因素來(lái)實(shí)現(xiàn)區(qū)域27所需的凈濃度和高度。
參見圖10。剩下的步驟都是標(biāo)準(zhǔn)的，包括向溝槽內(nèi)注入摻雜多晶硅，而后在多晶硅上蝕刻凹道，積淀層間r電解質(zhì)層(例如BPSG)填充物60并蝕刻背面以形成自隔離埋置多晶硅柵。可以采用標(biāo)準(zhǔn)的程序來(lái)產(chǎn)生P+體75和N+源37，接著是前面和背面的金屬化處理。
在前面的段落中詳細(xì)描述的工序已經(jīng)通過(guò)了模擬和驗(yàn)證。圖1所示的現(xiàn)有技術(shù)也被模擬以便進(jìn)行對(duì)比。圖11給出了本發(fā)明公開的器件沿溝道側(cè)壁的摻雜分布，表明該分布通過(guò)N+源區(qū)237，P型外延層272(溝道)，N型飄移區(qū)227以及N+襯底210。圖12給出了現(xiàn)有技術(shù)器件沿著同樣位置的摻雜分布，表明該分布通過(guò)N+源區(qū)237，P阱230(溝道)，外延層220以及N+襯底210。溝道的長(zhǎng)度和溝道摻雜濃度已被理想地設(shè)計(jì)好，從而兩種器件表現(xiàn)出了未被穿透的擊穿特性。圖11的新器件和圖12的標(biāo)準(zhǔn)器件的漏源擊穿電壓分別為35伏和34伏。然而，新器件的域值電壓為大約0.7伏，而標(biāo)準(zhǔn)型器件為2.0伏。圖13顯示出新型器件內(nèi)部的摻雜濃度示意圖，通過(guò)N+源區(qū)237，P+體區(qū)275，P型外延層272(溝道)以及N型飄移區(qū)227。柵極氧化物40、多晶硅50以及BPSG 60也在此顯示以便清楚地說(shuō)明。顯然，摻雜濃度在溝道區(qū)272中幾乎是恒定不變的。
最后必須指出的是，在新型器件中，由P外延層和N+襯底形成的PN結(jié)并不在硅的表面終止。其結(jié)果是，圖1的常規(guī)器件中所使用的邊緣終止不能被應(yīng)用在本發(fā)明所公開的新型器件或圖2的現(xiàn)有技術(shù)中。當(dāng)前在常規(guī)的低壓MOSFET中最常用的邊緣終止在圖14中做了描述，包括源金屬337，柵極滑道金屬(gate runner metal)350，PBSG360，場(chǎng)氧化物340，溝道阻止金屬380，N+溝道阻止338，外延層20，以及襯底10。為了解決這一問(wèn)題，本發(fā)明提供了一種新的邊緣終止技術(shù)，如圖15所示。單元片(die)的邊緣被蝕刻掉，并且場(chǎng)氧化物340在蝕刻的邊緣上生長(zhǎng)。一層摻雜的多晶硅370形成在場(chǎng)氧化物之上，隨后是絕緣的BPSG層360。在該層上制作有開口，以便金屬柵極滑道350可以接觸到多晶硅板層370。N+漂移接觸區(qū)338形成在單元片的下外側(cè)邊緣，用以同邊緣漂移區(qū)27接觸。溝道阻止金屬層380通過(guò)場(chǎng)氧化物340、多晶硅層370和BPSG層360上的適當(dāng)開口與區(qū)域338相接觸。這種新的邊緣終止是通過(guò)采用與現(xiàn)行器件相同的工藝流程生產(chǎn)的。由于多晶硅場(chǎng)板370的部分(partials)和金屬條350和380之間的金屬空隙位于沿溝槽側(cè)壁，新的邊緣終止技術(shù)更有效地利用了硅的面積。此外，由于P外延層的摻雜濃度比圖1中的標(biāo)準(zhǔn)器件的P阱的濃度更低，電場(chǎng)就會(huì)更多地?cái)U(kuò)散到P外延層。結(jié)果，對(duì)特定的擊穿電壓來(lái)說(shuō)，新的邊緣終止比常規(guī)的邊緣終止呈現(xiàn)更小的橫向維度。
參考文獻(xiàn)[1]科，美國(guó)專利US 4754310，1988年[2]陳，美國(guó)專利US 5216275，1993年[3]提漢伊，美國(guó)專利US 5438215，1995年[4]《對(duì)功率MOSFET的體二極管進(jìn)行優(yōu)化以提高同步校驗(yàn)的效率》，作者曾軍，弗蘭克·惠特利、里克·斯托克斯、克里斯·科肯、斯坦·本茨科斯基，2000年ISPSD，第145-148頁(yè)。
本發(fā)明的結(jié)論、類型和范圍通過(guò)上述描述、附圖和說(shuō)明，本發(fā)明在提供一種低壓高密度溝槽柵極的功率MOSFET器件方面的優(yōu)勢(shì)可謂清晰明了。
盡管上述描述、操作和說(shuō)明材料存在許多具體特性，但這些具體特性不應(yīng)被看作是對(duì)本發(fā)明的范圍的限制，而只能被當(dāng)作是對(duì)本發(fā)明的一些優(yōu)選的實(shí)施例的描述和舉例說(shuō)明。
因此，本發(fā)明的范圍是由附后的權(quán)利要求書及其法律等同物來(lái)決定的，而不是由上述實(shí)例所決定的。
權(quán)利要求
1.一種具有溝槽柵極的功率MOSFET，包括半導(dǎo)體襯底；在襯底的一個(gè)表面上的一個(gè)漏層，摻雜有一種極性的高濃度摻雜劑；一個(gè)在漏層之上的外延層，并以相反極性的摻雜劑輕摻雜；位于襯底的另一表面上的一個(gè)源層，摻雜有高濃度的與漏極層相同的摻雜劑；多個(gè)溝槽穿透源層，所述溝槽基本上注入有導(dǎo)電的柵極多晶材料，該材料摻雜有與源層同樣類型的摻雜劑；以及在襯底上的一個(gè)漂移層，形成連續(xù)的輕摻雜漂移區(qū)，該漂移區(qū)在溝槽的側(cè)壁之間延伸、并從漏層向源區(qū)延伸以及沿著溝槽側(cè)壁的下部延伸，以提供可變的輕摻雜濃度，在密度上從溝槽的側(cè)壁向位于溝槽之間大致中部的平面逐漸降低。
2.根據(jù)權(quán)利要求1的功率MOSFET，進(jìn)一步包括在溝槽內(nèi)的柵極材料之上的一個(gè)BPSG層；以及一個(gè)邊緣終止，具有一個(gè)垂直面，包括位于外延區(qū)之上的一個(gè)場(chǎng)氧化物層，一個(gè)多晶硅層和一個(gè)BPSG層，以及一個(gè)凹進(jìn)的外水平面，一個(gè)位于單元片的外邊緣上的重?fù)诫s區(qū)，以便在外延層中形成一個(gè)溝道阻止區(qū)，以及一個(gè)位于溝道阻止區(qū)之上并與之接觸的溝道阻止金屬層。
3.一種具有溝槽柵極的功率MOSFET，包括一個(gè)半導(dǎo)體襯底，具有以一種極性摻雜劑重?fù)诫s的漏層；一個(gè)位于襯底之上的外延層，包括相反極性的摻雜劑；位于外延層表面上的多個(gè)源區(qū)，以與漏極相同極性的摻雜劑重?fù)诫s；多個(gè)溝槽穿透源區(qū)，由一個(gè)柵極絕緣層將其與外延層隔開，并包括導(dǎo)電材料；位于外延層中的溝道區(qū)，與溝槽的柵極絕緣層相鄰；以及一個(gè)連續(xù)的漂移層，包括與源區(qū)和漏區(qū)相同極性的摻雜劑，被置于同襯底相鄰的外延層中，向溝槽的底板和溝槽之間延伸，該連續(xù)的漂移層在溝道之間具有可變的輕摻雜濃度的摻雜劑，在溝槽的側(cè)壁上的濃度最大，該濃度朝著溝槽之間中部的平面逐漸降低。
4.根據(jù)權(quán)利要求3的功率MOSFET，其中在溝道區(qū)中的摻雜劑濃度在大部分溝道中基本上是均勻的。
全文摘要
本發(fā)明通過(guò)向溝槽底部注入摻雜劑，將低壓溝槽MOSFET器件中的漂移區(qū)合并在一起，從而允許采用非常小的單元間距，從而實(shí)現(xiàn)非常高的溝道密度和均勻摻雜的溝道，并最終極大地降低溝道的電阻。通過(guò)選擇適當(dāng)?shù)膿诫s劑量和漂移區(qū)的退火參數(shù)，器件的溝道長(zhǎng)度可以受到嚴(yán)格控制，并且溝道的摻雜可以進(jìn)行的非常一致，與常規(guī)器件相比，本發(fā)明的域值電壓被降低，其溝道電阻被減小，其漂移區(qū)的導(dǎo)通電阻也被減小。為了實(shí)現(xiàn)合并的漂移區(qū)，本發(fā)明融入了一種新的邊緣終止設(shè)計(jì)，因此由P外延層和N
文檔編號(hào)H01L21/336GK101071826SQ200710106408
公開日2007年11月14日 申請(qǐng)日期2003年4月10日 優(yōu)先權(quán)日2002年5月3日
發(fā)明者曾軍 申請(qǐng)人:快捷半導(dǎo)體有限公司