專利名稱：積層電容器的制作方法
技術領域：
本發(fā)明涉及一種適用于退耦的積層電容器。
背景技術：
對于用于退耦的積層電容器，要求高靜電電容和低ESL(equivalent series inductor，等效串聯(lián)電感)，專利文獻1及專利文獻2中就揭示有這種積層電容器。
專利文獻1中所揭示的積層電容器包括長方體形狀的介電體芯片；以及共計8個的外部電極，其在介電體芯片寬度方向的兩側(cè)面各設置有4個，并交替賦予不同極性。介電體芯片的構造為，將第1內(nèi)部導體層與第2內(nèi)部導體層介隔介電體層而交替積層成一體，其中所述第1內(nèi)部導體層具有外部電極用引出部，在寬度方向兩側(cè)緣各設置有2個而共計4個，所述第2內(nèi)部導體層在與第1內(nèi)部導體層的引出部不同的位置具有外部電極用引出部，在寬度方向兩側(cè)緣各設置有2個而共計4個。各第1內(nèi)部導體層的4個引出部與賦予其中一個極性的4個外部電極連接，各第2內(nèi)部導體層的4個引出部與賦予另一極性的其余4個外部電極連接。另一方面，專利文獻2中所揭示的積層電容器的構造為，將專利文獻1中所揭示的積層電容器的各第1內(nèi)部導體層在寬度方向上一分為二，并且將各第2內(nèi)部導體層在寬度方向上一分為二。
日本專利特表2002-508114號公報[專利文獻2]日本專利特開2002-151349號公報發(fā)明內(nèi)容[發(fā)明所欲解決的問題]專利文獻1中所揭示的積層電容器是使介隔介電體層而相鄰的異極性引出部中所流動的電流方向相反，使得由各個引出部中流動的電流所產(chǎn)生的磁場相互抵消，而可降低ESL。并且，可通過介隔介電體層而積層的第1內(nèi)部電極層和第2內(nèi)部電極層，來獲得適用于退耦的足夠的靜電電容。
另一方面，專利文獻2中所揭示的積層電容器是使一分為二的第1內(nèi)部導體層中所流動的電流方向與一分為二的第2內(nèi)部導體層中所流動的電流方向分別相反，使得由各個內(nèi)部導體層中流動的電流所產(chǎn)生的磁場相互抵消，因此可比專利文獻1中所揭示的積層電容器進一步降低ESL。
但是，專利文獻2中所揭示的積層電容器的構造為，將專利文獻1中所揭示的積層電容器的各第1內(nèi)部導體層在寬度方向上一分為二，并且將各第2內(nèi)部導體層在寬度方向上一分為二，因此，由于介隔介電體層而相向的內(nèi)部電極層的對向面積下降，所以靜電電容低于專利文獻1中所揭示的積層電容器。即，從低ESL來說，專利文獻2中所揭示的積層電容器優(yōu)于專利文獻1中所揭示的積層電容器，但從高靜電電容來說，則不如專利文獻1中所揭示的積層電容器。
本發(fā)明是鑒于所述情況開發(fā)而成的，目的在于提供一種可同時滿足高靜電電容和低ESL的積層電容器。
為了實現(xiàn)所述目的，本發(fā)明提供一種積層電容器，其特征在于包括長方體形狀的介電體晶片；以及8個以上的外部電極，其設置在介電體晶片側(cè)面上，且交替賦予不同極性；介電體芯片的構造為，將位于同一平面且互相不接觸的第1內(nèi)部導體層及第2內(nèi)部導體層、與位于同一平面且互相不接觸的第3內(nèi)部導體層及第4內(nèi)部導體層介隔介電體層而交替積層成一體；第1內(nèi)部導體層與第3內(nèi)部導體層介隔介電體層而相向，第2內(nèi)部導體層與第4內(nèi)部導體層介隔介電體層而相向；第1內(nèi)部導體層在其側(cè)緣至少具有2個外部電極用引出部，且各外部電極用引出部分別與其中一個極性的外部電極連接；第2內(nèi)部導體層在其側(cè)緣至少具有2個外部電極用引出部，且各外部電極用引出部分別與另一極性的外部電極連接；第3內(nèi)部導體層在其側(cè)緣至少具有2個外部電極用引出部，且各外部電極用引出部分別與另一極性的其他外部電極連接；并且第4內(nèi)部導體層在其側(cè)緣至少具有2個外部電極用引出部，且各外部電極用引出部分別與其中一個極性的其他外部電極連接。
根據(jù)所述積層電容器，在對8個以上的外部電極已交替賦予不同極性的狀態(tài)下，可通過以下作用，來有效降低積層電容器的ESL(等效串聯(lián)電感)(1)因分別在第1內(nèi)部導體層的引出部以及位于與所述第1內(nèi)部導體層同一平面的異極性第2內(nèi)部導體層的引出部中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)、以及因分別在第1內(nèi)部導體層和第2內(nèi)部導體層中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)；(2)因分別在第3內(nèi)部導體層的引出部以及位于與所述第3內(nèi)部電極層同一平面的異極性第4內(nèi)部電極層的引出部中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)、以及因分別在第3內(nèi)部導體層和第4內(nèi)部導體層中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)；(3)因分別在第1內(nèi)部導體層的引出部以及介隔介電體層而與所述第1內(nèi)部導體層相向的異極性第3內(nèi)部導體層的引出部中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)、以及因分別在第1內(nèi)部導體層和第3內(nèi)部導體層中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)；以及(4)因分別在第2內(nèi)部導體層的引出部以及介隔介電體層而與所述第2內(nèi)部導體層相向的異極性第4內(nèi)部導體層的引出部中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)、以及因分別在第2內(nèi)部導體層和第4內(nèi)部導體層中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)。
并且，可由第1內(nèi)部導體層以及介隔介電體層而與所述第1內(nèi)部導體層相向的第3內(nèi)部導體層來形成特定靜電電容，可由第2內(nèi)部導體層以及介隔介電體層而與所述第2內(nèi)部導體層相向的第4內(nèi)部導體層來形成特定靜電電容，并且，可在位于同一平面的異極性第1內(nèi)部導體層與第2內(nèi)部導體層之間形成特定靜電電容，還可在位于同一平面的異極性第3內(nèi)部導體層與第4內(nèi)部導體層之間形成特定靜電電容，由此，可將通過其中一個極性的外部電極和另一極性的外部電極而獲得的積層電容器的靜電電容作為并列連接的4個靜電電容的合成值，因此可利用第3內(nèi)部導體層與第4內(nèi)部導體層的2個靜電電容，來彌補當使第1內(nèi)部導體層與第2內(nèi)部導體層的極性相同并位于同一平面，且使第3內(nèi)部導體層與第4內(nèi)部導體層的極性相同并位于同一平面時所產(chǎn)生的靜電電容的降低，從而在積層電容器中確保適用于退耦的足夠的靜電電容。
根據(jù)本發(fā)明，可提供一種可同時滿足高靜電電容和低ESL的積層電容器。
本發(fā)明的所述目的及其他目的、結(jié)構特征以及作用效果，將通過以下說明及附圖得以明確。


圖1是表示本發(fā)明第1實施形態(tài)的積層電容器的立體圖。
圖2是表示圖1所示積層電容器的層結(jié)構的立體圖。
圖3是表示圖1所示積層電容器的等效電路的圖。
圖4是表示當圖1所示積層電容器的4個第1外部電極設為正極，且4個第2外部電極設為負極(接地)時極性的圖。
圖5(A)、(B)是表示當圖1所示積層電容器的4個第1外部電極設為正極，且4個第2外部電極設為負極(接地)時第1～第4內(nèi)部導體層的電流流動方向的圖。
圖6是圖1所示積層電容器的ESL及靜電電容的具體數(shù)值的說明圖。
圖7是表示本發(fā)明第2實施形態(tài)的積層電容器的立體圖。
圖8是表示圖7所示積層電容器的層結(jié)構的立體圖。
圖9是表示圖7所示積層電容器的等效電路的圖。
圖10是表示當圖7所示積層電容器的4個第1外部電極設為正極，且4個第2外部電極設為負極(接地)時極性的圖。
圖11(A)、(B)是表示當圖7所示積層電容器的4個第1外部電極設為正極，且4個第2外部電極設為負極(接地)時第1～第4內(nèi)部導體層的電流流動方向的圖。
圖12是表示本發(fā)明第3實施形態(tài)的積層電容器的立體圖。
圖13是表示圖12所示積層電容器的層結(jié)構的立體圖。
圖14是表示圖12所示積層電容器的等效電路的圖。
圖15是表示當圖12所示積層電容器的4個第1外部電極和1個第3外部電極設為正極，且4個第2外部電極和1個第4外部電極設為負極(接地)時極性的圖。
圖16(A)、(B)是表示當圖12所示積層電容器的4個第1外部電極和1個第3外部電極設為正極，且4個第2外部電極和1個第4外部電極設為負極(接地)時第1～第4內(nèi)部導體層的電流流動方向的圖。
圖17是表示本發(fā)明第3實施形態(tài)的積層電容器的立體圖。
圖18是表示圖17所示積層電容器的層結(jié)構的立體圖。
圖19是表示圖17所示積層電容器的等效電路的圖。
圖20是表示當圖17所示積層電容器的5個第1外部電極設為正極，且5個第2外部電極設為負極(接地)時極性的圖。
圖21(A)、(B)是表示當圖17所示積層電容器的5個第1外部電極設為正極，且5個第2外部電極設為負極(接地)時第1～第4內(nèi)部導體層的電流流動方向的圖。
100積層電容器101介電體芯片102第1外部電極103第2外部電極111介電體層112第1內(nèi)部導體層112a 引出部113第2內(nèi)部導體層
113a 引出部114 第3內(nèi)部導體層114a 引出部115 第4內(nèi)部導體層115a 引出部200 積層電容器201 介電體芯片202 第1外部電極203 第2外部電極211 介電體層212 第1內(nèi)部導體層212a 引出部212b 狹縫213 第2內(nèi)部導體層213a 引出部213b 狹縫214 第3內(nèi)部導體層214a 引出部214b 狹縫215 第4內(nèi)部導體層215a 引出部215b 狹縫300 積層電容器301 介電體芯片302 第1外部電極303 第2外部電極304 第3外部電極305 第4外部電極311 介電體層312 第1內(nèi)部導體層312a、312b引出部
313 第2內(nèi)部導體層313a、313b 引出部314 第3內(nèi)部導體層314a引出部315 第4內(nèi)部導體層315a引出部400 積層電容器401 介電體芯片402 第1外部電極403 第2外部電極411 介電體層412 第1內(nèi)部導體層412a引出部413 第2內(nèi)部導體層413a引出部414 第3內(nèi)部導體層414a引出部415 第4內(nèi)部導體層415a引出部具體實施方式
[第1實施形態(tài)]圖1～圖5表示本發(fā)明(積層電容器)的第1實施形態(tài)。
圖1所示的積層電容器100包括長方體形狀的介電體芯片101，其具有特定長度L、寬度W及高度T；以及共計8個的外部電極102、103，其分別在介電體芯片101寬度方向的兩側(cè)面以相等間隔各設置有4個。對共計8個的外部電極102、103交替賦予不同的極性，在此，將賦予其中一個極性的外部電極102稱為第1外部電極102，將賦予另一極性的外部電極103稱為第2外部電極103。
如圖2所示，介電體芯片101的構造為，將位于同一平面且介隔帶狀間隙而互相不接觸的第1內(nèi)部導體層112及第2內(nèi)部導體層113、與位于同一平面且介隔帶狀間隙而互相不接觸的第3內(nèi)部導體層114及第4內(nèi)部導體層115介隔介電體層111，在高度方向上交替積層成一體。即，第1內(nèi)部導體層112與第2內(nèi)部導體層113以不接觸狀態(tài)而存在于介電體芯片101的特定積層界面上，第3內(nèi)部導體層114與第4內(nèi)部導體層115以不接觸狀態(tài)而存在于與第1內(nèi)部導體層112及第2內(nèi)部導體層113不同的特定積層界面上。
并且，由于第1～第4內(nèi)部電極層112～115的形狀除引出部以外基本相同，第1內(nèi)部導體層112與第2內(nèi)部導體層113之間的間隙及第3內(nèi)部導體層114與第4內(nèi)部導體層115之間的間隙在高度方向上相一致，所以第1內(nèi)部導體層112與第3內(nèi)部導體層114介隔介電體層111在高度方向上相向，且第2內(nèi)部導體層113與第4內(nèi)部導體層115介隔介電體層111在高度方向上相向。為了積極獲得后文所述靜電電容C13和靜電電容C14，優(yōu)選的是盡量縮小第1內(nèi)部導體層112與第2內(nèi)部導體層113之間的間隙、以及第3內(nèi)部導體層114與第4內(nèi)部導體層115之間的間隙。
此外，第1內(nèi)部導體層112及第2內(nèi)部導體層113的數(shù)量與第3內(nèi)部導體層114及第4內(nèi)部導體層115的數(shù)量無須相同，其中一個的數(shù)量可比另一個的數(shù)量多1個。
并且，在介電體芯片101高度方向兩側(cè)，存在有只積層有介電體層111的部分(邊緣部分)，且至少在安裝基板時與基板相向的一側(cè)的邊緣部分的厚度設為30～70μm。
各第1內(nèi)部導體層112形成為長方形形狀，并在寬度方向一側(cè)緣(圖2右側(cè))的長度方向一側(cè)(圖2左側(cè))具有外部電極用引出部112a，其對應于位于介電體芯片101寬度方向一側(cè)面(圖1右側(cè))最左邊的第1外部電極102，并與所述第1外部電極102連接，并且，在寬度方向另一側(cè)緣(圖2左側(cè))的長度方向另一側(cè)(圖2右側(cè))具有外部電極用引出部112a，其對應于位于介電體芯片101寬度方向另一側(cè)面(圖1左側(cè))左起第2個的第1外部電極102，并與所述第1外部電極102連接。即，通過2個引出部112a，向各第1內(nèi)部導體層112引出部賦予與第1外部電極102相同的極性。
各第2內(nèi)部導體層113形成為長方形形狀，并在寬度方向一側(cè)緣(圖2右側(cè))的長度方向另一側(cè)(圖2右側(cè))具有外部電極用引出部113a，其對應于位于介電體芯片101寬度方向一側(cè)面(圖1右側(cè))最右邊的第2外部電極103，并與所述第2外部電極103連接，并且，在寬度方向另一側(cè)緣(圖2左側(cè))的長度方向一側(cè)(圖2左側(cè))具有外部電極用引出部113a，其對應于位于從介電體芯片101寬度方向另一側(cè)面(圖1左側(cè))右起第2個的第2外部電極103，并與所述第2外部電極103連接。即，通過2個引出部113a，向各第2內(nèi)部導體層113引出部賦予與第2外部電極103相同的極性。
各第3內(nèi)部導體層114形成為長方形形狀，并在寬度方向一側(cè)緣(圖2右側(cè))的長度方向另一側(cè)(圖2右側(cè))具有外部電極用引出部114a，其對應于位于介電體芯片101寬度方向一側(cè)面(圖1右側(cè))左起第2的第2外部電極103，并與所述第2外部電極103連接，并且，在寬度方向另一側(cè)緣(圖2左側(cè))的長度方向一側(cè)(圖2左側(cè))具有外部電極用引出部114a，其對應于位于介電體芯片101寬度方向另一側(cè)面(圖1左側(cè))最左邊的第2外部電極103，并與所述第2外部電極103連接。即，通過2個引出部114a，對各第3內(nèi)部導體層114引出部賦予與第2外部電極103相同的極性。
各第4內(nèi)部導體層115形成為長方形形狀，并在寬度方向一側(cè)緣(圖2右側(cè))的長度方向一側(cè)(圖2左側(cè))具有外部電極用引出部115a，其對應于位于介電體芯片101寬度方向一側(cè)面(圖1右側(cè))右起第2個的第1外部電極102，并與所述第1外部電極102連接，并且，在寬度方向另一側(cè)緣(圖2左側(cè))的長度方向另一側(cè)(圖2右側(cè))具有外部電極用引出部115a，其對應于位于介電體芯片101寬度方向另一側(cè)面(圖1左側(cè))最右邊的第1外部電極102，并與所述第1外部電極102連接。即，通過2個引出部115a，對各第4內(nèi)部導體層115引出部賦予與第1外部電極102相同的極性。
由圖3所示的等效電路可知，在圖1所示的積層電容器100中，由第1內(nèi)部導體層112以及介隔介電體層111而與所述第1內(nèi)部導體層112相向的第3內(nèi)部導體層114形成特定靜電電容C11，由第2內(nèi)部導體層113以及介隔介電體層111而與所述第2內(nèi)部導體層113相向的第4內(nèi)部導體層115形成特定靜電電容C12。并且，在位于同一平面的異極性第1內(nèi)部導體層112與第2內(nèi)部導體層113之間形成特定靜電電容C13，在位于同一平面的異極性第3內(nèi)部導體層114與第4內(nèi)部導體層115之間形成特定靜電電容C14。因此，通過4個第1外部電極102和4個第2外部電極103而獲得的積層電容器100的靜電電容，便成為并列連接的靜電電容C11、靜電電容C12、靜電電容C 13以及靜電電容C14的合成值。
圖1所示的積層電容器100是在對4個第1外部電極102賦予其中一個極性，并對4個第2外部電極103賦予另一極性的狀態(tài)下使用。
例如，如圖4所示，當4個第1外部電極102設為正極，且4個第2外部電極103設為負極(接地)時，如圖5(A)中箭頭所示，第1內(nèi)部導體層112的引出部112a以及位于與所述第1內(nèi)部導體層112同一平面的異極性第2內(nèi)部導體層113的引出部113a中電流分別向相反方向流動，伴隨著所述電流的流動，第1內(nèi)部導體層112以及第2內(nèi)部導體層113中電流也分別向相反方向流動。并且，如圖5(B)中箭頭所示，第3內(nèi)部導體層114的引出部114a以及位于與所述第3內(nèi)部電極層114同一平面的異極性第4內(nèi)部電極層115的引出部115a中電流分別向相反方向流動，伴隨著所述電流的流動，第3內(nèi)部導體層114以及第4內(nèi)部電極層115中電流也分別向相反方向流動。
此外，如圖5(A)及(B)中箭頭所示，第1內(nèi)部導體層112的引出部112a以及介隔介電體層111而與所述第1內(nèi)部導體層112相向的異極性第3內(nèi)部導體層114的引出部114a中電流分別向相反方向流動，伴隨著所述電流的流動，第1內(nèi)部導體層112以及第3內(nèi)部導體層114中電流也分別向相反方向流動。并且，如圖5(A)及(B)中箭頭所示，第2內(nèi)部導體層113的引出部113a以及介隔介電體層111而與所述第2內(nèi)部導體層113相向的異極性第4內(nèi)部導體層115的引出部115a中電流分別向相反方向流動，伴隨著所述電流的流動，第2內(nèi)部導體層113與第4內(nèi)部導體層115中電流也分別向相反方向流動。
另外，毋庸置言，當4個第1外部電極102設為負極(接地)，4個第2外部電極103設為正極時，各內(nèi)部導體層的引出部以及各內(nèi)部導體層中所流動的電流方向與以上所述相反。
即，因為在對4個第1外部電極102賦予其中一個極性，并對4個第2外部電極103賦予另一極性的狀態(tài)下，可實現(xiàn)如上所述的電流流動，所以可通過如下作用來有效降低積層電容器100的ESL(等效串聯(lián)電感)(1)因分別在第1內(nèi)部導體層112的引出部112以及位于與所述第1內(nèi)部導體層112同一平面的異極性第2內(nèi)部導體層113的引出部113a中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)、以及因分別在第1內(nèi)部導體層112和第2內(nèi)部導體層113中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)；(2)因分別在第3內(nèi)部導體層114的引出部114a以及位于與所述第3內(nèi)部電極層114同一平面的異極性第4內(nèi)部電極層115的引出部115a中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)、以及因分別在第3內(nèi)部導體層114和第4內(nèi)部導體層115中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)；(3)因分別在第1內(nèi)部導體層112的引出部112a以及介隔介電體層111而與所述第1內(nèi)部導體層112相向的異極性第3內(nèi)部導體層114的引出部114a中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)、以及因分別在第1內(nèi)部導體層112和第3內(nèi)部導體層114中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)；以及(4)因分別在第2內(nèi)部導體層113的引出部113a以及介隔介電體層111而與所述第2內(nèi)部導體層113相向的異極性第4內(nèi)部導體層115的引出部115a中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)、以及因分別在第2內(nèi)部導體層113和第4內(nèi)部導體層115中所流動的電流方向相反而產(chǎn)生的磁場抵消作用(消除磁通量作用)。
特別是所述(1)及(2)的磁場抵消作用(消除磁通量作用)，可通過使極性不同的第1內(nèi)部導體層112及第2內(nèi)部導體層113位于同一平面，并使極性不同的第3內(nèi)部導體層114及第4內(nèi)部導體層115位于同一平面，來可靠而準確地獲得。
并且，可由第1內(nèi)部導體層112以及介隔介電體層111而與所述第1內(nèi)部導體層112相向的第3內(nèi)部導體層114形成特定靜電電容C11，可由第2內(nèi)部導體層113以及介隔介電體層111而與所述第2內(nèi)部導體層113相向的第4內(nèi)部導體層115形成特定靜電電容C12，并且，可在位于同一平面的異極性第1內(nèi)部導體層112與第2內(nèi)部導體層113之間形成特定靜電電容C13，可在位于同一平面的異極性第3內(nèi)部導體層114與第4內(nèi)部導體層115之間形成特定靜電電容C14，由此，可將通過4個第1外部電極102和4個第2外部電極103所獲得的積層電容器100的靜電電容作為并列連接的4個靜電電容C11、靜電電容C12、靜電電容C13以及靜電電容C14的合成值，因此可利用所述靜電電容C13及靜電電容C14，來彌補當使第1內(nèi)部導體層112和第2內(nèi)部導體層113的極性相同并位于同一平面，且使第3內(nèi)部導體層114和第4內(nèi)部導體層115的極性相同并位于同一平面時所產(chǎn)生的靜電電容的降低，從而在積層電容器100中確保適用于退耦的足夠的靜電電容。
此外，因為將介電體芯片101的至少在安裝基板時與基板相向的一側(cè)的邊緣部分厚度設定為30～70μm，所以可盡量縮短從各內(nèi)部導體層的引出部經(jīng)過外部電極直到基板電極的路徑，也可抑制因所述路徑而產(chǎn)生的電感，使ESL降低。此外，如果使邊緣部分厚度小于30μm，那么因相同部分強度下降而產(chǎn)生裂縫等的危險性將增大而，如果使邊緣部分厚度大于70μm，又將難以獲得所述電感抑制作用。
在此，就將所述積層電容器100結(jié)構應用于1608型(圖1所示的長度L的基準為1.60mm，寬度W的基準為0.80mm)和2125型(圖1所示的長度L的基準為2.00mm，寬度W的基準為1.25mm)時ESL和靜電電容的具體數(shù)值進行描述。
在1608型中，當介電體層111的介電常數(shù)ε設成3000～4000，介電體層111的厚度設成2.0～2.5μm，第1～第4內(nèi)部電極層112～115的厚度設成0.8～1.2μm，第1～第4內(nèi)部電極層112～115的積層數(shù)設成100～150，高度方向兩側(cè)的邊緣部分的厚度設成30～70μm，第1～第4內(nèi)部電極層112～115的引出部112a～115a的寬度Wo(參照圖6(A)及(B))設成0.10～0.15mm，第1～第4內(nèi)部電極層112～115的引出部112a～115a的長度Lo(參照圖6(A)及(B))設成0.10～0.15mm，第1內(nèi)部電極層112與第2內(nèi)部電極層113的間隙Wc以及第3內(nèi)部電極層114與第4內(nèi)部電極層115的間隙Wc(參照圖6(A)及(B))設成0.10～0.15mm，長度方向兩側(cè)的邊緣部分的寬度Ws(參照圖6(A)及(B))設成0.10～0.15mm時，可將ESL控制在40～60pH，并且可確保1.0～2.2μF的靜電電容。
在2125型中，當介電體層111的介電常數(shù)ε設成3000～4000，介電體層111的厚度設成3.0～4.0μm，第1～第4內(nèi)部電極層112～115的厚度設成0.8～1.2μm，第1～第4內(nèi)部電極層112～115的積層數(shù)設成100～200，高度方向兩側(cè)的邊緣部分的厚度設成30～70μm，第1～第4內(nèi)部電極層112～115的引出部112a～115a的寬度Wo(參照圖6(A)及(B))設成0.10～0.15mm，第1～第4內(nèi)部電極層112～115的引出部112a～115a的長度Lo(參照圖6(A)及(B))設成0.10～0.15mm，將第1內(nèi)部電極層112與第2內(nèi)部電極層113的間隙Wc以及第3內(nèi)部電極層114與第4內(nèi)部電極層115的間隙Wc(參照圖6(A)及(B))設成0.10～0.15mm，長度方向兩側(cè)的邊緣部分的寬度Ws(參照圖6(A)及(B))設成0.15～0.20mm時，可將ESL控制在80～120pH，并且可確保2.2～4.7μF的靜電電容。
并且，如果將第1～第4內(nèi)部電極層112～115各自的引出部112a～115a的寬度Wo設為所述長度Lo以上，那么電流將易于在第1～第4內(nèi)部電極層112～115中流動，由此可降低積層電容器100的自電感，因此可通過降低所述自電感，來進一步降低積層電容器100的ESL。
圖7～圖11表示本發(fā)明(積層電容器)的第2實施形態(tài)。
圖7所示的積層電容器200包括長方體形狀的介電體芯片201，其具有特定長度、寬度及高度；以及共計8個的外部電極202、203，其分別在介電體芯片201寬度方向兩側(cè)面以相等間隔各設置有4個。對共計8個的外部電極202、203交替賦予不同的極性，在此，將賦予其中一個極性的外部電極202稱為第1外部電極202，將賦予另一極性的外部電極203稱為第2外部電極203。
如圖8所示，介電體芯片201的構造為，將位于同一平面且介隔帶狀間隙而互相不接觸的第1內(nèi)部導體層212及第2內(nèi)部導體層213、與位于同一平面且介隔帶狀間隙而互相不接觸的第3內(nèi)部導體層214及第4內(nèi)部導體層215介隔介電體層211，在高度方向上交替積層成一體。即，第1內(nèi)部導體層212及第2內(nèi)部導體層213以不接觸狀態(tài)而存在于介電體芯片101的特定積層界面上，第3內(nèi)部導體層214及第4內(nèi)部導體層215以不接觸狀態(tài)而存在于與第1內(nèi)部導體層212及第2內(nèi)部導體層213不同的特定積層界面上。
第2實施形態(tài)的第1～第4內(nèi)部導體層212～215的結(jié)構為，在第1實施形態(tài)第1～第4內(nèi)部導體層112～115上，沿著長度方向分別平行設置特定長度的帶狀狹縫212b～215b各2條。
具體而言，將設置在各內(nèi)部導體層212～215上的2條狹縫212b～215b中的一條，形成為開口位于其中一邊的引出部212a～215a側(cè)，而將2條狹縫212b～215b中的另一條形成為開口位于另一邊的引出部212a～215b側(cè)。并且，設置在第1內(nèi)部導體層212上的2條狹縫212b與設置在第2內(nèi)部導體層213上的2條狹縫213b的位置及方向，以兩者間的間隙的中心線為基準，呈線對稱，并且設置在第3內(nèi)部導體層214上的2條狹縫214b與設置在第4內(nèi)部導體層215上的2條狹縫215b的位置及方向，以兩者間的間隙的中心線為基準，呈線對稱。
另外，介電體芯片201、第1～第4內(nèi)部導體層212～215以及外部電極用引出部212a～215a的其他結(jié)構與第1實施形態(tài)相同，所以在此省略說明。
由圖9所示的等效電路可知，在圖7所示的積層電容器200中，由第1內(nèi)部導體層212以及介隔介電體層211而與所述第1內(nèi)部導體層212相向的第3內(nèi)部導體層214形成特定靜電電容C21，由第2內(nèi)部導體層213以及介隔介電體層211而與所述第2內(nèi)部導體層213相向的第4內(nèi)部導體層215形成特定靜電電容C22。并且，在位于同一平面的異極性第1內(nèi)部導體層212與第2內(nèi)部導體層213之間形成特定靜電電容C23，在位于同一平面的異極性第3內(nèi)部導體層214與第4內(nèi)部導體層215之間形成特定靜電電容C24。因此，通過4個第1外部電極202和4個第2外部電極203而獲得的積層電容器200的靜電電容，便成為并列連接的4個靜電電容C21、靜電電容C22、靜電電容C23以及靜電電容C24的合成值。
圖7所示的積層電容器200是在對4個第1外部電極202賦予其中一個極性，并對4個第2外部電極203賦予另一極性的狀態(tài)下使用。
例如，如圖10所示，當4個第1外部電極202設為正極，且4個第2外部電極203設為負極(接地)時，如圖11(A)中箭頭所示，第1內(nèi)部導體層212的引出部212a以及位于所述第1內(nèi)部導體層212同一平面的異極性第2內(nèi)部導體層213的引出部213a中電流分別向相反方向流動，伴隨著所述電流的流動，第1內(nèi)部導體層212和第2內(nèi)部導體層213中也是電流以沿著各個狹縫212b、213b的方式，分別向相反方向流動。并且，如圖11(B)中箭頭所示，第3內(nèi)部導體層214的引出部214a以及位于與所述第3內(nèi)部電極層214同一平面的異極性第4內(nèi)部電極層215的引出部215a中電流分別向相反方向流動，伴隨著所述電流的流動，第3內(nèi)部導體層214與第4內(nèi)部電極層215中也是電流以沿著各個狹縫214b、215b的方式，分別向相反方向流動。
此外，如圖11(A)及(B)中箭頭所示，第1內(nèi)部導體層212的引出部212a以及介隔介電體層211而與所述第1內(nèi)部導體層212相向的異極性第3內(nèi)部導體層214的引出部214a中電流分別向相反方向流動，伴隨著所述電流的流動，第1內(nèi)部導體層212與第3內(nèi)部導體層214中也是電流以沿著各個狹縫212b、214b的方式，分別向相反方向流動。并且，如圖11(A)及(B)中箭頭所示，第2內(nèi)部導體層213的引出部213a以及介隔介電體層211而與所述第2內(nèi)部導體層213相向的異極性第4內(nèi)部導體層215的引出部215a中電流分別向相反方向流動，伴隨著所述電流的流動，第2內(nèi)部導體層213和第4內(nèi)部導體層215中也是電流以沿著各個狹縫213b、215b的方式，分別向相反方向流動。
另外，毋庸置言，當4個第1外部電極202設為負極(接地)，且4個第2外部電極203設為正極時，各內(nèi)部導體層的引出部及各內(nèi)部導體層中所流動的電流方向與以上所述相反。
即，由于在對4個第1外部電極202賦予其中一個極性，并對4個第2外部電極203賦予另一極性的狀態(tài)下，可實現(xiàn)如上所述的電流流動，所以可利用與第1實施形態(tài)中所說明的(1)～(4)相同的磁場抵消作用(消除磁通量作用)，來有效降低積層電容器200的ESL(等效串聯(lián)電感)。
特別是所述(1)及(2)的磁場抵消作用(消除磁通量作用)，可通過使極性不同的第1內(nèi)部導體層212及第2內(nèi)部導體層213位于同一平面，并使極性不同的第3內(nèi)部導體層214及第4內(nèi)部導體層215位于同一平面，來可靠而準確地獲得。
并且，可由第1內(nèi)部導體層212及介隔介電體層211而與所述第1內(nèi)部導體層212相向的第3內(nèi)部導體層214形成特定靜電電容C21，可由第2內(nèi)部導體層213及介隔介電體層211而與所述第2內(nèi)部導體層213相向的第4內(nèi)部導體層215形成特定靜電電容C22，并且，可在位于同一平面的異極性第1內(nèi)部導體層212與第2內(nèi)部導體層213之間形成特定靜電電容C23，可在位于同一平面的異極性第3內(nèi)部導體層214與第4內(nèi)部導體層215之間形成特定靜電電容C24，由此，可將通過4個第1外部電極202和4個第2外部電極203所獲得的積層電容器200的靜電電容作為并列連接的4個靜電電容C21、靜電電容C22、靜電電容C23以及靜電電容C24的合成值，因此可利用所述靜電電容C23及靜電電容C24，來彌補當使第1內(nèi)部導體層212和第2內(nèi)部導體層213極性相同并位于同一平面，且使第3內(nèi)部導體層214和第4內(nèi)部導體層215極性相同并位于同一平面時所產(chǎn)生的靜電電容的降低，從而在積層電容器200中確保適用于退耦的足夠的靜電電容。
此外，由于將介電體芯片201的至少在安裝基板時與基板相向的一側(cè)的邊緣部分的厚度設定為30～70μm，所以可盡量縮短從各內(nèi)部導體層的引出部經(jīng)過外部電極直到基板電極的路徑，也可抑制因所述路徑而產(chǎn)生的電感，使ESL降低。此外，如果使邊緣部分的厚度小于30μm，那么因相同部分強度降低而產(chǎn)生裂縫等的危險性將增大，而如果邊緣部分的厚度大于70μm，又將難以獲得所述的電感抑制作用。
此外，如果將第1～第4內(nèi)部電極層212～215各自的引出部212a～215a的寬度設為所述長度以上，那么電流將易于在第1～第4內(nèi)部電極層212～215中流動，由此可降低積層電容器200的自電感，因此可通過降低所述自電感來進一步降低積層電容器200的ESL。
圖12～圖16表示本發(fā)明(積層電容器)的第3實施形態(tài)。
圖11所示的積層電容器300包括長方體形狀的介電體芯片301，其具有特定長度、寬度及高度；共計8個的外部電極304、305，其分別在介電體芯片301寬度方向兩側(cè)面以相等間隔各設置有4個；以及共計2個的外部電極302、303，其在介電體芯片302的長度方向兩側(cè)面各設置有1個。對共計8個的外部電極302、303交替賦予不同極性，在此，將賦予其中一個極性的外部電極302稱為第1外部電極302，并將賦予另一極性的外部電極303稱為第2外部電極303。對共計2個的外部電極304、305賦予不同極性，在此，將賦予其中一個極性的外部電極304稱為第3外部電極304，并將賦予另一極性的外部電極305稱為第4外部電極305。
如圖13所示，介電體芯片301的構造為，使位于同一平面且介隔帶狀間隙而互相不接觸的第1內(nèi)部導體層312及第2內(nèi)部導體層313、與位于同一平面且介隔帶狀間隙而互相不接觸的第3內(nèi)部導體層314及第4內(nèi)部導體層315介隔介電體層311，在高度方向上交替積層成一體。即，第1內(nèi)部導體層312與第2內(nèi)部導體層313以不接觸狀態(tài)而存在于介電體芯片301的特定積層界面上，第3內(nèi)部導體層314與第4內(nèi)部導體層315以不接觸狀態(tài)而存在于與第1內(nèi)部導體層312及第2內(nèi)部導體層313不同的特定積層界面上。
第3實施形態(tài)的第1、第2內(nèi)部導體層312、313的結(jié)構為，在第1實施形態(tài)的第1內(nèi)部導體層、第2內(nèi)部導體層112、113上分別設置3個外部電極用引出部312b、313b。
具體而言，在第1內(nèi)部導體層312的長度方向一側(cè)緣(圖13左側(cè))的中央設置有外部電極用引出部312b，其對應于介電體芯片301長度方向一側(cè)面(圖12左側(cè))的第3外部電極304，且與所述第3外部電極304連接。在第2內(nèi)部導體層313長度方向另一側(cè)緣(圖13右側(cè))的中央設置外部電極用引出部313b，其對應于介電體芯片301長度方向另一側(cè)面(圖12右側(cè))的第4外部電極305，且與所述第4外部電極305連接。
另外，由于介電體芯片301、第1～第4內(nèi)部導體層312～315以及外部電極用引出部312a～315a的其他結(jié)構與第1實施形態(tài)相同，所以在此省略說明。
由圖14所示的等效電路可知，在圖12所示的積層電容器300中，由第1內(nèi)部導體層312以及介隔介電體層311而與所述第1內(nèi)部導體層312相向的第3內(nèi)部導體層314形成特定靜電電容C31，由第2內(nèi)部導體層313以及介隔介電體層311而與所述第2內(nèi)部導體層313相向的第4內(nèi)部導體層315形成特定靜電電容C32。并且，在位于同一平面的異極性第1內(nèi)部導體層312與第2內(nèi)部導體層313之間形成特定靜電電容C33，在位于同一平面的異極性第3內(nèi)部導體層314與第4內(nèi)部導體層315之間形成特定靜電電容C34。因此，通過4個第1外部電極302及1個第3外部電極304、與4個第2外部電極303及1個第4外部電極305而獲得的積層電容器300的靜電電容，便成為并列連接的靜電電容C31、靜電電容C32、靜電電容C33以及靜電電容C34的合成值。
圖12所示的積層電容器300是在對4個第1外部電極302及1個第3外部電極304賦予其中一個極性，并對4個第2外部電極303及1個第4外部電極305賦予另一極性的狀態(tài)下使用。
例如，如圖15所示，當4個第1外部電極302及1個第3外部電極304設為正極，且4個第2外部電極303及1個第4外部電極305設為負極(接地)時，如圖16(A)中箭頭所示，第1內(nèi)部導體層312的引出部312a以及位于與所述第1內(nèi)部導體層312同一平面的異極性第2內(nèi)部導體層313的引出部313a中電流分別向相反方向流動，伴隨著所述電流的流動，第1內(nèi)部導體層212和第2內(nèi)部導體層213中電流也分別向相反方向流動。并且，如圖16(B)中箭頭所示，第3內(nèi)部導體層314的引出部314a以及位于與所述第3內(nèi)部電極層314同一平面的異極性第4內(nèi)部電極層315的引出部315a中電流分別向相反方向流動，伴隨著所述電流的流動，第3內(nèi)部導體層314和第4內(nèi)部電極層315中電流也分別向相反方向流動。
此外，如圖16(A)及(B)中箭頭所示，第1內(nèi)部導體層312的引出部312a以及介隔介電體層311而與所述第1內(nèi)部導體層312相向的異極性第3內(nèi)部導體層314的引出部314a中電流分別向相反方向流動，伴隨著所述電流的流動，第1內(nèi)部導體層312和第3內(nèi)部導體層314中電流也向相反方向流動。并且，如圖16(A)及(B)中箭頭所示，第2內(nèi)部導體層313的引出部313a以及介隔介電體層311而與所述第2內(nèi)部導體層313相向的異極性第4內(nèi)部導體層315的引出部315a中電流分別向相反方向流動，伴隨著所述電流的流動，第2內(nèi)部導體層313和第4內(nèi)部導體層315中電流也分別向相反方向流動。
此外，如圖16(A)中箭頭所示，第1內(nèi)部導體層312的引出部312b中，電流在與引出部312a正交的方向上流動，并且，第2內(nèi)部導體層313的引出部313b中，電流在與引出部313a正交的方向上流動。
另外，毋庸置言，當4個第1外部電極302及1個第3外部電極304設為負極(接地)，4個第2外部電極303及1個第4外部電極305設為正極時，各內(nèi)部導體層的引出部以及各內(nèi)部導體層中所流動的電流方向與以上所述相反。
即，由于在對4個第1外部電極302及1個第3外部電極304賦予其中一個極性，并對4個第2外部電極303及1個第4外部電極305賦予另一極性的狀態(tài)下，可實現(xiàn)如上所述的電流流動，所以可通過與第1實施形態(tài)所說明的(1)～(4)相同的磁場抵消作用(消除磁通量作用)來有效降低積層電容器300的ESL(等效串聯(lián)電感)。
特別是所述(1)及(2)的磁場抵消作用(消除磁通量作用)，可通過使極性不同的第1內(nèi)部導體層312及第2內(nèi)部導體層313位于同一平面，并使極性不同的第3內(nèi)部導體層314及第4內(nèi)部導體層315位于同一平面，來可靠而準確地獲得。
并且，通過增加第1內(nèi)部導體層312的引出部312a、312b的數(shù)量，且增加第2內(nèi)部導體213的引出部313a、313b的數(shù)量，使得電流易于在第1內(nèi)部導體層212和第2內(nèi)部導體層213中流動，由此可降低積層電容器300的自電感，所以可通過降低所述自電感來進一步降低積層電容器300的ESL。
此外，可由第1內(nèi)部導體層312以及介隔介電體層311而與所述第1內(nèi)部導體層312相向的第3內(nèi)部導體層314形成特定靜電電容C31，可由第2內(nèi)部導體層313以及介隔介電體層311而與所述第2內(nèi)部導體層313相向的第4內(nèi)部導體層315形成特定靜電電容C32，并且，可在位于同一平面的異極性第1內(nèi)部導體層312與第2內(nèi)部導體層313之間形成特定靜電電容C33，可在位于同一平面的異極性第3內(nèi)部導體層314與第4內(nèi)部導體層315之間形成特定靜電電容C34，由此可將通過4個第1外部電極302及1個第3外部電極304、與4個第2外部電極103及1個第4外部電極305所獲得的積層電容器300的靜電電容作為并列連接的4個靜電電容C31、靜電電容C32、靜電電容C33以及靜電電容C34的合成值，因此可利用所述靜電電容C33及靜電電容C34，來彌補當使第1內(nèi)部導體層312和第2內(nèi)部導體層313極性相同并位于同一平面，且使第3內(nèi)部導體層314和第4內(nèi)部導體層315極性相同并位于同一平面時所產(chǎn)生的靜電電容降低，從而在積層電容器300中確保適用于退耦的足夠的靜電電容。
此外，由于將介電體芯片301的至少在安裝基板時與基板對向的一側(cè)的邊緣部分的厚度設定為30～70μm，所以可盡量縮短從各內(nèi)部導體層的引出部經(jīng)過外部電極直到基板電極的路徑，也可抑制所述路徑所產(chǎn)生的電感，使ESL降低。此外，如果使邊緣部分的厚度小于30μm，那么因相同部分強度降低而產(chǎn)生裂縫等的危險性將增大，并且，如果使邊緣部分厚度大于70μm，又將難以獲得所述電感抑制作用。
此外，如果將第1～第4內(nèi)部電極層312～315各自的引出部312a～315a、312b、313b的寬度設成所述長度以上，那么電流將易于在第1～第4內(nèi)部電極層312～315中流動，由此可降低積層電容器300的自電感，因此可通過降低所述自電感，來進一步降低積層電容器300的ESL。
圖17～圖21表示本發(fā)明(積層電容器)的第4實施形態(tài)。
圖17所示的積層電容器400包括長方體形狀的介電體芯片401，其具有特定長度、寬度及高度；以及共計10個的外部電極402、403，其分別在介電體芯片401寬度方向兩側(cè)面以相等間隔各設置有5個。對共計10個的外部電極402、403交替賦予不同極性，在此，將賦予其中一個極性的外部電極402稱為第1外部電極402，將賦予另一極性的外部電極403稱為第2外部電極403。
如圖18所示，介電體芯片401的構造為，將位于同一平面且介隔彎曲帶狀間隙而互相不接觸的第1內(nèi)部導體層412及第2內(nèi)部導體層413、與位于同一平面且介隔彎曲帶狀間隙而互相不接觸的第3內(nèi)部導體層414及第4內(nèi)部導體層415介隔介電體層411，在高度方向交替積層成一體。即，第1內(nèi)部導體層412及第2內(nèi)部導體層413以不接觸狀態(tài)而存在于介電體芯片401的特定積層界面上，第3內(nèi)部導體層414及第4內(nèi)部導體層415以不接觸狀態(tài)而存在于與第1內(nèi)部導體層412及第2內(nèi)部導體層413不同的特定積層界面上。
并且，第1～第4內(nèi)部電極層412～415除引出部以外，雖然方向不同，但是形狀基本相同，并且第1內(nèi)部導體層412與第2內(nèi)部導體層413之間的間隙、以及第3內(nèi)部導體層414與第4內(nèi)部導體層415之間的間隙在高度方向上部分相一致，因此第1內(nèi)部導體層412與第3內(nèi)部導體層414介隔介電體層411，大部分在高度方向上相向，且第2內(nèi)部導體層413與第4內(nèi)部導體層415介隔介電體層411，大部分在高度方向上相向。為積極獲得后文所述的靜電電容C43和靜電電容C44，優(yōu)選的是盡量縮小第1內(nèi)部導體層412與第2內(nèi)部導體層413之間的間隙、以及第3內(nèi)部導體層414與第4內(nèi)部導體層415之間的間隙。
此外，第1內(nèi)部導體層412及第2內(nèi)部導體層413的數(shù)量無須與第3內(nèi)部導體層414及第4內(nèi)部導體層415的數(shù)量相同，其中一個的數(shù)量可比另一個的數(shù)量多1個。
并且，在介電體芯片401高度方向兩側(cè)，存在有只積層有介電體層411的部分(邊緣部分)，且將至少在安裝基板時與基板相向的一側(cè)的邊緣部分厚度設定為30～70μm。
各第1內(nèi)部導體層412形成為一部分突出的長方形形狀，在寬度方向一側(cè)緣(圖18右側(cè))的長度方向一側(cè)(圖18左側(cè))具有外部電極用引出部412a，其對應于位于介電體芯片401寬度方向一側(cè)面(圖17右側(cè))最左邊的第1外部電極402，并與所述第1外部電極402連接，在寬度方向一側(cè)緣(圖18右側(cè))的長度方向另一側(cè)(圖18右側(cè))具有外部電極用引出部412a，其對應于位于介電體芯片401寬度方向一側(cè)面(圖17右側(cè))左起第3個的第1外部電極402，并與所述第1外部電極402連接，此外，在寬度方向另一側(cè)緣(圖18左側(cè))的長度方向另一側(cè)(圖18右側(cè))具有外部電極用引出部412a，其對應于位于介電體芯片401寬度方向另一側(cè)面(圖17左側(cè))左起第2個的第1外部電極402，并與所述第1外部電極402連接。即，通過3個引出部412a，對各第1內(nèi)部導體層412引出部賦予與第1外部電極402相同的極性。
各第2內(nèi)部導體層413形成為一部分突出的長方形形狀，在寬度方向一側(cè)緣(圖18右側(cè))的長度方向一側(cè)(圖18左側(cè))具有外部電極用引出部413a，其對應于位于介電體芯片401寬度方向一側(cè)面(圖17右側(cè))右起第2個的第2外部電極403，并與所述第2外部電極403連接，并且，在寬度方向另一側(cè)緣(圖18左側(cè))的長度方向一側(cè)(圖18左側(cè))具有外部電極用引出部413a，其對應于位于介電體芯片401寬度方向另一側(cè)面(圖17左側(cè))左起第3個的第2外部電極403，并與所述第2外部電極403連接，此外，在寬度方向另一側(cè)緣(圖18左側(cè))的長度方向另一側(cè)(圖18右側(cè))具有外部電極用引出部413a，其對應于位于介電體芯片401寬度方向另一側(cè)面(圖17左側(cè))最右邊的第2外部電極403，并與所述第2外部電極403連接。即，通過3個引出部413a，對各第2內(nèi)部導體層413引出部賦予與第2外部電極403相同的極性。
各第3內(nèi)部導體層414形成為一部分突出的長方形形狀，在寬度方向一側(cè)緣(圖18右側(cè))的長度方向另一側(cè)(圖18右側(cè))具有外部電極用引出部414a，其對應于位于介電體芯片401寬度方向一側(cè)面(圖17右側(cè))左起第2個的第2外部電極403，并與所述第2外部電極403連接，并且，在寬度方向另一側(cè)緣(圖18左側(cè))的長度方向一側(cè)(圖18左側(cè))具有外部電極用引出部414a，其對應于位于介電體芯片401寬度方向另一側(cè)面(圖17左側(cè))最左邊的第2外部電極403，并與所述第2外部電極403連接，此外，在寬度方向另一側(cè)緣(圖18左側(cè))的長度方向另一側(cè)(圖18右側(cè))具有外部電極用引出部414a，其對應于位于介電體芯片401寬度方向另一側(cè)面(圖17左側(cè))左起第3個的第2外部電極403，并與所述第2外部電極403連接。即，通過3個引出部414a，對各第3內(nèi)部導體層414引出部賦予與第2外部電極403相同的極性。
各第4內(nèi)部導體層415形成為一部分突出的長方形形狀，在寬度方向一側(cè)緣(圖18右側(cè))的長度方向一側(cè)(圖18左側(cè))具有外部電極用引出部415a，其對應于位于介電體芯片401寬度方向一側(cè)面(圖17右側(cè))左起第3個的第1外部電極402，并與所述第1外部電極402連接，并且，在寬度方向一側(cè)緣(圖18右側(cè))的長度方向另一側(cè)(圖18右側(cè))具有外部電極用引出部415a，其對應于位于介電體芯片401寬度方向一側(cè)面(圖17右側(cè))最右邊的第1外部電極402，并與所述第1外部電極402連接，此外，在寬度方向另一側(cè)緣(圖18左側(cè))的長度方向另一側(cè)(圖18右側(cè))具有外部電極用引出部415a，其對應于位于介電體芯片401寬度方向另一側(cè)面(圖17左側(cè))最右邊的第1外部電極402，并與所述第1外部電極402連接。即，通過3個引出部415a，對各第4內(nèi)部導體層415引出部賦予與第1外部電極402相同的極性。
由圖19所示的等效電路可知，在圖17所示的積層電容器400中，由第1內(nèi)部導體層412以及介隔介電體層411而與所述第1內(nèi)部導體層412相向的第3內(nèi)部導體層414形成特定靜電電容C41，由第2內(nèi)部導體層413以及介隔介電體層411而與所述第2內(nèi)部導體層413相向的第4內(nèi)部導體層415形成特定靜電電容C42。并且，在位于同一平面的異極性第1內(nèi)部導體層412與第2內(nèi)部導體層413之間形成特定靜電電容C43，在位于同一平面的異極性第3內(nèi)部導體層414與第4內(nèi)部導體層415之間形成特定靜電電容C44。因此，通過5個第1外部電極402和5個第2外部電極403所獲得的積層電容器400的靜電電容，便成為并列連接的靜電電容C41、靜電電容C42、靜電電容C43以及靜電電容C44的合成值。
圖17所示的積層電容器400是在對5個第1外部電極402賦予其中一個極性，并對5個第2外部電極403賦予另一極性的狀態(tài)下使用。
例如，如圖20所示，當5個第1外部電極402設為正極，且5個第2外部電極403設為負極(接地)時，如圖21(A)中箭頭所示，第1內(nèi)部導體層412的引出部412a以及位于與所述第1內(nèi)部導體層412同一平面的異極性第2內(nèi)部導體層413的引出部413a中電流分別向相反方向流動，伴隨著所述電流的流動，第1內(nèi)部導體層412和第2內(nèi)部導體層413中電流也分別向相反方向流動。并且，如圖21(B)中箭頭所示，第3內(nèi)部導體層414的引出部414a以及位于與所述第3內(nèi)部電極層414同一平面的異極性第4內(nèi)部電極層415的引出部415a中電流分別向相反方向流動，伴隨著所述電流的流動，第3內(nèi)部導體層414和第4內(nèi)部電極層415中電流也分別向相反方向流動。
此外，如圖21(A)及(B)中箭頭所示，第1內(nèi)部導體層412的引出部412a以及介隔介電體層411而與所述第1內(nèi)部導體層412相向的異極性第3內(nèi)部導體層414的引出部414a中電流分別向相反方向流動，伴隨著所述電流的流動，第1內(nèi)部導體層412和第3內(nèi)部導體層414中電流也分別向相反方向流動。并且，如圖21(A)及(B)中箭頭所示，第2內(nèi)部導體層413的引出部413a以及介隔介電體層411而與所述第2內(nèi)部導體層413相向的異極性第4內(nèi)部導體層415的引出部415a中電流分別向相反方向流動，伴隨著所述電流的流動，第2內(nèi)部導體層413和第4內(nèi)部導體層415中電流也分別向相反方向流動。
另外，毋庸置言，當5個第1外部電極402設為負極(接地)，且5個第2外部電極403設為正極時，各內(nèi)部導體層的引出部及各內(nèi)部導體層中所流動的電流方向與以上所述相反。
即，在對5個第1外部電極402賦予其中一個極性，并對5個第2外部電極403賦予另一極性的狀態(tài)下，可實現(xiàn)如上所述的電流流動，因此可通過與第1實施形態(tài)所說明的(1)～(4)相同的磁場抵消作用(消除磁通量作用)，來有效降低積層電容器400的ESL(等效串聯(lián)電感)。
特別是所述(1)及(2)的磁場抵消作用(消除磁通量作用)，可通過使極性不同的第1內(nèi)部導體層412及第2內(nèi)部導體層413位于同一平面，并使極性不同的第3內(nèi)部導體層414及第4內(nèi)部導體層415位于同一平面，來可靠而準確地獲得。
并且，通過增加第1～第4內(nèi)部導體層412～415的引出部412a～415a的數(shù)量，使得電流易于在第1～第4內(nèi)部導體層412～415中流動，可降低積層電容器400的自電感，因此可通過降低所述自電感，來進一步降低積層電容器400的ESL。
此外，可由第1內(nèi)部導體層412以及介隔介電體層411而與所述第1內(nèi)部導體層412相向的第3內(nèi)部導體層414形成特定靜電電容C41，可由第2內(nèi)部導體層413以及介隔介電體層411而與所述第2內(nèi)部導體層413相向的第4內(nèi)部導體層415形成特定靜電電容C42，并且，可在位于同一平面的異極性第1內(nèi)部導體層412與第2內(nèi)部導體層413之間形成特定靜電電容C43，可在位于同一平面的異極性第3內(nèi)部導體層414與第4內(nèi)部導體層415之間形成特定靜電電容C44，由此，可將通過5個第1外部電極402和5個第2外部電極403所獲得的積層電容器400的靜電電容作為并列連接的4個靜電電容C41、靜電電容C42、靜電電容C43以及靜電電容C44的合成值，因此可利用所述靜電電容C43及靜電電容C44，來彌補當使第1內(nèi)部導體層412與第2內(nèi)部導體層413的極性相同并位于同一平面，且使第3內(nèi)部導體層414與第4內(nèi)部導體層415的極性相同并位于同一平面時所產(chǎn)生的靜電電容的降低，從而在積層電容器400中確保適用于退耦的足夠的靜電電容。
此外，由于將介電體芯片401的至少在安裝基板時與基板相向的一側(cè)的邊緣部分的厚度設定為30～70μm，所以可盡量縮短從各內(nèi)部導體層的引出部經(jīng)過外部電極直到基板電極的路徑，也可抑制所述路徑所產(chǎn)生的電感，使低ESL降低。此外，如果使邊緣部分厚度小于30μm，那么因相同部分強度降低額產(chǎn)生裂縫等的危險性將增大，而如果使邊緣部分厚度大于70μm，又將難以獲得所述電感抑制作用。
此外，如果將第1～第4內(nèi)部電極層412～415各自的引出部412a～415a的寬度設為所述長度以上，那么電流將易于在第1～第4內(nèi)部電極層412～415中流動，由此可降低積層電容器400的自電感，因此可通過降低所述自電感，來進一步降低積層電容器400的ESL。
權利要求
1.一種積層電容器，其特征在于包括長方體形狀的介電體芯片；以及8個以上的外部電極，其設置在介電體芯片的側(cè)面上，且交替被賦予不同極性；介電體芯片的構造為，將位于同一平面且互相不接觸的第1內(nèi)部導體層及第2內(nèi)部導體層、與位于同一平面且互相不接觸的第3內(nèi)部導體層及第4內(nèi)部導體層介隔介電體層，而交替積層成一體；第1內(nèi)部導體層與第3內(nèi)部導體層介隔介電體層而相向，第2內(nèi)部導體層與第4內(nèi)部導體層介隔介電體層而相向；第1內(nèi)部導體層在其側(cè)緣至少具有2個外部電極用引出部，且各外部電極用引出部分別與一個極性的外部電極連接；第2內(nèi)部導體層在其側(cè)緣至少具有2個外部電極用引出部，且各外部電極用引出部分別與另一極性的外部電極連接；第3內(nèi)部導體層在其側(cè)緣至少具有2個外部電極用引出部，且各外部電極用引出部分別與另一極性的其他外部電極連接；并且第4內(nèi)部導體層在其側(cè)緣至少具有2個外部電極用引出部，且各外部電極用引出部分別與一個極性的其他外部電極連接。
2.如權利要求1所述的積層電容器，其特征在于外部電極在介電體芯片的相對的一個側(cè)面至少設置4個，且在另一側(cè)面至少設置4個；第1內(nèi)部導體層的外部電極用引出部在第1內(nèi)部導體層的相對的一個側(cè)緣至少設置1個，且在另一側(cè)緣至少設置1個；第2內(nèi)部導體層的外部電極用引出部在第2內(nèi)部導體層的相對的一個側(cè)緣至少設置1個，且在另一側(cè)緣至少設置1個；第3內(nèi)部導體層的外部電極用引出部在第3內(nèi)部導體層的相對的一個側(cè)緣至少設置1個，且在另一側(cè)緣至少設置1個；并且第4內(nèi)部導體層的外部電極用引出部在第4內(nèi)部導體層的相對的一個側(cè)緣至少設置1個，且在另一側(cè)緣至少設置1個。
3.如權利要求1或2所述的積層電容器，其特征在于將介電體芯片的至少在安裝基板時與基板相向的一側(cè)的邊緣部分的厚度設定為30～70μm。
4.如權利要求1至3中任一權利要求所述的積層電容器，其特征在于分別在第1～第4內(nèi)部導體層所設置的外部電極用引出部的寬度為其長度以上。
全文摘要
本發(fā)明提供一種可同時滿足高靜電電容和低ESL的積層電容器。介電體芯片101的構造為，將位于同一平面且互相不接觸的第1內(nèi)部導體層112及第2內(nèi)部導體層113、與位于同一平面且互相不接觸的第3內(nèi)部導體層114及第4內(nèi)部導體層115介隔介電體層111而交替積層成一體，并且將所述介電體芯片101構成為，可通過引出部112a、115a，從第1外部電極102對第1內(nèi)部導體層112和第4內(nèi)部導體層115賦予一個極性，并可通過引出部113a、114a，從第2外部電極103對第2內(nèi)部導體層113和第4內(nèi)部導體層114賦予另一極性。
文檔編號H01G4/005GK101055802SQ20071009587
公開日2007年10月17日 申請日期2007年4月10日 優(yōu)先權日2006年4月11日
發(fā)明者清水政行, 藤川巌, 澀谷和行 申請人:太陽誘電株式會社