專利名稱：防止相鄰柵極相互影響的半導體器件及其制造方法
技術領域：
本發(fā)明涉及一種半導體器件，更具體而言一種具有凹^f冊的半導體器件， 其增加溝道的有效長度，且防止相鄰柵極的相互影響而降低臨界電壓，及該 半導體器件的制造方法。
背景技術：
隨著半導體器件的設計尺寸降到100 nm以下，短溝道效應造成對器件 正常功能的重大阻礙，在短溝道效應中，溝道長度的減少導致臨界電壓由于 該溝道長度的減小而引起的急劇降低，。因此對利用傳統(tǒng)平面型晶體管想要 獲得理想的臨界電壓時，就在半導體器件的工藝及形狀上遭遇到根本的限制。為了克服短溝道效應造成的問題，已經(jīng)在本領域中披露具備凹柵的半導 體器件。在具有凹柵的半導體器件中，在部分的硅基板上界定了凹槽，然后 在凹槽內(nèi)形成柵極，從而與平板型溝道結構相比，有效溝道長度增加。下文中參照圖l描述常規(guī)的具有凹柵的半導體器件。參照圖1,在硅基板100中形成界定有源區(qū)的邊界的隔離結構102,在 有源區(qū)的柵極形成區(qū)內(nèi)界定凹槽H1，而在凹槽H1內(nèi)界定凹柵110。凹柵110 包括柵絕緣層111,多晶硅層112,硅化鴒層113，及硬掩模氮化物層114的 疊層。在凹柵110的兩側(cè)壁上分別形成柵極間隙體115。在基板100表面上凹 柵110兩側(cè)上分別形成源極與漏極區(qū)116與117。焊盤插塞(landing plug) 130形成于包括柵極間隙體115的凹柵IIO之間，也就是在源極與漏極區(qū)116 與117上。例如，柵極間隙體115包括由氧化物層及氮化物層組成的雙層， 參考標號120指層間介電體。與具有平面溝道結構特征的傳統(tǒng)半導體器件相比，上述半導體器件的凹 才冊結構減輕了短溝道效應。雖然具有凹柵的傳統(tǒng)半導體器件有某些如上所述的優(yōu)點，但凹柵間的縮
短的距離造成的問題在于，DRAM單元中一個柵極的操作導致其他柵極的臨界電壓的降低，因而使擊穿特性變差。柵時臨界電壓降低的曲線圖。參照圖2，可知凹柵的臨界電壓受相鄰柵極的影響而降低，其導致臨界電壓小于預定值。具體而言，隨著半導體器件設計規(guī)則的降低，隨著單元尺寸的減少而凹 柵間的距離縮短。因此，預期相鄰^l冊極間的相互影響將增加。因此，為了實 現(xiàn)高度集成的半導體器件，必須解決與相鄰4冊極間的相互影響所造成的臨界 電壓的降低，及其所造成的擊穿特性變差的相關問題。發(fā)明內(nèi)容本發(fā)明的實施方式涉及一種具有凹柵的半導體器件，其可防止因相鄰柵 極間的相互影響而降低臨界電壓，以及該半導體器件的制造方法。本發(fā)明的實施方式涉及一種具有凹柵的半導體器件，其可防止因相鄰柵 極間的相互影響而降低臨界電壓，由此確保所需擊穿特性，以及該半導體器 件的制造方法。本發(fā)明的實施方式涉及一種具有凹柵的半導體器件，其可防止因相鄰柵 極間的相互影響，由此可實現(xiàn)具有所需特性的高度集成的半導體器件，以及 該半導體器件的制造方法。在一個實施方式中，半導體器件包括硅基板；形成于該硅基板中而界 定有源區(qū)的隔離結構，其具有一對柵極形成區(qū)，在柵極形成區(qū)間的漏極形成 區(qū)，及在柵極形成區(qū)外的源極形成區(qū)；有源區(qū)的各柵極形成區(qū)內(nèi)形成的凹柵， 形成于基板中的其下埋部的側(cè)壁上，該凹4冊向內(nèi)凹陷，并面對著漏極形成區(qū)。 從而各下埋部均具有減小的寬度且獲得不對稱結構，其中凹柵的下埋部間的 距離乃大于凹柵的上埋部間的距離；及形成于凹柵兩側(cè)的基板表面中的源極 與漏才及區(qū)。該源極與漏極具有大致與形成于基板上的凹柵上埋部的深度相同的深度。形成于基板上的凹柵的上埋部具有200 ~ 500A的深度。 該半導體器件還包括柵極間隙體，其形成于各凹柵的兩側(cè)壁上。 該半導體器件還包括焊盤插塞，其形成于包含柵極間隙體的凹柵間的源
極與漏才及區(qū)上。在另一實施方式中， 一種半導體器件的制造方法所包括的步驟為在硅基板中形成隔離結構，其界定有源區(qū)，有源區(qū)具有一對柵極形成區(qū)，該柵極形成區(qū)間的漏極形成區(qū)，及這些柵極形成區(qū)外的源極形成區(qū)；在包含該隔離 結構的該硅基板上形成硬掩模，其具有暴露這些柵極形成區(qū)的開口；通過蝕 刻這些暴露的柵極形成區(qū)界定第 一凹槽；在包含該硬掩才莫開口的這些第 一 凹 槽的側(cè)壁上形成間隙體，其面對該漏極形成區(qū)；使用這些間隙體及該硬掩沖莫 作為蝕刻掩模來蝕刻這些第一凹槽的暴露的底部；移除這些間隙體及該硬掩 模；在由該第一凹槽及第二凹槽組成的不對稱凹槽內(nèi)形成凹柵；及在該基板 表面上這些凹4冊的兩側(cè)上形成源極與漏極區(qū)。該硬掩模形成為氧化物層與多晶硅層的疊層。該第一凹槽被界定具有200 ~ 500A的深度。形成這些間隙體的步驟包括的子步驟有在包括這些第 一 凹槽的該硬掩 模上形成間隙體層；通過各向異性蝕刻間隙體層，在包括該硬掩模開口的這些第一凹槽兩側(cè)壁上形成間隙體；在所得的基板上形成光致抗蝕劑圖案，其 具有位于包括該硬掩模開口的第一凹槽兩側(cè)壁上的這些間隙體，從而這些形 成于面對該漏極形成區(qū)的這些第 一 凹槽側(cè)壁上的間隙體被該光致抗蝕劑圖 案所覆蓋，而這些形成于面對這些源極形成區(qū)的這些第 一凹槽側(cè)壁上的間隙 體則被暴露；移除形成于面對這些源極形成區(qū)的這些第一凹槽側(cè)壁上的這些 暴露的間隙體；及移除該光致抗蝕劑圖案。該間隙體具有10 ~ 400A的厚度。該第二凹槽具有200 ~ 500A的深度。由該第一凹槽及該第二凹槽組成的不對稱凹槽的深度具有400- 1,000A 的深度。形成凹柵的步驟包括的子步驟有在包括該不對稱凹槽的該基板表面上 形成柵極絕緣層；形成第 一柵極導電層于該4冊極絕緣層上以填充該不對稱凹 槽；平面化該第一柵極導電層表面；在平面化的第一4冊極導電層上依序形成 第二柵極導電層及硬掩模層；及蝕刻該硬掩模層、該第二柵極導電層、該第 一柵極導電層、及該柵極絕緣層。在形成凹柵的步驟后及形成源極與漏極區(qū)的步驟前，該方法還包括在該 凹柵的兩側(cè)壁上形成柵極間隙體的步驟。
該柵極間隙體包括由氧化物層與氮化物層組成的雙層。在形成柵極間隙體的步驟后，該方法還包括在包括這些柵極間隙體的這些凹柵之間的該源極與漏極區(qū)上形成焊盤插塞的步驟。


圖1為傳統(tǒng)具有凹柵的半導體器件剖面圖。圖2為曲線圖，示出在傳統(tǒng)的具有凹柵的半導體器件中施加電壓于相鄰 凹柵時臨界電壓降低。圖4A至4G為示出根據(jù)本發(fā)明的實施方式的有凹柵的半導體器件制造 方法的剖面圖。
具體實施方式
在具有凹柵的半導體中， 一個單元中凹柵間的相互影響，可因高度摻雜 雜質(zhì)區(qū)即漏極區(qū)的存在，在凹柵的上埋部內(nèi)可防其存在或影響輕微。然而在 凹柵的下埋部中，由于并無凹柵間相互影響的防止措施，其凹柵間的相互影 響變成相當明顯。為了解決此問題，本發(fā)明的實施方式涉及在一個單元內(nèi)形成一對凹柵， 從而雖然凹入溝道的上部以與傳統(tǒng)技術相似的方法形成，相互面對的凹入溝 道的下部的側(cè)壁向內(nèi)突出于各凹入溝道中，致使各凹入溝道下部的寬度減小 了預定尺寸，并且增加了凹柵間的距離，因而防止了凹柵間的相互影響。由此措施，凹入溝道上部的源極與漏極區(qū)防止了柵極間的相互影響，而 在凹入溝道的下部，柵極間距離的增加防止了柵極間相互影響的發(fā)生。因此， 本發(fā)明的實施方式中，雖然有效溝道長度因凹柵的采用而增加了，由于相鄰 柵極間的相互影響而降低臨界電壓，及防止了所得的擊穿特性的劣化，由此 可以實現(xiàn)具有所需特性的高度集成的半導體器件。將參照圖3的剖面圖詳細描述根據(jù)本發(fā)明的實施方式的具有凹柵的半導 體器件。參照圖3,在硅基板300中形成隔離結構302。隔離結構302界定有源 區(qū)的一個邊界，該有源區(qū)具有 一對柵極形成區(qū)、柵極形成區(qū)間的漏極形成 區(qū)、及柵極形成區(qū)外的源極形成區(qū)。界定凹入溝道的凹槽H2分別界定于有
源區(qū)的柵極形成區(qū)，且凹柵310分別形成于凹槽H2中。與其中下部對稱于上部的傳統(tǒng)的凹槽不同，如依照本發(fā)明的圖3的實施 方式所示的各凹槽H2的上和下部不對稱。亦即面對漏極區(qū)317的各凹槽H2 下部側(cè)壁與面對漏極區(qū)317的各凹槽H2上部側(cè)壁相比，距漏極區(qū)317形成 了更遠的預定寬度。因此，形成于不對稱凹槽H2的凹柵310的下埋部也相 對于凹柵310的上埋部成為不對稱。凹柵310具有堆疊的結構，而包括形成 于凹槽H2的表面上的柵極絕緣層311、作為填充包含4冊極絕緣層311的柵 極凹槽H2的第一柵極導電層的多晶硅層312、作為形成于多晶硅層312上 的第二柵極導電層的硅化鴒層313、及形成于硅化鎢層313上的硬掩模層 314。各柵極間隙體315包括由氧化物層及氮化物層組成的雙層，形成于各凹 柵310的兩側(cè)壁上。源極及漏極區(qū)316, 317形成于珪基板300表面的凹柵 310兩側(cè)。焊盤插塞330形成于源極與漏極區(qū)316, 317的凹柵310間，包含 有柵極間隙體315。標號320指一夾層的介電體。效溝道長度增加了，而且緩和了短溝道效應。不只如此，形成于一單元內(nèi)而 面對漏極區(qū)的各對凹柵的下埋部側(cè)壁向內(nèi)凹陷，結果較之上埋部，下埋部的 寬度減小。因此得以防止由于相鄰柵極的相互影響造成臨界電壓的變化，同 時得以防止漏電特性的劣化。結果，本發(fā)明得以實現(xiàn)具有理想特性的高度積 體化半導體器件的提供。下文中參照圖4A至4G說明本發(fā)明另一實施方式中具有凹柵的半導體 器件制造方法。參照圖4A,通過淺溝槽隔離(shallow trench isolation)工藝在硅基板上形 成隔離結構302，以界定有源區(qū)，其具有一對柵極形成區(qū)、在柵極形成區(qū)之 間的漏極形成區(qū)、及位于柵極形成區(qū)外的源極形成區(qū)。硬掩模303形成于包 括隔離結構302的硅基板300上，致使硬掩模303具有用以暴露有源區(qū)的柵 極形成區(qū)的開口。例如，硬掩模303形成為氧化物層及多晶硅層的疊層。通 過利用硬掩模303為蝕刻掩模蝕刻經(jīng)暴露的有源區(qū)的柵極形成區(qū)。此時第一 凹槽304被界定具有200 ~ 500A的深度。參照圖4B,間隙體氮化物層305淀積于包括第一凹槽304的硬掩模303 上。間隙體氮化物層305形成以具有依據(jù)凹入溝道的下部間所需距離而定的 厚度，例如為10~ 300A。參照圖4C,通過各向異性蝕刻氮化物層305,第一與第二間隙體305a 與305b分別形成于包括硬掩模303的開口的第一凹槽304的兩側(cè)壁上。第 一間隙體305a形成于面對著源極形成區(qū)的第一凹槽304的側(cè)壁上，而第二 間隙體305b則形成于面對著漏極形成區(qū)的第--凹槽304的側(cè)壁上。參照圖4D，在光致抗蝕劑層淀積于已形成有第一與第二間隙體305a， 305b的基板上后，通過曝光并顯影該光致抗蝕劑，形成光致抗蝕劑圖案306, 從而形成于面對著漏極形成區(qū)的第一凹槽304的側(cè)壁上的第二間隙體305b 被光致抗蝕劑圖案306所覆蓋，而形成于對著源極形成區(qū)的第一凹槽304的 側(cè)壁上的第一間隙體305a則被暴露。該未凈皮光致抗蝕劑圖案306覆蓋的第 一間隙體305a通過濕法蝕刻移除。參照圖4E，移除了用作蝕刻掩^f莫的光致抗蝕劑圖案36。第一凹槽304 的暴露的下端利用硬掩模303作為蝕刻掩模予以蝕刻，硬掩模303包括剩余 的第二間隙體305b,且由此第二凹槽307界定于第一凹槽304下。如此，由 第一凹槽304及第二凹槽307組成的凹槽H2被界定。以與第一凹槽304相 同的方式，第二凹槽307也被界定異具有200 500A的深度。因此，根據(jù)本 發(fā)明的實施方式，凹槽H2可以具有400 ~ 1 ,OOOA的深度。這里，面對漏極形成區(qū)的第二凹槽307的側(cè)壁向內(nèi)突起，從而各第二凹 槽307的下部寬度被減小了對應于第二間隙體305b的寬度的預定的尺寸。 因此，最后界定以包括第二凹槽307的凹槽H2具有不對稱結構。特別地， 第二凹槽307間的距離，即凹槽H2下部間的距離較傳統(tǒng)技術增加了。參照圖4E-4F,余下的第二間隙體305b即被移除。然后硬掩模303被 移除而暴露所得的基板，其具有界定于柵極形成區(qū)中的不對稱的凹槽H2。參照圖4G，柵極絕緣層311形成于包括不對稱的凹槽H2的所得的基板 300表面上。作為第一柵極導電層的多晶硅層312淀積于柵極絕緣層311上 以填充不對稱的凹槽H2后，多晶硅層312的表面通過CMP工藝平面化。 作為第二導電層的金屬層。例如硅化鴒層313，淀積于經(jīng)平面化的多晶硅層 312上，而包括氮化物層的硬掩模層314則淀積于硅化鴒層313上。在柵極掩模(未圖示)形成于硬掩模層314后，利用柵極掩模蝕刻硬掩模 層314。接著，依序蝕刻硅化鎢層313、多晶硅層312、及柵極絕緣層311， 因而在不對稱的凹槽H2內(nèi)形成凹柵310。此時柵極掩模完全被移除，而那
些位于柵極掩模下的各層繼續(xù)進行蝕刻。如果柵極掩模沒有完全移除，剩余 的柵極掩模就利用分開的蝕刻工藝完全移除。于是，由于形成于一個單元內(nèi)的一對凹柵具有其中各面對漏極形成區(qū)的 下埋部側(cè)壁向內(nèi)凹陷，從而下埋部的寬度減小了預定量，凹入溝道下部間的 距離則較傳統(tǒng)技術增加。因此，本發(fā)明中，當有一個柵極在一個單元內(nèi)操作 時，其他柵極的臨界電壓并不因操作的柵極影響而降低，而可有效防止擊穿 特性的劣化。之后，在間隙體氧化物層與間隙體氮化物層依序淀積于包括凹柵310的 整個基板300表面上后，通過各向異性蝕刻間隙體氧化物層及間隙體氮化物 層，包括由氧化物層與氮化物層組成的雙層的柵極間隙體315形成于凹柵 310的兩側(cè)壁上。通過對于形成有柵極間隙體315的所得基板300進行高度 摻雜雜質(zhì)離子注入工藝，源極及漏極區(qū)316、 317就形成于基板300表面上 凹柵310的兩側(cè)。在層間介電體320淀積于形成有源極與漏極區(qū)316、 317的所得的基板 300表面上后，通過進行傳統(tǒng)的焊盤插塞接觸(landing plug contact, LPC ) 工藝，焊盤插塞330形成于源極與漏極區(qū)316和317上的包括#極間隙體315 的凹4冊310間。然后，雖然未示于圖中，根據(jù)本發(fā)明的具有凹柵的半導體器件的制造通 過一系列后續(xù)工藝完成。從上述說明顯見，在本發(fā)明中，各凹入溝道下部相對于其上部^f皮不對稱 地界定，從而可以在相鄰4冊極之間界定可充分防止相互影響的相鄰柵極之間 的距離。因此，通過增加有效溝道長度，減輕了短溝道效應，同時防止相鄰 柵極相互影響而引起臨界電壓的改變及漏電流特性的劣化，由此允許獲得優(yōu) 異特性。結果，在本發(fā)明中，實現(xiàn)了具有優(yōu)異特性的高度集成的半導體器件。雖然為了說明的目的描述了本發(fā)明的具體的實施方式，但是本領域的技 術人員可以理解可以有各種修改、添加和替換，而不背離如權利要求所界定 的本發(fā)明的范圍和精神。
權利要求
1.一種半導體器件，包括硅基板；形成于該硅基板中的隔離結構，所述隔離結構界定有源區(qū)，該有源區(qū)具有一對柵極形成區(qū)；在這些柵極形成區(qū)間的漏極形成區(qū)；及在這些柵極形成區(qū)外的源極形成區(qū)；各形成于該有源區(qū)的該柵極形成區(qū)的凹柵，各凹柵包括在該基板的柵極形成區(qū)內(nèi)的下埋部與上埋部，其中下埋部的側(cè)壁形成比上埋部的側(cè)壁從該漏極形成區(qū)延伸得更遠，致使各該下埋部的寬度窄于形成于上面的上埋部的寬度，且其中該對凹柵的下埋部間的距離大于該對凹柵的上埋部間的距離；及形成于該基板表面上這些凹柵兩側(cè)的源極與漏極區(qū)。
2. 如權利要求1的半導體器件，其中所述源極與漏極區(qū)形成以具有實質(zhì)
3. 如權利要求2的半導體器件，其中所述形成于該基板中的凹柵上埋部 具有200-500A的深度。
4. 如權利要求1的半導體器件，還包括 形成于各該凹柵兩側(cè)壁上的柵極間隙體。
5. 如權利要求4的半導體器件，還包括
6. —種半導體器件的制造方法，其包括的步驟為 在硅基板形成隔離結構，其限定了有源區(qū)，該有源區(qū)具有一對柵極形成 區(qū)，這些柵極形成區(qū)之間的漏極形成區(qū)，及在這些柵極形成區(qū)外的源極形成 區(qū)；在包括該隔離結構的該硅基板上形成硬掩模，該硬掩模具有開口以暴露 這些柵極形成區(qū)；通過蝕刻經(jīng)暴露的這些柵極形成區(qū)來界定第 一 凹槽； 在包括該硬"H^莫的開口的這些第 一凹槽的側(cè)壁上形成間隙體，其面對這些漏極形成區(qū)；通過利用這些間隙體及該硬掩模為蝕刻掩模，蝕刻經(jīng)暴露的這些第一凹 槽底部，以在這些第一凹槽下界定第二凹槽； 移除這些間隙體及該硬掩模；在這些不對稱的凹槽內(nèi)形成凹柵，各由該第一凹槽與該第二凹槽組成；及在該基板表面上的這些凹柵兩側(cè)形成源極與漏極區(qū)。
7. 如權利要求6的方法，其中所述硬掩模形成為氧化物層及多晶硅層的疊層。
8. 如權利要求6的方法，其中所述第一凹槽被界定具有200-500A的深度。
9. 如權利要求6的方法，其中形成這些間隙體的步驟包括的子步驟有 在包括這些第 一 凹槽的該硬掩^^莫上形成間隙體層； 通過各向異性蝕刻間隙體層，在包括該硬掩模開口的這些第一凹槽兩側(cè)壁上形成間隙體；在所得的基板上形成光致抗蝕劑圖案，其具有位于包括該硬掩模開口的 第一凹槽兩側(cè)壁上的這些間隙體，從而這些形成于面對該漏極形成區(qū)的這些 第一凹槽側(cè)壁上的間隙體被該光致抗蝕劑圖案所覆蓋，而這些形成于面對這 些源極形成區(qū)的這些第一凹槽側(cè)壁上的間隙體則被暴露；移除形成于面對這些源極形成區(qū)的這些第一凹槽側(cè)壁上的這些暴露的 間隙體；及移除該光致抗蝕劑圖案。
10. 如權利要求9的方法，其中該間隙體形成具有10-400A的厚度。
11. 如權利要求6的方法，其中該第二凹槽被界定具有200 500A的深度。
12. 如權利要求6的方法，其中由該第一凹槽及該第二凹槽組成的不對 稱凹槽的深度具有400~ l，OOOA的深度。
13. 如權利要求6的方法，其中形成凹柵的步驟包括的子步驟有 在包括該不對稱凹槽的該基板表面上形成柵極絕緣層；形成第 一柵極導電層于該柵極絕緣層上以填充該不對稱凹槽； 平面化該第 一柵極導電層表面；在平面化的第 一柵極導電層上依序形成第二柵極導電層及硬掩模層；及蝕刻該硬掩模層、該第二柵極導電層、該第一柵極導電層、及該柵極絕緣層。
14. 如權利要求13的方法，在形成凹柵的步驟后及形成源極與漏極區(qū)的 步驟前，還包括的步驟有在該凹柵兩側(cè)壁上形成柵極間隙體。
15. 如權利要求14的方法，其中該柵極間隙體包括由氧化物層與氮化物 層組成的雙層。
16. 如權利要求14的方法，其中在形成柵極間隙體的步驟后，還包括的 步驟為在包括這些柵極間隙體的這些凹柵之間的該源極與漏極區(qū)上形成焊盤插塞。
全文摘要
本發(fā)明的半導體器件在有源區(qū)中具有一對柵極形成區(qū)、兩柵極形成區(qū)間的漏極形成區(qū)，及在兩柵極形成區(qū)外的源極形成區(qū)。凹柵形成于有源區(qū)的各柵極形成區(qū)內(nèi)并且在形成于基板中其面對著漏極形成區(qū)的下埋部側(cè)壁上向內(nèi)凹入，從而各下埋部具有減少的寬度，因而產(chǎn)生不對稱的結構，其中凹柵的下埋部間的距離乃大于凹柵的上埋部間的距離。源極與漏極區(qū)形成于基板表面上的凹柵的兩側(cè)。
文檔編號H01L27/04GK101154660SQ20071008984
公開日2008年4月2日 申請日期2007年4月5日 優(yōu)先權日2006年9月30日
發(fā)明者金經(jīng)都 申請人:海力士半導體有限公司