專利名稱：半導(dǎo)體器件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制作方法，特別涉及一種金屬氧化物半導(dǎo)體(MOS)器件的基礎(chǔ)結(jié)構(gòu)與運(yùn)作原則。
技術(shù)背景傳統(tǒng)的MOS半導(dǎo)體器件結(jié)構(gòu)，柵極溝道層的摻雜物與兩側(cè)的源極和 漏極的摻雜物為不同型的帶電離子型態(tài)，可參考Handbook of Semiconductor Manufacturing Technology, Edited by Yoshio Nishi and Robert Doering, publisher Marcel Dekker， Inc. in 2000. Chapter 5， by Robert B. Simonton， Walter Class, Yuri Erokhin, Michael Mack, and Leonard Rubin。圖l是現(xiàn)有技術(shù)半導(dǎo)體器件的結(jié)構(gòu)示意圖。如圖l所示的半導(dǎo)體器 件100，半導(dǎo)體襯底101上依次形成有隔離淺溝槽102， P阱103與N阱104。 在P阱103內(nèi)，依次形成NMOS元件；所述NMOS元件包括柵極溝道層105， 介電層106和柵極107,源極與漏極的輕摻雜區(qū)108,源極與漏極的袋摻雜 區(qū)109,以及柵極107兩側(cè)的間隙壁110，和源極與漏極的重?fù)诫s區(qū)lll, 以及源極、漏極與柵極的連接界面層112。在N阱104內(nèi)，依次形成PMOS 元件；所述PMOS元件包括棚-極溝道層105',介電層106，和柵極107', 源極與漏極的輕4參雜區(qū)108'，源極與漏極的袋4參雜區(qū)109'，以及柵極 107，兩側(cè)的間隙壁110'，和源極與漏極的重?fù)诫s區(qū)lll，，以及源極、 漏才及與柵才及的連接界面層112'。在實(shí)際的應(yīng)用與制作工藝上，由于柵極與源/漏極工程設(shè)計(jì)的考慮， 柵極溝道層105與105，的形成可使用多次離子注入以形成反阱摻雜離子 濃度分布；以控制閾值電壓與亞閾值(Subthreshold)漏電流。可參考美 國(guó)麻省理工學(xué)院的研究論文(Dimitri A. Antoniadis and James E. Chung, 1991 IEEE IEDM Technical Digest,第21-24頁(yè))，或法國(guó)格勒諾布爾通訊 實(shí)驗(yàn)室的研究論文(T. Skotnicki & P. Bouillon, 1996 IEEE Symposium onVLSI Technology Technical Digest, 第152-153頁(yè))與(Tomasz Skotnicki， Gerard Merckel, and Thierry Pedron， March 1988, IEEE Electron Device Letters, Vol. 9， No.2,第109-112頁(yè))。輕摻雜源/漏極108與108，可避免熱 載流離子效應(yīng)，源/漏極的袋摻雜區(qū)109與109， 可降低穿通漏電流，重?fù)?雜源/漏極111與111，提供與外界連接的低電阻歐姆接觸界面112與112'。 較柵極溝道層為深的P阱103與N阱104的作用， 一方面可降低襯底漏電流， 另 一 方面將NMOS與PMOS隔離，以避免在NMOS與PMOS之間形成閂鎖(latch-up )效應(yīng)，使用多次離子注入P阱103與N阱104層，可以達(dá)到雙重 和更佳效果。有些應(yīng)用，在P阱103與N阱104層更深處形成深P阱與深N阱(圖l中未示出)；其用途包含避免宇宙射線引起的儲(chǔ)存器亂碼，可參考 美國(guó)國(guó)際商業(yè)機(jī)械公司的研究專輯(IBM Journal of Research and Development, Vol.40， No. 1 ， January 1996,第3-129頁(yè))。在同時(shí)包含模擬 與數(shù)字訊號(hào)的晶片上，可降低數(shù)字訊號(hào)與模擬訊號(hào)之間的干擾，可參考 美國(guó)史坦福大學(xué)整合系統(tǒng)中心的研究論文(David K. Su， Marc J. Loinaz, Shoichi Masui， Bruce A. Wooley， IEEE Journal of Solid-State Circuits, Vol.28,No.4， April 1993，第420-430頁(yè))。離子注入工藝是在半導(dǎo)體襯底中形成P型阱或N型阱，以及形成 NMOS元件的柵極溝道層與源/漏極的輕摻雜區(qū)與源/漏極的袋摻雜區(qū)和 源/漏極的重?fù)诫s區(qū)，形成PMOS元件的柵極溝道層與源/漏極的輕摻雜區(qū) 與源/漏極的袋摻雜區(qū)和源/漏極的重?fù)诫s區(qū)的最方法。決定離子注入的 深度和濃度分布的參數(shù)為離子的加速能量，離子的單位面積密度，離子 注入角度，高溫退火時(shí)所使用的溫度和時(shí)間。高溫退火的作用可以修補(bǔ) 因高能量離子碰撞造成的缺陷，調(diào)整離子濃度的分布，同時(shí)將注入的離 子激發(fā)?？蓞⒖济绹?guó)史坦福大學(xué)電子中心的研究i侖文，James F. Gibbons IEEE Proceedings, Vol. 56， No. 3, March 1968，第295-319頁(yè)，與James F. Gibbons IEEE Proceedings, Vol. 60， No. 9， September 1972,第1062-2006 頁(yè)。由于MOS元件在縮小過程中的要求，離子植入技術(shù)已延伸到更低和更高的能量，更高的單位面積密度。同時(shí)，高溫退火所使用的溫度也逐步降低，時(shí)間也縮短?？蓞⒖糞ource Drain and Wells by Hiroshi Iwai (Tokyo Institute of Technology), 1999正DM Short Course on Sub-lOOnm CMOS， Organizer: Mark Bohr, Washington, D.C,， USA。傳統(tǒng)的MOS半導(dǎo)體器件結(jié)構(gòu)，基本上NMOS置于P阱內(nèi)，PMOS置于 N阱內(nèi)；源/漏極與柵極溝道層則使用不同型導(dǎo)電離子。在無(wú)外加縱向電 壓的狀態(tài)下，源/漏極在外加橫向電壓的作用下，由于通道之間的反向PN 節(jié)，不傳導(dǎo)電流。利用柵極溝道層在縱向外加電場(chǎng)的影響下，轉(zhuǎn)換成反 型導(dǎo)電離子的特性，形成電流通道。由于PN節(jié)的特性，在反型導(dǎo)電離子 的界面層形成離子耗盡區(qū)。該離子耗盡區(qū)會(huì)影響到外加縱向電壓所產(chǎn)生 的反型導(dǎo)電離子數(shù)量， 一部分外加電壓虛耗在形成離子耗盡區(qū)。上述具有間隙壁的MOS半導(dǎo)體元件結(jié)構(gòu)成為半導(dǎo)體技術(shù)發(fā)展的推動(dòng) 力。半導(dǎo)體制造技術(shù)向著柵極溝道尺寸越做越小與外加電壓愈來(lái)愈低的 方向發(fā)展，傳統(tǒng)的MOS結(jié)構(gòu)采用愈來(lái)愈薄的介電質(zhì)層，以加強(qiáng)電場(chǎng)的效 應(yīng)，并提高柵極溝道層的摻雜離子濃度，以控制飽和電流與漏電流。隨 著元件溝道長(zhǎng)度的縮短，要求的摻雜源/漏極深度也愈來(lái)愈淺?？梢杂脕?lái) 控制反向PN節(jié)離子耗盡區(qū)的空間也愈來(lái)愈少。具有三面離子耗盡區(qū)的傳 統(tǒng)的MOS半導(dǎo)體器件，可利用的空間快速下降，在外加電壓降低的情況， 飽和電流將無(wú)法達(dá)到預(yù)期的數(shù)值。發(fā)明內(nèi)容本發(fā)明解決的問題是提供一種半導(dǎo)體器件及其制作方法，特別涉及 一種半導(dǎo)體器件的基礎(chǔ)結(jié)構(gòu)與運(yùn)作原理。由于本發(fā)明半導(dǎo)體器件的結(jié)構(gòu)之中，柵極溝道層與兩側(cè)的源極和漏極之間的隔離無(wú)需依靠PN節(jié)，可以 更加有效的利用外加運(yùn)作電壓的電場(chǎng)效應(yīng)，使用范圍更廣的摻雜離子濃度與介電質(zhì)層厚度；在降低電壓的同時(shí)，能達(dá)到所需的飽和電流。適用 于制作更小與密度更高的半導(dǎo)體元件。明提供一種半導(dǎo)體器件，包括半導(dǎo)體襯底， 位于半導(dǎo)體襯底上的柵極、柵極介電層、位于柵極介電層上的柵極和位 于柵極介電層上的柵極兩側(cè)的間隙壁，以及半導(dǎo)體襯底內(nèi)位于柵極溝道 層與介電層兩側(cè)的源極和漏極，其中，襯底上的柵極溝道層與兩側(cè)的源 極和漏極的帶電離子為相同型態(tài)。不需要經(jīng)過形成反型導(dǎo)電離子，在較低的外加電壓下即可導(dǎo)電。半導(dǎo)體器件與襯底之間由垂直方向的PN節(jié)隔 離，PN節(jié)亦可用以降低漏電流。半導(dǎo)體器件還包括位于源極和漏極表面 延伸的連接界面層和沿柵極表面延伸的連接界面層。優(yōu)選地，所述半導(dǎo)體村底為硅、絕緣體上硅(SOI)或四價(jià)元素物 質(zhì)、或三價(jià)與五價(jià)元素的混合物。所述柵極溝道層中包含有五價(jià)離子摻 雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意一種，或者多 種。所述柵極溝道層中離子摻雜物的濃度為1E14到2E17/cm3。所述源 極和漏極中包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或 者氮之中的任意一種，或者多種。所述源極和漏極中離子摻雜物的濃度 為1E19到4E21/cm3。所述連接界面層為金屬硅化物。所述金屬硅化物 的金屬成分含鈷、鎳、鉬、鈦、鎢、銅、或者鈮之中的任意一種。優(yōu)選地，所述柵極溝道層中包含有三價(jià)離子摻雜物，所述摻雜物為 硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。所述柵極 溝道層中離子摻雜物的濃度為1E14到2E17/cm3。所述源極和漏極中包 含有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之 中的任意一種，或者多種。所述源極和漏極中離子摻雜物的濃度為1E19 到4E21/cm3。所述連接界面層為金屬硅化物。所述金屬硅化物的金屬 成分含鈷、鎳、鉬、鈦、鎢、銅、或者鈮之中的任意一種。本發(fā)明提供的另一種半導(dǎo)體器件，包括半導(dǎo)體襯底，位于半導(dǎo)體襯 底上的P型阱，柵極溝道層、柵極介電層、位于柵極介電層上的柵極和 位于柵極介電層上的柵極兩側(cè)的間隙壁，以及半導(dǎo)體襯底內(nèi)位于柵極溝 道層與介電層兩側(cè)的源極和漏極，位于源極和漏極表面延伸的連接界面層和沿柵極表面延伸的連接界面層，其特征在于所述襯底上的柵極溝 道層與兩側(cè)的源才及和漏極中的帶電離子為相同型態(tài)。所述半導(dǎo)體襯底為硅、絕緣體上硅(SOI)或四價(jià)元素物質(zhì)、或三價(jià) 與五價(jià)元素的混合物。所述P型阱中包含有三價(jià)離子摻雜物，所述摻雜物 為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。所述柵 極溝道層中包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或 者氮之中的任意一種，或者多種。所述源極和漏極中包含有五價(jià)離子摻 雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意一種，或者多 種。所述P型阱中離子摻雜物的濃度為lE16到2E19/cm3。所述柵極溝道層 中離子摻雜物的濃度為lE14到2E17/cm3。所述源極和漏極中離子摻雜物 的濃度為1E19到4E21/cm3。所述柵極介電層的厚度為10到100埃。所 述連接界面層為金屬硅化物。所述金屬硅化物的金屬成分含鈷、鎳、鉬、 鈦、鴒、銅、或者鈮之中的任意一種。所述柵極兩側(cè)的間隙壁為單層或 多層硅化物介電質(zhì)。所述半導(dǎo)體器件還包括位于柵極溝道層兩側(cè)的袋摻 雜區(qū)。本發(fā)明提供的另一種半導(dǎo)體器件，包括半導(dǎo)體襯底，位于半導(dǎo)體襯 底上的N型阱，柵極溝道層、柵極介電層、位于柵極介電層上的柵極和 位于柵極介電層上的柵極兩側(cè)的間隙壁，以及半導(dǎo)體襯底內(nèi)位于柵極溝 道層與介電層兩側(cè)的源極和漏極，位于源極和漏極表面延伸的連接界面 層和沿柵極表面延伸的連接界面層，其特征在于所述襯底上的柵極溝 道層與兩側(cè)的源極和漏極中的帶電離子為相同型態(tài)。所述半導(dǎo)體^j"底為珪、絕*彖體上石圭(SOI)或四《介元素物質(zhì)、或三價(jià) 與五價(jià)元素的混合物。所述N型阱中包含有五價(jià)離子摻雜物，所述摻雜物 為磷、砷、銻、鉍、或者氮之中的任意一種，或者多種。所述柵極溝道 層中包含有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、 或鋁之中的任意一種，或者多種。所述源極和漏極中包含有三價(jià)離子摻 雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。所述N型阱中離子摻雜物的濃度為1E16到2E19/cm3。所述柵 極溝道層中離子摻雜物的濃度為1E14到2E17/cm3。所述源極和漏極中離 子摻雜物的濃度為1E19到4E21/cm3。所述柵極介電層的厚度為10到 IOO埃。所述連接界面層為金屬硅化物。所述金屬硅化物的金屬成分含鈷、 鎳、鉬、鈦、鴒、銅、或者鈮之中的任意一種。所述柵極兩側(cè)的間隙壁 為單層或多層硅化物介電質(zhì)。所述半導(dǎo)體器件還包括位于柵極溝道層兩 側(cè)的袋摻雜區(qū)。本發(fā)明還相應(yīng)提供了一種半導(dǎo)體器件的制作方法，包括如下步驟提供半導(dǎo)體襯底，半導(dǎo)體襯底上形成隔離淺溝槽，經(jīng)二組以上光刻 膠掩膜與離子注入形成P阱層與NMOS柵極溝道層，和N阱層與PMOS 柵極溝道層，去除光刻膠掩膜。形成柵極介電質(zhì)氧化層，經(jīng)一組光膠掩 膜形成不同厚度的氧化層，去除光刻膠掩膜。沉積多晶硅，使用光刻膠 掩膜，刻蝕多晶硅，形成柵極。經(jīng)二組以上光刻膠掩膜與離子注入形成 NMOS源/漏極的重?fù)诫s區(qū)與源/漏極的袋摻雜區(qū)，和PMOS源極與漏極 的重?fù)诫s區(qū)與源/漏極的袋摻雜區(qū)，去除光刻膠掩膜。利用氣相沉積氧 化硅與氮化硅，用刻蝕形成柵極兩側(cè)的間隙壁。氣相沉積連接界面層金 屬，高溫退火，刻蝕形成源極和漏極表面延伸的連接界面層和沿柵極表 面延伸的連接界面層。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)的帶電離子為相同型態(tài)。利用外加電場(chǎng)改變載流子的能帶來(lái)控制溝道 層中載流子的導(dǎo)電性，而不需利用源/漏極之間的柵極溝道層形成反型 導(dǎo)電層來(lái)控制載流子的導(dǎo)電性。從結(jié)構(gòu)上來(lái)分析，本發(fā)明提供的半導(dǎo)體 器件，相當(dāng)于傳統(tǒng)的半導(dǎo)體器件之柵極溝道層長(zhǎng)度等于零的情況。本發(fā) 明提供的半導(dǎo)體器件結(jié)構(gòu)只在溝道與底層P阱或N阱之間有一縱向的 PN節(jié)，加上利用同型帶電離子的柵極溝道與源/漏極，離子耗盡區(qū)的 空間大為減少，在外加電壓降低的情況，亦可達(dá)到預(yù)期的飽和電流數(shù)值。由于柵極溝道層與兩側(cè)的源極和漏極之間的隔離無(wú)需PN節(jié)，直接利用 同型離子在不同摻雜物濃度所產(chǎn)生的電位差來(lái)隔離?？梢越档屯饧庸ぷ?電壓。因此，本發(fā)明的半導(dǎo)體器件與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn)1、 本發(fā)明提供的半導(dǎo)體器件在外加電壓為0.4到0.6伏特即可運(yùn) 作。不需要經(jīng)過形成反型導(dǎo)電離子，在較低的電場(chǎng)作用下即可完成電子 傳輸；2、 本發(fā)明提供的半導(dǎo)體器件，不需要經(jīng)過形成反型導(dǎo)電離子，速 度可以更快；3、 本發(fā)明提供的半導(dǎo)體器件在外加電壓的影響下，源極/漏極的高 電位端，由于沒有離子耗盡區(qū)，電場(chǎng)更均勻的分布于整個(gè)溝道，使熱載 流 離子效應(yīng)大大的降低；4、 本發(fā)明提供的半導(dǎo)體器件可降低運(yùn)作電壓，適用于制造更小， 密度更高與更可靠的半導(dǎo)體元件；5、 本發(fā)明提供的半導(dǎo)體器件可以使用較大范圍的源極/漏極和柵極 溝道層的摻雜離子濃度與較大范圍的柵極介電層厚度；6、 本發(fā)明提供的半導(dǎo)體器件可簡(jiǎn)化半導(dǎo)體器件制程。 附困說(shuō)明圖l是現(xiàn)有技術(shù)半導(dǎo)體器件的結(jié)構(gòu)示意圖； 圖2是本發(fā)明半導(dǎo)體器件^出結(jié)構(gòu)示意圖； 圖2A至圖2B是本發(fā)明的半導(dǎo)體器件工作原理示意圖； 圖3是本發(fā)明半導(dǎo)體器件第一實(shí)施例的結(jié)構(gòu)示意圖； 圖4是本發(fā)明半導(dǎo)體器件第二實(shí)施例的結(jié)構(gòu)示意圖。
具體實(shí)施方式
本發(fā)明的本質(zhì)在于半導(dǎo)體器件結(jié)構(gòu)的基礎(chǔ)原則的改變，其特征在于 襯底上的柵極溝道層與兩側(cè)的源極和漏極的帶電離子為相同型態(tài)。利用離子注入摻雜離子濃度的差異造成的電位勢(shì)壘形成源極經(jīng)柵極到漏極之間的隔離。由于結(jié)構(gòu)內(nèi)沒有PN節(jié)，電位勢(shì)壘低于通常含有PN節(jié) 的0.7伏特，對(duì)應(yīng)的運(yùn)作區(qū)域電位變化，低于半導(dǎo)體的能帶間隙的一半； 以硅為襯底的半導(dǎo)體為例，約為0.55伏特。所述半導(dǎo)體器件的外加運(yùn)作 電壓，可降低至0.4到0.6伏特。圖2是本發(fā)明的半導(dǎo)體器件基礎(chǔ)結(jié)構(gòu)示意圖。本發(fā)明的半導(dǎo)體器件， 參見圖2所示的結(jié)構(gòu)200，半導(dǎo)體襯底201上依次形成有隔離淺溝槽202， P 型阱203與N型阱204。在P型阱203內(nèi)，依次形成NMOS元件；所述NMOS 元件包括柵極溝道層205,介電層206和柵極207，源極與漏極的摻雜區(qū)208 與208"，和源極、漏極與柵極的連接界面層212。在N型井204內(nèi)，依次 形成PMOS元件；所述PMOS元件包括柵極溝道層205',介電層206'和 柵極207',源極與漏極的摻雜區(qū)208' 與208"，，和源極、漏極與柵極 的連接界面層212'。所述半導(dǎo)體襯底201為硅、絕緣體上硅(SOI)或四 價(jià)元素物質(zhì)、或三<介與五^f介元素的混合物。在上述NMOS元件中，柵極溝道層205與兩側(cè)的源極與漏極的摻雜區(qū) 208與208"中的帶電離子為相同型態(tài)。所述柵極溝道層205中包含有五 價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之中的任意一種， 或者多種，離子摻雜物的濃度為lE14到2E17/cm3。所述源極和漏極的摻 雜區(qū)208與208"中也包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、 鉍、或者氮之中的任意一種，或者多種，離子摻雜物的濃度為1E19到 4E21/cm3。所述連接界面層212為金屬硅化物，所述金屬硅化物的金屬成 分含鈷、鎳、鉬、鈦、鵠、銅、或者鈮之中的任意一種。在上述PMOS元件中，柵極溝道層205，中包含有三價(jià)離子摻雜物，所 述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。 所述柵極溝道層205，中離子摻雜物的濃度為lE14到2E17/cn^。在所述源極 和漏極的摻雜區(qū)208，與208，"中也包含有三價(jià)離子摻雜物，所述摻雜物為 硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。所述源極和漏極的摻雜區(qū)208，與208"，中離子摻雜物的濃度為1E19到4E21/cm3。 所述連接界面層212，為金屬硅化物，所述金屬硅化物的金屬成分含鈷、鎳、 鉬、鈦、鵠、銅、或者鈮之中的任意一種。本發(fā)明半導(dǎo)體器件的工作原理，參見圖2A所示的能帶圖。為了便 于說(shuō)明，圖2A中所示為本發(fā)明半導(dǎo)體器件的各區(qū)間導(dǎo)電能帶的關(guān)系， 即圖2中位于P型阱203內(nèi)的NMOS元件的源極208、柵極溝道層205、 與漏極208 "之間的導(dǎo)電區(qū)能帶圖。本圖對(duì)應(yīng)于圖2中柵極溝道層205 的摻雜離子濃度遠(yuǎn)低于源極208與漏極208 "的情況。在無(wú)外加電壓的 熱平衡狀態(tài)下，半導(dǎo)體器件結(jié)構(gòu)各區(qū)間的費(fèi)米能階為相同，柵極溝道層 與兩側(cè)的源極和漏極之間形成電位差小于0.55伏特的勢(shì)壘220。在此條 件下，實(shí)線208， 205， 208"表示各區(qū)間的導(dǎo)電區(qū)能帶。漏極在外加正 電壓221時(shí)，漏極的導(dǎo)電區(qū)能帶208"移至223,柵極溝道層的導(dǎo)電區(qū) 能帶205與源極的導(dǎo)電區(qū)能帶208無(wú)變化，半導(dǎo)體器件處?kù)恫粚?dǎo)電狀態(tài)。 當(dāng)柵極有一外加電壓222時(shí)，如果所加為負(fù)電壓，電子被排斥遠(yuǎn)離溝道 層，對(duì)應(yīng)于柵極溝道層導(dǎo)電區(qū)能帶205沿224方向加大柵極溝道層與源 極導(dǎo)電區(qū)能帶差，半導(dǎo)體器件處于不導(dǎo)電狀態(tài)。如果所加為正電壓，電 子被吸引至溝道層，對(duì)應(yīng)于柵極溝道層導(dǎo)電區(qū)能帶205沿222方向變化， 勢(shì)壘降低，當(dāng)電壓達(dá)到閾值電壓，如圖中225虛線所示，半導(dǎo)體器件處 於導(dǎo)電狀態(tài)。電子從源極流向漏極，電流方向則為從漏極流向源極。位于N型阱204內(nèi)的PMOS元件的能帶圖如圖2B所示。圖2B所 示為圖2中源才及208， " 、 4冊(cè)極溝道層205，、與漏極208，之間的導(dǎo)電區(qū) 能帶圖，本圖對(duì)應(yīng)于圖2中柵極溝道層205'的摻雜離子濃度遠(yuǎn)低於源 極208，"與漏極208'的情況。在無(wú)外加電壓的熱平衡狀態(tài)下，半導(dǎo)體 器件結(jié)構(gòu)各區(qū)間的費(fèi)米能階為相同，柵極溝道層與兩側(cè)的源極和漏極之 間形成電位差小于0.55伏特的勢(shì)壘230。在此條件下，實(shí)線208， "，205，， 208，表示各區(qū)間的導(dǎo)電區(qū)能帶。源極在外加正電壓231時(shí)，源極的導(dǎo) 電區(qū)能帶208，"移至233，柵極溝道層的導(dǎo)電區(qū)能帶205'與漏極的導(dǎo)電區(qū)能帶208'無(wú)變化，半導(dǎo)體器件處于不導(dǎo)電狀態(tài)。當(dāng)柵極有一外加 電壓232時(shí)，如果所加為正電壓，空穴被排斥遠(yuǎn)離溝道層，對(duì)應(yīng)于柵極 溝道層導(dǎo)電區(qū)能帶205，沿234方向加大柵極溝道層與漏極導(dǎo)電區(qū)能帶 差，半導(dǎo)體器件處于不導(dǎo)電狀態(tài)。如果所加為負(fù)電壓，空穴被吸引至溝 道層，對(duì)應(yīng)于柵極溝道層導(dǎo)電區(qū)能帶205'沿232方向變化，勢(shì)壘降低， 當(dāng)電壓達(dá)到閾值電壓，如圖中235虛線所示，半導(dǎo)體器件處于導(dǎo)電狀態(tài)。 空穴/人源擬J危向漏才及，電;危的方向亦為乂人源核j危向漏才及。圖3是本發(fā)明半導(dǎo)體器件第一實(shí)施例的結(jié)構(gòu)示意圖。參考圖3所示的本 發(fā)明半導(dǎo)體器件第一實(shí)施例的結(jié)構(gòu)300，半導(dǎo)體襯底301上依次形成有隔 離淺溝槽302， P型阱303與N型阱304。在P型阱303內(nèi)，依次形成NMOS 元件；所述NMOS元件包括柵極溝道層305,介電層306和柵極307，柵極 兩側(cè)的間隙壁310,源極與漏極的摻雜區(qū)308與308"，以及源極、漏極與 柵極的連接界面層312。在N型阱304內(nèi)，依次形成PMOS元件；所述PMOS 元件包括柵4及溝道層305'，介電層306'和沖冊(cè)極307'，柵才及兩側(cè)的間隙 壁310',源極與漏極的摻雜區(qū)308'與308'"，以及源極、漏極與柵極 的連接界面層312'。上述半導(dǎo)體襯底301為硅、絕緣體上硅(SOI)或四價(jià)元素物質(zhì)、 或三價(jià)與五價(jià)元素的混合物。在所述P型阱303中包含有三價(jià)離子摻雜 物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或 者多種，P型阱303中離子摻雜物的濃度為1E16到2E19/cm3。所述柵 極溝道層305中包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、 或者氮之中的任意一種，或者多種。所述源極和漏極的摻雜區(qū)308與 308"中也包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或 者氮之中的任意一種，或者多種。所述柵極溝道層305中離子摻雜物的 濃度為1E14到2E17/cm3。所述源極和漏極的摻雜區(qū)308與308"中離 子摻雜物的濃度為1E19到4E21/cm3。所述柵極介電層306的厚度為10到IOO埃。所述連接界面層312為金 屬硅化物。所述金屬硅化物的金屬成分含鈷、鎳、鉬、鈦、鵠、銅、或 者鈮之中的任意一種。所述柵極兩側(cè)的間隙壁310為單層或多層珪化物介電質(zhì)。在所述N型阱304中包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、 銻、鉍、或者氮之中的任意一種，或者多種。所述柵極溝道層305，中包 含有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之 中的任意一種，或者多種。所述源極和漏極的摻雜區(qū)308，與308"，中也 包含有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、或鋁之中的任意一種，或者多種。其中，所述N型阱304中離子摻雜物的濃 度為1E16到2E19/cm3。所述柵極溝道層305，中離子摻雜物的濃度為 1E14到2E17/cm3。所述源極和漏極的摻雜區(qū)308，與308"，中離子摻雜 物的濃度為1E19到4E21/cm3。所述柵極介電層306，的厚度為10到IOO埃。所述連接界面層312，為 金屬硅化物。所述金屬硅化物的金屬成分含鈷、鎳、鉬、鈦、鉤、銅、 或者鈮之中的任意一種。所述柵極兩側(cè)的間隙壁310，為單層或多層硅化物 介電質(zhì)。圖4是本發(fā)明半導(dǎo)體器件第二實(shí)施例的結(jié)構(gòu)示意圖。參考圖4所示 的本發(fā)明半導(dǎo)體器件結(jié)構(gòu)400,半導(dǎo)體襯底401上依次形成有隔離淺溝 槽402， P型阱403和N型阱404。在P型井403內(nèi)，依次形成NMOS 元件；所述NMOS元件包括柵-極溝道層405 ，介電層406和4冊(cè)極407, 柵極兩側(cè)的間隙壁410，源極與漏極的摻雜區(qū)408與408"，以及源極與 漏極的袋摻雜區(qū)409與409",和源極、漏極與柵極的連接界面層412。 在N型阱404內(nèi)，依次形成PMOS元件；所述PMOS元件包括柵極溝 道層405'，介電層406'和柵極407', 柵極兩側(cè)的間隙壁410，，源 極與漏極的摻雜區(qū)408，與408"，，以及源極與漏極的袋摻雜區(qū)409，與 409，"，和源極、漏極與柵極的連接界面層412'。本實(shí)施例中的半導(dǎo)體器件結(jié)構(gòu)400與前述半導(dǎo)體器件結(jié)構(gòu)300的區(qū)別僅在于增加了袋摻雜 區(qū)409與409"以及袋摻雜區(qū)409'與409，"。上述袋摻雜區(qū)能夠進(jìn)一 步降低村底中源極和漏極之間的漏電流。在P型井403中，袋摻雜區(qū) 409與409"的摻雜離子類型為P+型，在N型阱404中，袋摻雜區(qū)409' 與409'" 的摻雜離子類型為N^型。本發(fā)明還提供了 一種半導(dǎo)體器件的制作方法，包括如下步驟 提供半導(dǎo)體襯底，半導(dǎo)體村底上形成隔離淺溝槽，經(jīng)二組以上光刻 膠掩膜與離子注入形成P阱層和NMOS柵極溝道層，與N阱層和PMOS 柵極溝道層，去除光刻膠掩膜。形成柵極介電質(zhì)氧化層，經(jīng)一組以上光 膠掩膜形成不同厚度的氧化層，去除光刻膠掩膜。沉積多晶硅，使用光 刻膠掩膜，干法刻蝕多晶硅，形成柵極。經(jīng)二組以上光刻膠掩膜與離子 注入形成NMOS源/漏極的重?fù)诫s區(qū)與源/漏極的袋摻雜區(qū)，和PMOS 源極與漏極的重?fù)诫s區(qū)與源/漏極的袋摻雜區(qū)，去除光刻膠掩膜，高溫 退火。利用氣相沉積氧化硅與氮化硅，用干法刻蝕形成柵極兩側(cè)的間隙 壁。氣相沉積連接界面層金屬，高溫退火，干法刻蝕形成源極和漏極表 面延伸的連接界面層和沿柵極表面延伸的連接界面層。其中柵極溝道層 與柵極兩側(cè)的源極與漏極的摻雜區(qū)中的帶電離子為相同型態(tài)。綜上所述，本發(fā)明半導(dǎo)體器件及其制作方法提供一種運(yùn)作原理，半 導(dǎo)體器件的結(jié)構(gòu)內(nèi)的柵極溝道層與兩側(cè)的源極和漏極的帶電離子為相 同型態(tài)。本發(fā)明半導(dǎo)體器件的結(jié)構(gòu)屬于半導(dǎo)體元件的基礎(chǔ)原理與應(yīng)用， 由此可延伸到各種器件設(shè)計(jì)與應(yīng)用的變化和線路連接不——例舉。包含 邏輯元件、儲(chǔ)存器元件、驅(qū)動(dòng)器元件、接受器元件、控制器元件、微處 理系統(tǒng)元件、與系統(tǒng)元件等，都在本發(fā)明半導(dǎo)體器件的保護(hù)范圍內(nèi)。雖 然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明。任何熟 悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用 上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和 修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修 改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1. 一種半導(dǎo)體器件，包括半導(dǎo)體襯底，位于半導(dǎo)體襯底上的柵極、柵極介電層、位于柵極介電層上的柵極，和半導(dǎo)體襯底內(nèi)位于柵極溝道層與介電層兩側(cè)的源極和漏極，以及位于源極和漏極表面延伸的連接界面層和沿柵極表面延伸的連接界面層，其特征在于所述襯底上的柵極溝道層與兩側(cè)的源極和漏極中的帶電離子為相同型態(tài)。
2、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述半導(dǎo)體 襯底為硅、絕緣體上硅(SOI)或四價(jià)元素物質(zhì)、或三價(jià)與五價(jià)元素的 混合物。
3、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述柵極溝 道層中包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮 之中的任意一種，或者多種。
4、 根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于所述柵極溝 道層中離子摻雜物的濃度為1E14到2E17/cm3。
5、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述源極和 漏極中包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮 之中的任意一種，或者多種。
6、 根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于所述源極和 漏極中離子摻雜物的濃度為1E19到4E21/cm3。
7、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述連接界 面層為金屬硅化物。
8、 根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其特征在于所述金屬硅 化物的金屬成分含鈷、鎳、鉬、鈦、鵠、銅、或者鈮之中的任意一種。
9、 根據(jù)權(quán)利要求1至8所述的任意一種半導(dǎo)體器件，應(yīng)用于電子 器件之范圍包含邏輯元件、儲(chǔ)存器元件、驅(qū)動(dòng)器元件、接受器元件、控 制器元件、微處理系統(tǒng)元件、與系統(tǒng)元件等。
10、 一種半導(dǎo)體器件，包括半導(dǎo)體襯底，位于半導(dǎo)體村底上的柵極、 柵極介電層、位于柵極介電層上的柵極，和半導(dǎo)體襯底內(nèi)位于柵極溝道層兩側(cè)的源極和漏極，以及位于源極和漏極表面延伸的連接界面層和沿柵極表面延伸的連接界面層，其特征在于襯底上的柵極溝道層與兩側(cè) 的源極和漏極中的帶電離子為相同型態(tài)。
11、 根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于所述半導(dǎo) 體襯底為硅、絕緣體上硅(SOI)或四價(jià)元素物質(zhì)、或三價(jià)與五價(jià)元素 的混合物。
12、 根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于所述柵極 溝道層中包含有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、 鉈、或鋁之中的任意一種，或者多種。
13、 根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于所述柵極 溝道層中離子摻雜物的濃度為1E14到2E17/cm3。
14、 根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于所述源極 和漏極中包含有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、 鉈、或鋁之中的任意一種，或者多種。
15、 根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其特征在于所述源極 和漏極中離子4參雜物的濃度為1E19到4E21/cm3。
16、 根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于；所述連接 界面層為金屬硅化物。
17、 根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其特征在于；所述金屬 硅化物的金屬成分含鈷、鎳、鉬、鈦、鵠、銅、或者鈮之中的任意一種。
18、 根據(jù)權(quán)利要求10至17所述的任意一種半導(dǎo)體器件，應(yīng)用于電 子器件之范圍包含邏輯元件、儲(chǔ)存器元件、驅(qū)動(dòng)器元件、接受器元件、 控制器元件、微處理系統(tǒng)元件、與系統(tǒng)元件等。
19、 一種半導(dǎo)體器件，包括半導(dǎo)體襯底，位于半導(dǎo)體襯底上的P型 阱，柵極溝道層、柵極介電層、位于柵極介電層上的柵極和位于柵極介 電層上的柵極兩側(cè)的間隙壁，以及半導(dǎo)體襯底內(nèi)位于柵極溝道層與介電 層兩側(cè)的源極和漏極，位于源極和漏極表面延伸的連接界面層和沿柵極表面延伸的連接界面層，其特征在于所述襯底上的柵極溝道層與兩側(cè) 的源極和漏極中的帶電離子為相同型態(tài)。
20、 根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其特征在于所述半導(dǎo) 體襯底為硅、絕纟彖體上珪(SOI)或四價(jià)元素物質(zhì)、或三〗介與五價(jià)元素 的混合物。
21、 根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其特征在于所述P型 阱中包含有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、鉈、 或鋁之中的任意一種，或者多種。
22、 根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其特征在于所述柵極 溝道層中包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者 氮之中的任意一種，或者多種。
23、 根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其特征在于所述源極 和漏極中包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者 氮之中的任意一種，或者多種。
24、 根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，其特征在于所述P型 阱中離子摻雜物的濃度為1E16到2E19/cm3。
25、 根據(jù)權(quán)利要求22所述的半導(dǎo)體器件，其特征在于所述柵極 溝道層中離子摻雜物的濃度為1E14到2E17/cm3。
26、 根據(jù)權(quán)利要求23所述的半導(dǎo)體器件，其特征在于所述源極 和漏極中離子摻雜物的濃度為1E19到4E21/cm3。
27、 根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其特征在于所述柵極 介電層的厚度為10到100埃。
28、 根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其特征在于所述連接 界面層為金屬硅化物。
29、 根據(jù)權(quán)利要求28所述的半導(dǎo)體器件，其特征在于所述金屬 硅化物的金屬成分含鈷、鎳、鉬、鈦、鎢、銅、或者鈮之中的任意一種。
30、 根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其特征在于所述柵極兩側(cè)的間隙壁為單層或多層硅化物介電質(zhì)。
31、 根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其特征在于所述半導(dǎo) 體器件還包括位于柵極溝道層兩側(cè)的袋摻雜區(qū)。
32、 根據(jù)權(quán)利要求19至31所述的任意一種半導(dǎo)體器件，應(yīng)用于電 子器件之范圍包含邏輯元件、儲(chǔ)存器元件、驅(qū)動(dòng)器元件、接受器元件、 控制器元件、微處理系統(tǒng)元件、與系統(tǒng)元件等。
33、 一種半導(dǎo)體器件，包括半導(dǎo)體襯底，位于半導(dǎo)體襯底上的N型 阱，柵極溝道層、柵極介電層、位于柵極介電層上的柵極和位于柵極介 電層上的柵極兩側(cè)的間隙壁，以及半導(dǎo)體襯底內(nèi)位于柵極溝道層與介電 層兩側(cè)的源極和漏極，位于源極和漏極表面延伸的連接界面層和沿柵極 表面延伸的連接界面層，其特征在于所述襯底上的柵極溝道層與兩側(cè) 的源極和漏極中的帶電離子為相同型態(tài)。
34、 根據(jù)權(quán)利要求33所述的半導(dǎo)體器件，其特征在于所述半導(dǎo) 體襯底為硅、絕緣體上硅(SOI)或四價(jià)元素物質(zhì)、或三價(jià)與五價(jià)元素 的混合物。
35、 根據(jù)權(quán)利要求33所述的半導(dǎo)體器件，其特征在于；所述N型 阱中包含有五價(jià)離子摻雜物，所述摻雜物為磷、砷、銻、鉍、或者氮之 中的任意一種，或者多種。
36、 根據(jù)權(quán)利要求33所述的半導(dǎo)體器件，其特征在于；所述柵極 溝道層中包含有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、 鉈、或鋁之中的任意一種，或者多種。
37、 根據(jù)權(quán)利要求33所述的半導(dǎo)體器件，其特征在于；所述源極 和漏極中包含有三價(jià)離子摻雜物，所述摻雜物為硼、氟化硼、鎵、銦、 鉈、或鋁之中的任意一種，或者多種。
38、 根據(jù)權(quán)利要求35所述的半導(dǎo)體器件，其特征在于所述N型 阱中離子摻雜物的濃度為1E16到2E19/cm3。
39、 根據(jù)權(quán)利要求36所述的半導(dǎo)體器件，其特征在于所述柵極溝道層中離子摻雜物的濃度為1E14到2E17/cm3。
40、 根據(jù)權(quán)利要求37所述的半導(dǎo)體器件，其特征在于；所述源極 和漏極中離子4參雜物的濃度為1E19到4E21/cm3。
41、 根據(jù)權(quán)利要求33所述的半導(dǎo)體器件，其特征在于所述柵極 介電層的厚度為10到100埃。
42、 根據(jù)權(quán)利要求33所述的半導(dǎo)體器件，其特征在于所述連接 界面層為金屬硅化物。
43、 根據(jù)權(quán)利要求42所述的半導(dǎo)體器件，其特征在于所述金屬 硅化物的金屬成分含鈷、鎳、鉬、鈦、鴒、銅、或者鈮之中的任意一種。
44、 根據(jù)權(quán)利要求33所述的半導(dǎo)體器件，其特征在于所述柵極 兩側(cè)的間隙壁為單層或多層硅化物介電質(zhì)。
45、 根據(jù)權(quán)利要求33所述的半導(dǎo)體器件，其特征在于所述半導(dǎo) 體器件還包括位于柵極溝道層兩側(cè)的袋摻雜區(qū)。
46、 根據(jù)權(quán)利要求33至45所述的任意一種半導(dǎo)體器件，應(yīng)用于電 子器件之范圍包含邏輯元件、儲(chǔ)存器元件、驅(qū)動(dòng)器元件、接受器元件、 控制器元件、微處理系統(tǒng)元件、與系統(tǒng)元件等。
47、 一種半導(dǎo)體器件的制作方法，包括如下步驟 提供半導(dǎo)體襯底；半導(dǎo)體襯底上形成隔離淺溝槽；在所述溝槽兩側(cè)的襯底中形成阱區(qū)；執(zhí)行第 一 離子注入工藝形成柵極溝道層；在所述襯底表面形成柵極介電層；沉積多晶硅層并刻蝕所述多晶硅層形成柵極；執(zhí)行第二離子注入工藝形成源極和漏極的重?fù)诫s區(qū)；在所述柵^ l兩側(cè)形成間隙壁；在所述柵極、源極和漏極表面連接界面層。
48、 根據(jù)權(quán)利要求47所述的方法，其特征在于所述方法還包括執(zhí)行第二離子注入工藝形成袋摻雜區(qū)的步驟。
49、 根據(jù)權(quán)利要求47所述的方法，其特征在于執(zhí)行第二離子注 入工藝后所述方法還包括高溫退火的步驟。
50、 根據(jù)權(quán)利要求47或48所述的方法，其特征在于所述第一離 子注入工藝和第二離子注入工藝中注入的帶電離子為相同型態(tài)。
51、 根據(jù)權(quán)利要求50所述的方法，其特征在于所述第一離子注 入工藝中注入的離子摻雜物的濃度為1E14到2E17/cm3。
52、 根據(jù)權(quán)利要求50所述的方法，其特征在于所述第二離子注 入工藝中注入的離子4參雜物的濃度為1E19到4E21/cm3。
53、 根據(jù)權(quán)利要求47所述的方法，其特征在于所述柵極介電層 的厚度為10到100埃。
54、 根據(jù)權(quán)利要求47所述的方法，其特征在于所述連接界面層 為金屬硅化物。
55、 根據(jù)權(quán)利要求54所述的方法，其特征在于所述金屬硅化物 的金屬成分含鈷、鎳、鉬、鈦、鎢、銅、或者鈮之中的任意一種。
56、 根據(jù)權(quán)利要求47所述的方法，其特征在于所述柵極兩側(cè)的 間隙壁為單層或多層硅化物介電質(zhì)。
全文摘要
一種半導(dǎo)體器件及其制作方法，所述半導(dǎo)體器件包括半導(dǎo)體襯底，位于半導(dǎo)體襯底上的柵極、柵極介電層、位于柵極介電層上的柵極，以及半導(dǎo)體襯底內(nèi)位于柵極溝道層兩側(cè)的源極和漏極。本發(fā)明半導(dǎo)體器件的特征在于襯底上的柵極溝道層與兩側(cè)的源極和漏極的帶電離子為相同型態(tài)。利用柵極溝道層半導(dǎo)體襯底上摻雜離子濃度與源極和漏極摻雜離子濃度的差異；源/漏極在外加橫向電壓的作用下，柵極溝道的電子或空穴束縛于不導(dǎo)電的狀態(tài)。在縱向外加電場(chǎng)的影響下而處于自由移動(dòng)狀態(tài)，電子遷移率隨橫向電場(chǎng)而極快加速，以控制源極和漏極之間的電導(dǎo)率。本發(fā)明半導(dǎo)體器件可以提供更快速，供電壓更低，與密度更高的半導(dǎo)體元件。
文檔編號(hào)H01L21/02GK101246903SQ200710037679
公開日2008年8月20日 申請(qǐng)日期2007年2月13日 優(yōu)先權(quán)日2007年2月13日
發(fā)明者王津洲 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司