專利名稱：層疊電感器的制作方法
技術領域：
本發(fā)明涉及層疊電感器，尤其涉及用于高頻電路的層疊電感器。
背景技術：
在阻抗匹配或高次諧波陷波電路等中所用的用于高頻電路的層疊電感器中，除了適合用途的電感以及自身共振頻率之外，還要求高的Q值。雖然Q值是依賴于電感的數(shù)值，但由于其因?qū)盈B電感器自身或?qū)嶋H組裝狀態(tài)下產(chǎn)生的電容成分(雜散電容)的影響而降低，因而降低該電容成分的方法一般作為提高Q值的方法被采用。
專利文獻1日本特開2001-23823號公報專利文獻2日本特開2000-30946號公報專利文獻3日本特開平11-97244號公報專利文獻4日本特開2001-155938號公報在降低電容成分來提高Q值的現(xiàn)有方法中，例如，使線圈的線間距離增加從而使線間的電容成分降低的方法，隨著線間距離的增加磁路長度變長電感降低因而Q值降低。另外，在芯片的一部分使用低介電常數(shù)材料的方法，與用低介電常數(shù)材料來構成芯片整體的情況相比Q值低下。此外，使用雙螺旋結(jié)構的線圈的方法，由于線圈的線間的電容成分反而增加導致Q值降低。還有，減小外部電極的方法，因外部電極的面積減少犧牲了結(jié)構強度，尤其是在實際組裝面上設置外部電極、將該外部電極與線圈以通孔連接的結(jié)構中，由于產(chǎn)生于該通孔與線圈之間的電容成分導致Q值低下。即，由于降低電容成分來提高Q值的現(xiàn)有方法的任何一種都含有使Q值低下的因素，因而即使可提高Q值也存在著各自的極限。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述情況而作出的，其目的在于提供一種以必要的電感獲得高Q值的層疊電感器。
為了實現(xiàn)上述目的，本發(fā)明是一種層疊電感器，該層疊電感器具備具有規(guī)定的線寬度、線厚度、線間距離以及匝數(shù)的線圈，其特征在于令上述線圈的線寬度為e、線厚度為t、線間距離為d時，由a＝d/e(t+d)的式子求出的a值處在5～20的范圍內(nèi)。
在該層疊電感器中，通過使當上述線圈的線寬度為e、線厚度為t、線間距離為d時由a＝d/e(t+d)的式子求出的a值處在5～20的范圍內(nèi)，能夠以必要的電感獲得高Q值。
此外，本發(fā)明是一種層疊電感器，該層疊電感器具備具有規(guī)定匝數(shù)的線圈、以及存在于該線圈內(nèi)側(cè)的芯，其特征在于上述芯的體積相對于上述線圈的體積的比在3～10的范圍內(nèi)。
在該層疊電感器中，通過使芯的體積相對于上述線圈的體積的比在3～10的范圍內(nèi)，能夠以必要的電感獲得高Q值。
根據(jù)本發(fā)明，可提供能夠以必要的電感獲得高Q值的層疊電感器。
本發(fā)明的上述目的和除此之外的目的、結(jié)構特征、以及作用效果，可通過以下的說明和附圖明確。


圖1是表示本發(fā)明的一個實施方式的層疊電感器的俯視圖。
圖2是圖1所示的層疊電感器的寬度方向的側(cè)視圖。
圖3是圖1所示的層疊電感器的長度方向的側(cè)視圖。
圖4是圖1所示的線圈的分解立體圖。
圖5是沿圖1的x-x線剖切的剖視圖。
圖6是2～3nH的層疊電感器中a的值的驗證數(shù)據(jù)。
圖7是3～4nH的層疊電感器中a的值的驗證數(shù)據(jù)。
圖8是4～5nH的層疊電感器中a的值的驗證數(shù)據(jù)。
圖9是5～6nH的層疊電感器中a的值的驗證數(shù)據(jù)。
圖10是6～7nH的層疊電感器中a的值的驗證數(shù)據(jù)。
圖11是7～9nH的層疊電感器中a的值的驗證數(shù)據(jù)。
圖12是9～11nH的層疊電感器中a的值的驗證數(shù)據(jù)。
圖13是11～14nH的層疊電感器中a的值的驗證數(shù)據(jù)。
圖14是14～17nH的層疊電感器中a的值的驗證數(shù)據(jù)。
圖15是17～21nH的層疊電感器中a的值的驗證數(shù)據(jù)。
圖16是21～26nH的層疊電感器中a的值的驗證數(shù)據(jù)。
圖17是5.6nH的層疊電感器中W/L比的驗證數(shù)據(jù)。
具體實施例方式
圖1～圖5表示本發(fā)明的一個實施方式。圖1是層疊電感器的仰視圖，圖2是圖1所示的層疊電感器的寬度方向的側(cè)視圖。圖3是圖1所示的層疊電感器的長度方向的側(cè)視圖。圖4是圖1所示的線圈的分解立體圖。圖5是沿圖1的x-x線剖切的剖視圖。
圖1～圖5所示的層疊電感器具有內(nèi)置有圓筒狀線圈11的長方體形狀的芯片12；以與線圈11的兩端的引出部分導通的方式設在芯片12的長度方向兩端部的一對外部電極13。
圖1～圖3的L表示層疊電感器的長度，W表示層疊電感器的寬度，T表示層疊電感器的高度。若舉出具體的數(shù)值，則長度L為1.00±0.05mm，寬度W為0.65±0.05mm，高度T為0.50±0.05mm。由于外部電極13的厚度為幾十μm，所以芯片的長度、寬度以及高度也是與上述的長度L、寬度W以及高度T近似的值。
如圖4所示，線圈11具有將四個單位導體線11a、11b、11c、11d借助通孔SHa、SHb、SHc在高度方向上連接的結(jié)構。最上位的單位導體線11a和最下位的單位導體線11d分別一體地具有引出部分11a1、11d1，一個引出部分11a1的端部與一個外部電極13連接，另一個引出部分11d1與另一個外部電極連接。
另外，如圖5所示，線圈11的卷繞部分(除引出部分11a1、11d1之外的部分)具有規(guī)定的線寬度e、線厚度t、以及線間距離d。雖然圖中所示線圈11的實質(zhì)匝數(shù)為2，但該匝數(shù)可以根據(jù)所需電感適當增減。芯片12的線圈11的內(nèi)側(cè)部分為橫截面為大致橢圓形的芯14。
此外，上述層疊電感器的芯片12的材料為硼硅酸玻璃(也可含有氧化鋁)，線圈11的材料為銀，外部電極13的材料為銀且在其表面上依次鍍有鎳和錫。
上述層疊電感器經(jīng)以下步驟被制造將硼硅酸玻璃粉末和包含有機粘合劑和有機溶劑等的粘合液涂敷載體膜片上并干燥，形成片的步驟；在片上根據(jù)需要形成通孔，印刷并干燥銀涂漿，形成圖4所示的四種單位導體線的步驟；將形成有單位導體線的四種片同未形成導體線的片一起以規(guī)定的順序?qū)盈B并壓接的步驟；將壓接片裁斷成零件尺寸的步驟；將裁斷芯片在規(guī)定條件下燒結(jié)的步驟；進行燒結(jié)芯片的銀涂漿涂敷并燒結(jié)，形成外部電極的步驟；在外部電極的表面上依次形成鎳鍍層和錫鍍層的步驟。
圖1～圖5所示的層疊電感器中，根據(jù)a＝d/e(t+d)…式1求出的a的值在5～20的范圍內(nèi)，換言之，該層疊電感器以使a的值處于5～20范圍內(nèi)的方式被制造。該式1中的e為線圈11的線寬度，t為線圈11的線厚度，d為線圈11的線間距離(參照圖5)。
首先，說明得出上述式1的理由和過程。
上述式1是以如下的理由而導出的，即，鑒于結(jié)構上不可能使層疊電感器的電容成分為零、電感與電容為相反的關系、電感與電容之間存在著最適宜的平衡等，為了以必要的電感得到高Q值，應著眼于層疊電感器的電感相對于電容的比。
詳細地說，在層疊電感器的電感L為圓筒狀線圈的情況下，可表示為L＝kμN2S/H…式2。
該式2中的k為長岡系數(shù)，μ為相對磁導率，N為匝數(shù)，S為線圈的截面積，H為磁路長度。另一方面，層疊電感器的電容C可表示為C＝εA/d…式3。
該式3中的ε為相對介電常數(shù)，A為導體線的相對面積，d為線間距離。
芯截面積S在導體長為p時，可由S＝π(p/2πN)2表示，磁路長度H可由H＝N(t+d)表示，從而上述式2可變化為L＝(kμ/4π)×(p2/N(t+d))…式4。
另一方面，由于導體線的相對面積A可由A＝ep表示，因而上述式3可變化為C＝εsp/d…式5。
也就是說，層疊電感器的電感的相對于電容的比(L/C比)為L/C＝(kμ/4πε)×(p/N)×(d/e(t+d))…式6，由于該式6中的(kμ/4πε)和(p/N)可取為常數(shù)，因而(d/e(t+d))決定著層疊電感器的電感的相對于電容的比。
上述式1是通過這樣的算式變化而導出的，如果a的值處于規(guī)定的數(shù)值范圍內(nèi)，便認為能夠得到以必要的電感獲得Q值高的層疊電感器。
接下來，引用圖6～圖16所示的a的值的驗證數(shù)據(jù)，對由上述式1求出的a的值的最適宜范圍(5～20)進行說明。
為了探討Q值的峰值以及分布，對應于各電感、準備線圈的線寬度e、線厚度t、線間距離d不同的多個層疊電感器，在10個部位對各層疊電感器的線圈的線寬度e、線厚度t、線間距離d進行測定，圖6～圖16所示a的值是利用該測定時的平均值而計算得到的。在各圖的最左欄表示峰值的Q值和其a值，在其右側(cè)表示顯示出比峰值的Q值低的Q值的、層疊電感器的Q值和其a值。此外，ΔQ(％)是以百分率表示與峰值Q值的偏差，除峰值Q值以外全部為負值。并且，在評價中，對進入峰值Q值的-20％以內(nèi)的情形標記○符號，對超過-20％的情形標記×符號。該-20％的臨界值是根據(jù)以峰值Q值為基準時的負側(cè)公差得到的，此處，將處于峰值Q值-20％以內(nèi)的層疊電感器認定為處于Q值的優(yōu)良品公差內(nèi)。
圖6是2～3nH的層疊電感器中a的值的驗證數(shù)據(jù)。該情況下的峰值Q值為89、其a值為8.0，在用于驗證的層疊電感器中ΔQ(％)為-20％以內(nèi)的層疊電感器的a值為5.0～15.8。
圖7是3～4nH的層疊電感器中a的值的驗證數(shù)據(jù)。該情況下的峰值Q值為65、其a值為9.2，在用于驗證的層疊電感器中ΔQ(％)為-20％以內(nèi)的層疊電感器的a值為8.6～19.2。
圖8是4～5nH的層疊電感器中a的值的驗證數(shù)據(jù)。該情況下的峰值Q值為65、其a值為8.3，在用于驗證的層疊電感器中ΔQ(％)為-20％以內(nèi)的層疊電感器的a值為5.0～14.9。
圖9是5～6nH的層疊電感器中a的值的驗證數(shù)據(jù)。該情況下的峰值Q值為63、其a值為8.3，在用于驗證的層疊電感器中ΔQ(％)為-20％以內(nèi)的層疊電感器的a值為5.0～15.2。
圖10是6～7nH的層疊電感器中a的值的驗證數(shù)據(jù)。該情況下的峰值Q值為57、其a值為10.4，在用于驗證的層疊電感器中ΔQ(％)為-20％以內(nèi)的層疊電感器的a值為5.0～15.4。
圖11是7～9nH的層疊電感器中a的值的驗證數(shù)據(jù)。該情況下的峰值Q值為60、其a值為9.9，在用于驗證的層疊電感器中ΔQ(％)為-20％以內(nèi)的層疊電感器的a值為5.0～14.9。
圖12是9～11nH的層疊電感器中a的值的驗證數(shù)據(jù)。該情況下的峰值Q值為55、其a值為9.9，在用于驗證的層疊電感器中ΔQ(％)為-20％以內(nèi)的層疊電感器的a值為5.5～14.9。
圖13是11～14nH的層疊電感器中a的值的驗證數(shù)據(jù)。該情況下的峰值Q值為54、其a值為6.2，在用于驗證的層疊電感器中ΔQ(％)為-20％以內(nèi)的層疊電感器的a值為5.5～19.7。
圖14是14～17nH的層疊電感器中a的值的驗證數(shù)據(jù)。該情況下的峰值Q值為48、其a值為6.2，在用于驗證的層疊電感器中ΔQ(％)為-20％以內(nèi)的層疊電感器的a值為5.5～17.1。
圖15是17～21nH的層疊電感器中a的值的驗證數(shù)據(jù)。該情況下的峰值Q值為47、其a值為8.2，在用于驗證的層疊電感器中ΔQ(％)為-20％以內(nèi)的層疊電感器的a值為5.0～17.9。
圖16是21～26nH的層疊電感器中a的值的驗證數(shù)據(jù)。該情況下的峰值Q值為45、其a值為10.4，在用于驗證的層疊電感器中ΔQ(％)為-20％以內(nèi)的層疊電感器的a值為5.0～20.0。
由于每個電感都有一些偏差，因而根據(jù)圖6～圖16的驗證數(shù)據(jù)可得出，若a的值大概在5～20的范圍內(nèi)，則其Q值可進入峰值Q值的-20％以內(nèi)。換言之，通過使根據(jù)上述式1[a＝d/e(t+d)]求出的a值處在5～20的范圍內(nèi)，能夠以必要的電感獲得高Q值。雖然圖中未示出，在其他方式的層疊電感器中雖然存在一些偏差但可得出同樣的結(jié)果。
另外，可以使層疊電感器的Q值根據(jù)寬度W的相對于長度L的比(W/L比)變化。圖17是表示5.6nH的層疊電感器中W/L比的驗證數(shù)據(jù)的圖表，驗證所用的層疊電感器的線圈11的實際匝數(shù)為3，使芯14的寬度方向尺寸基本上與層疊電感器的寬度W成比例地增加。
從圖17可知，將長度L固定為1.00mm、使寬度W在0.50～1.00mm內(nèi)變化則Q值增加。ΔQ(％)是將與寬度W為0.50mm時的Q值(最低值)的偏差以百分率表示的值，除寬度W為0.50mm時以外全部為正值。W/L比(％)為60％以上時ΔQ(％)超過15％。
也就是說，如果W/L比(％)為60％以上，則相比于W/L比(％)50％的情況，可將Q值提高15％以上。換言之，如果使寬度W的相對于長度L的比為0.6以上，則可以進一步提高Q值。若W/L比(％)為80％以上，則由于需要與一個以上的尺寸的層疊電感器相當?shù)拿娣e作為實際組裝空間，因而實用中的W/L比(％)的上限以75％為標準。雖然圖中未示出，在其他方式的層疊電感器中雖然存在一些偏差但可得出同樣的結(jié)果。
另外，雖然在上述說明中，表示了使根據(jù)上述式1[a＝d/e(t+d)]求出的a值處在5～20的范圍內(nèi)的層疊電感器，但作為代替它的方式，通過使層疊電感器的芯14的體積相對于線圈11的體積的比在3～10的范圍內(nèi)，可得到以必要的電感得到高Q值的層疊電感器。由于芯14的體積可通過芯截面積S×磁路長度H求得、線圈11的體積可通過線圈11的線寬度e×線厚度t×導體長度p求得，所以能夠簡單地求出層疊電感器的芯14的體積相對于線圈11的體積的比。
權利要求
1.一種層疊電感器，該層疊電感器具備具有規(guī)定的線寬度、線厚度、線間距離以及匝數(shù)的線圈，其特征在于令上述線圈的線寬度為e、線厚度為t、線間距離為d時，由a＝d/e(t+d)的式子求出的a值處在5～20的范圍內(nèi)。
2.一種層疊電感器，該層疊電感器具備具有規(guī)定匝數(shù)的線圈、以及存在于該線圈內(nèi)側(cè)的芯，其特征在于上述芯的體積相對于上述線圈的體積的比在3～10的范圍內(nèi)。
3.如權利要求1或2所述的層疊電感器，其特征在于層疊電感器形成為具有規(guī)定的長度、寬度、以及高度的長方體形狀，上述寬度的相對于上述長度的比為0.6以上。
全文摘要
本發(fā)明提供一種能夠以必要的電感獲得高Q值的層疊電感器。通過使當上述線圈的線寬度為e、線厚度為t、線間距離為d時，由a＝d/e(t+d)的式子求出的a值處在5～20的范圍內(nèi)，能夠以必要的電感獲得高Q值。
文檔編號H01F27/28GK101038813SQ200710005530
公開日2007年9月19日 申請日期2007年2月9日 優(yōu)先權日2006年2月9日
發(fā)明者石井浩司 申請人:太陽誘電株式會社