專利名稱：用于形成nmos與pmos晶體管中的凹陷的受應(yīng)變的漏極/源極區(qū)的技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大致是有關(guān)集成電路的形成，且詳言之，是有關(guān)藉由使用， 例如，硅/鍺而形成不同晶體管類型的源極/漏極區(qū)以增進(jìn)MOS晶體管 的信道區(qū)域中的電荷載體移動(dòng)性。
背景技術(shù)：
集成電路的制造必需根據(jù)指定的電路配置圖在給定的芯片區(qū)域上 形成大量的電路組件。 一般而言，現(xiàn)在實(shí)施的是復(fù)數(shù)工藝技術(shù)，其中， 就復(fù)雜電路而言，例如微處理器及儲(chǔ)存芯片等，由于就操作速度及/或 電源消耗及/或成本效率的觀點(diǎn)來(lái)看的優(yōu)異特性，使得CMOS技術(shù)為現(xiàn) 今最有希望的方法。在使用CMOS技術(shù)制造復(fù)雜集成電路的期間，數(shù) 百萬(wàn)的晶體管，亦即，N-信道晶體管與P-信道晶體管，是形成于包括 結(jié)晶性半導(dǎo)體層的襯底(substrate)上。MOS晶體管，不論是考慮N-信 道晶體管或P-信道晶體管，包含由漏極與源極區(qū)之間配置經(jīng)反向摻雜 的信道區(qū)的經(jīng)高度摻雜的漏極與源極區(qū)界面所形成的所謂的PN接面 (junction)。該信道區(qū)的導(dǎo)電性，亦即，該導(dǎo)電信道的驅(qū)動(dòng)電流能力，是藉由 在該信道區(qū)上方形成并且藉由薄絕緣層與該信道區(qū)隔開(kāi)的柵極電極 (gatedectrode)予以控制。該信道區(qū)的導(dǎo)電性，在形成導(dǎo)電信道時(shí)，由 于適當(dāng)控制電壓施于該柵極電極，取決于該摻雜物濃度、大多數(shù)電荷 載體的移動(dòng)性、及就該晶體管寬度方向的給定信道區(qū)延伸程度來(lái)說(shuō)， 取決于該源極與漏極區(qū)之間的距離，該距離亦稱為信道長(zhǎng)度。因此， 結(jié)合憑借對(duì)該柵極電極施加控制電壓而使該絕緣層下方迅速地產(chǎn)生導(dǎo) 電信道的能力，該信道區(qū)的總體導(dǎo)電性實(shí)質(zhì)上決定了該MOS晶體管的 效能。由此，該信道長(zhǎng)度的減短，及與彼相關(guān)的信道電阻率降低，使5該信道長(zhǎng)度成為完成該等集成電路的操作速度提升的主要設(shè)計(jì)基準(zhǔn)。然而，該等晶體管尺寸的持續(xù)縮小涉及復(fù)數(shù)與彼相關(guān)的議題，該 等議題有必要加以處理以便不致過(guò)度抵銷穩(wěn)定地降低MOS晶體管的 信道長(zhǎng)度所獲得的優(yōu)點(diǎn)。在此形態(tài)中的一個(gè)主要問(wèn)題為研發(fā)加強(qiáng)的光亥U(photol池o gmphy)技術(shù)及蝕刻策略以便可靠地并且再現(xiàn)地產(chǎn)生新一代裝置的臨界尺寸的電路組件，例如該等晶體管的柵極電極。再者， 該等漏極與源極區(qū)中需要高度先進(jìn)的摻雜劑外廓，在垂直方向及側(cè)方向，以提供低片材(sheet)及接觸電阻率并結(jié)合預(yù)期的信道控制性。此外， 就泄漏電流控制(leakage current control)的觀點(diǎn)來(lái)看，與該柵極絕緣層 有關(guān)的PN接面的垂直位置亦代表臨界的設(shè)計(jì)基準(zhǔn)。因此，降低該信道 長(zhǎng)度也可能需要降低與該柵極絕緣層及該信道區(qū)所形成的界面有關(guān)的 漏極與源極區(qū)的深度，因而需要先進(jìn)的注入技術(shù)。根據(jù)其它的方法， 配合與該柵極電極的指定偏移量而形成外延生長(zhǎng)區(qū)，該等外延生長(zhǎng) (epitaxially grown)區(qū)被稱為提高的漏極與源極區(qū)，以提供該等提高的漏 極與源極區(qū)提高的導(dǎo)電性，同時(shí)維持與該柵極絕緣層有關(guān)的淺PN接 面。因?yàn)樵摰扰R界尺寸的持續(xù)尺寸減小，亦即，該等晶體管的柵極長(zhǎng) 度，需要順應(yīng)并且可能地有關(guān)以上界定的工藝歩驟的高度復(fù)雜的工藝 技術(shù)的新開(kāi)發(fā)，所以已提出藉由提高給定信道長(zhǎng)度的信道區(qū)中的電荷 載體移動(dòng)性而同樣地增進(jìn)該晶體管組件的信道導(dǎo)電性，藉以提供達(dá)成 與朝向未來(lái)技術(shù)節(jié)點(diǎn)行進(jìn)兼容的效能改良的潛能，同時(shí)避免或至少延 后許多與裝置按比例縮放有關(guān)的上述工藝順應(yīng)性。用于增加該電荷載 體移動(dòng)性的一個(gè)有效機(jī)制為在該信道區(qū)中的晶格結(jié)構(gòu)修飾，例如藉由 產(chǎn)生抗張(tensile)或壓縮應(yīng)力(compressive stress)而在該信道區(qū)中產(chǎn)生 對(duì)應(yīng)的應(yīng)變，該應(yīng)變分別地造成電子與電洞經(jīng)改變的移動(dòng)性。例如， 產(chǎn)生該信道區(qū)中的抗張應(yīng)變將提高電子的移動(dòng)性，其中，取決于該抗 張應(yīng)變的量級(jí)及方向，可獲得50%或更大的移動(dòng)性增量，該移動(dòng)性增 量可依序地直接地轉(zhuǎn)變成該導(dǎo)電性的對(duì)應(yīng)增量。另一方面，該信道區(qū) 中的壓縮應(yīng)變可提高電洞的移動(dòng)性，藉以提供增進(jìn)P-型晶體管效能的 潛力。將該應(yīng)力或應(yīng)變工程導(dǎo)入集成電路制造就更進(jìn)一代的裝置而言 是為非常有希望的方法，因?yàn)?，例如，受?yīng)變的硅可視為半導(dǎo)體材料的"新"類型，彼可使得快速有效力的半導(dǎo)體能夠制造而不需昂貴的 半導(dǎo)體材料及制造技術(shù)。因此，已提出將，例如，硅/鍺層或硅/碳層導(dǎo)入該信道區(qū)中或下方 以產(chǎn)生抗張或壓縮應(yīng)力，該應(yīng)力可導(dǎo)致對(duì)應(yīng)的應(yīng)變。盡管該晶體管效 能可藉由將應(yīng)力產(chǎn)生層導(dǎo)入該信道區(qū)中或下方而增進(jìn)相當(dāng)多，但是必 須耗費(fèi)相當(dāng)多的精力以便在傳統(tǒng)及經(jīng)完善驗(yàn)證的MOS技術(shù)中實(shí)施對(duì) 應(yīng)的應(yīng)力層的形成。例如，必須開(kāi)發(fā)額外的外延生長(zhǎng)技術(shù)并且實(shí)施至 該工藝流程中而在該信道區(qū)中或下方的適當(dāng)位置處形成鍺或含碳的應(yīng) 力層。因而，工藝復(fù)雜度是顯著地提高，藉以也增加制造成本及降低 生產(chǎn)量的潛在可能性。由此，在其它方法中，試圖使用由例如，覆蓋層及間隔組件等， 所產(chǎn)生的外部應(yīng)力而在該信道區(qū)內(nèi)產(chǎn)生預(yù)期的應(yīng)變。然而，藉由施加 指定的外部應(yīng)力而使該信道區(qū)中產(chǎn)生應(yīng)變的工藝將遭遇到該外部應(yīng)力 非常無(wú)效率的轉(zhuǎn)換成該信道區(qū)中應(yīng)變，因?yàn)樵撔诺绤^(qū)會(huì)牢固地黏到絕 緣體上硅(SOI)裝置中的埋入式絕緣層或塊狀(bulk)裝置中的剩余塊狀 硅。因而，盡管提供于以上討論方法的顯著優(yōu)點(diǎn)需要在該信道區(qū)內(nèi)有 額外應(yīng)力層，但所獲得的適度低的應(yīng)變使后面的方法較不具吸收力。在另一方法中，藉由在該等晶體管的漏極與源極區(qū)中形成受應(yīng)變的硅/鍺層而增進(jìn)PMOS晶體管的電洞移動(dòng)性，其中該受壓縮應(yīng)變的漏 極與源極區(qū)將使相鄰硅信道區(qū)中產(chǎn)生非軸向的應(yīng)變。最后，將該P(yáng)MOS 晶體管的漏極與源極區(qū)選擇性地置于凹部，同時(shí)罩蓋該等NMOS晶體 管并且后繼地藉由外延生長(zhǎng)在該P(yáng)MOS晶體管中選擇性地形成該硅/鍺 層。盡管就該P(yáng)MOS晶體管并且因此整個(gè)CMOS裝置的效能增益來(lái)看， 此技術(shù)可提供顯著的優(yōu)點(diǎn)，但若使用能平衡該P(yáng)MOS晶體管的效能增 益的適當(dāng)設(shè)計(jì)，而為了將該P(yáng)MOS漏極與源極區(qū)置于凹部并且生長(zhǎng)該 硅/鍺區(qū)同時(shí)罩蓋該NMOS晶體管，需要復(fù)雜的工藝技術(shù)，則可能提高 工藝的不均勻性。有鑒于以上說(shuō)明的情況，存在一種需求能有效地提高PMOS晶體 管中的電荷載體移動(dòng)性，同時(shí)實(shí)質(zhì)上避免或至少減少以上界定的問(wèn)題 的一個(gè)或更多個(gè)的改良技術(shù)。發(fā)明內(nèi)容以下提出本發(fā)明的簡(jiǎn)單概要以提供本發(fā)明的某些形態(tài)的基本了 解。本概要并非本發(fā)明毫無(wú)遺漏的概觀。其并非意欲確認(rèn)本發(fā)明的關(guān) 鍵或重要組件或敘述本發(fā)明的范圍。其唯一的目的在于以簡(jiǎn)化形態(tài)提 出某些概念當(dāng)作以下討論的更詳細(xì)說(shuō)明的開(kāi)頭。一般而言，本發(fā)明是有關(guān)能形成不同類型的晶體管(例如PMOS及 NMOS晶體管)的技術(shù)，其中至少該P(yáng)MOS晶體管包含受應(yīng)變的漏極與 源極區(qū)以便有效地提高在對(duì)應(yīng)信道區(qū)中的電荷載體移動(dòng)性，同時(shí)在該 等晶體管組件形成的期間可提供增進(jìn)的彈性及工藝均勻性。為達(dá)此目 的，可對(duì)該二種類型的晶體管組件共通地(commonly)執(zhí)行用于形成毗 鄰柵極電極的凹部的蝕刻工藝及后繼外延生長(zhǎng)工藝，藉以顯著地改良 工藝均勻性，同時(shí)也采取一些手段以改變?cè)摱w管的一者中的應(yīng)變， 例如在該NMOS晶體管中的應(yīng)變，以便藉由利用例如提高的接面泄漏 及改變的能帶間隙等此等效應(yīng)而同時(shí)地增進(jìn)其效能。在本發(fā)明的例示 性實(shí)施例中，該等晶體管可以SOI裝置的形式提供，其中可顯著地降 低不利的效應(yīng)，例如浮體效應(yīng)，特別是在部分耗盡的SOI裝置中。根據(jù)本發(fā)明之一例示性實(shí)施例， 一種方法包含形成毗鄰第一類型 的第一晶體管的柵極電極的第一凹部，及形成毗鄰第二類型的第二晶 體管的柵極電極的第二凹部，其中該第二類型與該第一類型不相同。 該方法復(fù)包含在該第一與第二凹部中選擇性地形成受應(yīng)變的半導(dǎo)體 層，及選擇性地改變?cè)摰诙疾恐械脑撌軕?yīng)變的半導(dǎo)體層以降低其中 的應(yīng)變。根據(jù)本發(fā)明的另一例示性實(shí)施例， 一種方法包含形成毗鄰第一類 型的第一晶體管的柵極電極的第一凹部，其中該第一晶體管的柵極電 極形成在半導(dǎo)體的第一主體上方。再者，形成毗鄰第二類型的第二晶 體管的第二柵極電極的第二凹部，其中該第二類型與該第一類型不相 同，而且其中該第二晶體管的柵極電極形成在半導(dǎo)體的第二主體上方。 再者，該方法包含共通地形成在該第一凹部中的第一半導(dǎo)體層及在該 第二凹部中的第二半導(dǎo)體層，其中至少該第一半導(dǎo)體層為受應(yīng)變的半 導(dǎo)體層。根據(jù)本發(fā)明又另一例示性實(shí)施例， 一種半導(dǎo)體裝置包含形成于半導(dǎo)體的第一主體中及上的第一導(dǎo)電性類型的第一晶體管，其中該第一 晶體管的延伸區(qū)及源極與漏極區(qū)中包含指定半導(dǎo)體材料的受應(yīng)變的 層。該半導(dǎo)體裝置復(fù)包含形成于半導(dǎo)體的第二主體中及上的第二導(dǎo)電 性類型的第二晶體管，其中該第二晶體管的延伸區(qū)及源極與漏極區(qū)中 包含該指定半導(dǎo)體材料的實(shí)質(zhì)上松弛的層。


參照以下的說(shuō)明結(jié)合隨附的圖式就可了解本發(fā)明，其中類似的組 件符號(hào)視為類似的組件，而其中第la至lg圖概略地顯示在根據(jù)本發(fā)明的例示性實(shí)施例的在各種不同制造階段的期間包括PMOS與NMOS晶體管的半導(dǎo)體裝置的截面 圖，其中形成該P(yáng)MOS晶體管使受壓縮應(yīng)變的半導(dǎo)體層內(nèi)含于該P(yáng)MOS 晶體管的漏極與源極區(qū)并且局部地在其延伸區(qū)，同時(shí)該NMOS晶體管 的漏極/源極與延伸區(qū)中包含實(shí)質(zhì)上松弛的半導(dǎo)體層；以及第2a至2c圖概略地顯示根據(jù)本發(fā)明另外的例示性實(shí)施例，在第 二晶體管接受實(shí)質(zhì)上未受應(yīng)變的半導(dǎo)體層的情況下彼內(nèi)形成受應(yīng)變的 半導(dǎo)體層的第一 晶體管形成的期間的截面圖。 '盡管本發(fā)明容易進(jìn)行各種不同的修飾及替代性形式，但是彼等的 指定實(shí)施例已藉由圖式中的例子顯示并且在此詳細(xì)地加以說(shuō)明。無(wú)論 如何，應(yīng)了解指定實(shí)施例在本文中的說(shuō)明并非意欲將本發(fā)明限于所揭 示的特定形式，相對(duì)而言，本發(fā)明意欲涵蓋落在后附權(quán)利要求所界定 的發(fā)明精神與范圍以內(nèi)的所的修飾例、等效例及替代例。
具體實(shí)施方式
以下說(shuō)明本發(fā)明的例示性實(shí)施例。為求清晰起見(jiàn)，本說(shuō)明書(shū)中并 未說(shuō)明實(shí)際實(shí)施方式的所有特征。應(yīng)當(dāng)明白在任何此實(shí)際實(shí)施例的發(fā) 展過(guò)程中，都必須做許多特定實(shí)施的決定以達(dá)到開(kāi)發(fā)者的指定目標(biāo)， 例如遵守系統(tǒng)相關(guān)及商業(yè)相關(guān)的限制，彼等都將隨一個(gè)個(gè)實(shí)施方式而 改變。再者，應(yīng)明白此開(kāi)發(fā)的努力成果可能復(fù)雜并且耗時(shí)，盡管如此， 也都是獲得本揭示內(nèi)容的助益的普通熟悉此技藝者的日常工作?，F(xiàn)在本發(fā)明將參照隨附的圖式加以說(shuō)明。該等圖式中概略地描述各種不同的結(jié)構(gòu)、系統(tǒng)及裝置僅為了達(dá)到解釋的目的，而且以便不致 混淆本發(fā)明與熟于此藝者眾所周知的細(xì)節(jié)。盡管如此，包括隨附的圖 形是為了說(shuō)明并且解釋本發(fā)明的例示性范例。本文所用的單字及詞組 應(yīng)理解并且解釋為具有與熟悉相關(guān)技藝者所理解的那些單字及詞組相 同的意義。本文中的術(shù)語(yǔ)及詞組前后一致的用途意欲暗示該術(shù)語(yǔ)或詞 組沒(méi)有特殊定義，亦即，與熟于此藝者所了解的普通及慣用意義不同 的定義。只要是術(shù)語(yǔ)或片語(yǔ)意欲具有特殊的意義，亦即，熟于此藝者 所了解以外的意義，此特殊的意義將以直接地且明確地提供該術(shù)語(yǔ)或 詞組的特殊意義的限定方式在本說(shuō)明書(shū)中做明確地說(shuō)明。大致上，本發(fā)明預(yù)期用于不同類型導(dǎo)電性的晶體管組件(例如，NMOS晶體管及PMOS晶體管)的制造的技術(shù)，其中藉由在該P(yáng)MOS 晶體管的漏極與源極區(qū)及延伸區(qū)中提供受壓縮應(yīng)變的半導(dǎo)體層而增進(jìn) 該P(yáng)MOS晶體管中電洞的電荷載體移動(dòng)性。同時(shí)，本發(fā)明提供高效率 且彈性的制造程序，其中用于該漏極與源極及延伸區(qū)中形成凹部區(qū)域 的蝕刻工藝，以及后繼的選擇性外延生長(zhǎng)工藝，對(duì)于兩種類型的晶體 管均可同時(shí)地執(zhí)行，因此"平緩(smoothing)"這些工藝的負(fù)載效應(yīng)。此外， 該NMOS晶體管中的任何應(yīng)變，其可能在該P(yáng)MOS晶體管中的受應(yīng)變 的半導(dǎo)體層形成的期間產(chǎn)生，都可適當(dāng)?shù)赜枰哉{(diào)整以降低對(duì)該電子移 動(dòng)性的任何不利效應(yīng)，因此助于CMOS電路的總體效能。在該NMOS 晶體管內(nèi)的應(yīng)變改變可能導(dǎo)致該漏極與源極區(qū)及該延伸區(qū)內(nèi)實(shí)質(zhì)上松 弛的半導(dǎo)體材料，造成實(shí)質(zhì)上未受應(yīng)變的接觸區(qū)。再者，該實(shí)質(zhì)上松 弛的半導(dǎo)體層也可能導(dǎo)致改變的能帶間隙并且進(jìn)而該NMOS晶體管中 的漏極與源極及該延伸區(qū)的電阻率。因此，在電流驅(qū)動(dòng)能力的方面的 效能增益也可在該NMOS晶體管中獲得，因此提供實(shí)質(zhì)上維持顧及經(jīng) 常會(huì)遇到與PMOS及NMOS晶體管的電流驅(qū)動(dòng)能力相關(guān)的非對(duì)稱性的 電路設(shè)計(jì)的潛在可能性，因?yàn)橛捎谠鲞M(jìn)的電洞移動(dòng)性造成的該P(yáng)MOS 晶體管的效能增益可能額外地造成降低該NMOS晶體管的源極與源極 接面電阻所引致的對(duì)應(yīng)或?qū)嵸|(zhì)上對(duì)應(yīng)的驅(qū)動(dòng)能力的提高。因而，即使 現(xiàn)有的設(shè)計(jì)考慮到以上說(shuō)明的非對(duì)稱性也可顯著地提升該總體效能。再者，本發(fā)明可結(jié)合部分耗盡的絕緣體上硅(SOI)裝置而有益地應(yīng) 用，因?yàn)樘岣叩男孤╇娏鳎浔举|(zhì)上可能被視為不利的效應(yīng)，而且其可能與相較于摻雜硅經(jīng)改變的能帶間隙的存在有關(guān)，可能造成增進(jìn)的 電荷載體放電及電荷能力以顯著地降低該浮體效應(yīng)，該效應(yīng)被視為部 分耗盡的SOI晶體管中最主要的關(guān)注事項(xiàng)。因此，可能顯著地增進(jìn)遲滯性質(zhì)(hysteresis behavior),也就是說(shuō)，在部分耗盡的SOI晶體管中的 與歷史相關(guān)的訊號(hào)傳送延遲，藉以提供更大的設(shè)計(jì)彈性，如在傳統(tǒng)部 分耗盡的SOI裝置中經(jīng)常都必須增加額外的邊界以考慮到部分耗盡的 SOI裝置相當(dāng)大的遲滯所造成延遲變化的最壞情況。然而，應(yīng)明白盡管 本發(fā)明與SOI裝置結(jié)合是相當(dāng)有益，特別是與部分耗盡的晶體管組件， 但是本發(fā)明也可與其它晶體管結(jié)構(gòu)結(jié)合而有益地應(yīng)用，例如形成于塊 狀硅襯底或任何其它適當(dāng)載體上的晶體管。因此，本發(fā)明不得限制于 SOI裝置，除非此等限制在詳細(xì)說(shuō)明及后附的權(quán)利要求中明確地?cái)⒚?。參照第la至lg圖及第2a至2c圖，現(xiàn)在將更詳細(xì)地說(shuō)明本發(fā)明另 外的例示性實(shí)施例。圖la概略地舉例說(shuō)明包含第一晶體管110與第二 晶體管120的半導(dǎo)體裝置100的截面圖。在襯底101上面形成該第一 與第二晶體管110、 120，彼等可能不同于其導(dǎo)電性類型使得，例如， 該第一晶體管110可代表PMOS晶體管而該第二晶體管120可代表 NMOS晶體管。如以上的解釋，該襯底101可代表彼上面形成能夠形 成該第一與第二晶體管110、 120的實(shí)質(zhì)上結(jié)晶性半導(dǎo)體層的任何適當(dāng) 襯底。在一個(gè)例示性實(shí)施例中，該襯底101可代表彼上面形成絕緣層 102接著結(jié)晶性半導(dǎo)體層的適當(dāng)載體材料，該結(jié)晶性半導(dǎo)體層內(nèi)可能已 經(jīng)界定半導(dǎo)體第一有源區(qū)或主體111，對(duì)應(yīng)于該第一晶體管組件110， 及半導(dǎo)體第二有源區(qū)或主體121，對(duì)應(yīng)于該第二晶體管120。應(yīng)明白包 括該絕緣層102的襯底101，其可包含二氧化硅、氮化硅或任何其它適 當(dāng)?shù)慕^緣材料，可代表任何SOI型襯底，其中此術(shù)語(yǔ)是視為至少具有 絕緣部分的任何襯底的通稱，該絕緣部分上面有形成適合于彼內(nèi)形成 晶體管組件的結(jié)晶性半導(dǎo)體層。該等有源區(qū)111及121可具有適合該等晶體管110、 120的指定設(shè) 計(jì)規(guī)則的厚度。在一個(gè)例示性實(shí)施例中，該等有源區(qū)111及121是設(shè) 計(jì)而能形成部分耗盡的晶體管組件，同時(shí)，在其它的實(shí)施例中，該厚 度可能適合于形成完全耗盡的裝置。再者，可分開(kāi)該等有源區(qū)111及 121并且進(jìn)而藉由對(duì)應(yīng)的絕緣結(jié)構(gòu)103相互電性絕緣，該絕緣結(jié)構(gòu)103可依淺溝槽絕緣(STI)或任何其它適當(dāng)絕緣結(jié)構(gòu)的形式提供。該絕緣結(jié) 構(gòu)103可由任何適當(dāng)?shù)牟牧蠘?gòu)成，例如二氧化硅及氮化硅等。在圖la所示的制造階段中，該第一與第二晶體管110、 120分別 地包含個(gè)別的柵極電極112及122，彼等各自藉由對(duì)應(yīng)的柵極絕緣層 113及123與個(gè)別的有源區(qū)111、 121分別地隔開(kāi)。再者，該柵極電極 112上面已經(jīng)形成頂蓋層(cappinglayer)114而且相似地該柵極電極122 上面已經(jīng)形成頂蓋層124，該等頂蓋層可包含適當(dāng)?shù)牟牧?，例如氮化?及氧氮化硅等。再者，以高度保形的方式(highlyconformalmanner)在該 等有源區(qū)111、 121及該等柵極電極112及122上形成間隔物層104。 該間隔物層104的厚度可根據(jù)裝置的要求而選擇，例如在大約50至300 埃(A)的范圍內(nèi)，或毗鄰該等柵極電極112、 122形成的凹部偏移量所欲 的任何其它適當(dāng)值。用于形成如圖la所示的半導(dǎo)體裝置100的典型工藝可包含下列工 藝。包括該絕緣層102的襯底101，當(dāng)考慮SOI結(jié)構(gòu)時(shí)，可接收例如未 摻雜或預(yù)摻雜的結(jié)晶性硅層的適當(dāng)半導(dǎo)體層，其中該硅層可藉由晶圓 黏合技術(shù)或用于提供SOI襯底的任何其它已被接受的技術(shù)來(lái)形成。之 后，該絕緣結(jié)構(gòu)103可根據(jù)已被接受的調(diào)制法形成，例如標(biāo)準(zhǔn)光刻及 各向異性(anisotropic)蝕刻技術(shù)接著適當(dāng)?shù)某练e及研磨技術(shù)，同時(shí)該絕 緣結(jié)構(gòu)103是依溝槽絕緣的形式提供。然而，其它的技術(shù)都可用于定 義該等有源區(qū)111及121。接下來(lái)，可藉由氧化法及/或沉積法接著柵極電極材料(例如多晶硅或預(yù)摻雜多晶硅)的沉積而形成適當(dāng)?shù)慕殡妼樱?該柵極電極材料的沉積可藉由已被接受的低壓化學(xué)氣相沉積(LPCVD)技術(shù)來(lái)完成。之后，可在該柵極電極材料頂面上形成頂蓋層，其中該頂蓋層也 可扮演后繼執(zhí)行的光刻法用的抗反射涂布(anti-reflective coating, ARC) 層的角色。再者，該頂蓋層可額外地或選擇性地扮演該柵極電極材料 后繼圖案化期間的硬質(zhì)掩模(hardmask)。又在其它的實(shí)施例中，該頂蓋 層可經(jīng)設(shè)計(jì)而與該柵極電極材料一起圖案化以便在最終形成個(gè)別的頂 蓋層114、 124而在前述光蝕刻微影及蝕刻工藝的期間沒(méi)有任何另外的 功能。在該等柵極電極112、 122及該等柵極絕緣層113、 123圖案化之后，該間隔物層104可根據(jù)，例如，己被接受的電漿加強(qiáng)化學(xué)氣相沉積(PECVD)技術(shù)沉積所需的厚度，該所需的厚度實(shí)質(zhì)上決定該有源區(qū) 111、 121內(nèi)要被形成的預(yù)期凹部偏移量以在彼內(nèi)形成用于獲得該等有 源區(qū)111及121的一中的預(yù)期應(yīng)變的適當(dāng)半導(dǎo)體材料。在該間隔物層 104的沉積之后，可對(duì)該半導(dǎo)體裝置100進(jìn)行選擇性各向異性蝕刻工藝 102，藉以從該裝置IOO的水平部分移除該間隔物層。對(duì)應(yīng)的適當(dāng)各向 異性蝕刻調(diào)制法在此技藝中已被接受而且也經(jīng)常用于側(cè)壁間隔物的形 成，同樣地可用于本實(shí)施方式并且進(jìn)而用于晶體管組件的適當(dāng)側(cè)向摻 雜劑外廓的形成。圖lb概略地顯示該各向異性蝕刻工藝102完成之后的半導(dǎo)體裝置 100，藉以分別地留下該等柵極電極112及122側(cè)壁上的間隔物組件115、 125。如以上的解釋，該等間隔物115、 125的對(duì)應(yīng)寬度115a、 125a 實(shí)質(zhì)上一致而且實(shí)質(zhì)上由該層104的厚度并且進(jìn)而由用于形成該間隔 物層104的對(duì)應(yīng)沉積調(diào)制法決定。因此，藉由介電材料包覆該等柵極 電極112、 122以便在用于該晶體管110中形成嵌入的受應(yīng)變的半導(dǎo)體 層的后繼蝕刻及外延生長(zhǎng)工藝的期間實(shí)質(zhì)上保護(hù)該等柵極電極112、 122。 '圖lc概略地顯示在各向異性蝕刻工藝(如106所示)期間的半導(dǎo)體 裝置100，在該工藝的期間分別地毗鄰該等柵極電極112及122形成對(duì) 應(yīng)的凹部116及126。該各向異性蝕刻工藝106可經(jīng)設(shè)計(jì)以顯示該有源 區(qū)111及121的材料(例如硅)與該等間隔物115、 125、該等頂蓋層114、 124及該絕緣結(jié)構(gòu)103的材料之間的高度選擇性。例如，在硅、二氧化 硅及氮化硅之間具有適度選擇性的高度選擇性各向異性蝕刻工藝是在 此技藝中己被接受。藉此，當(dāng)以溝槽絕緣的形式提供時(shí)，可以像在該 絕緣結(jié)構(gòu)103形成的期間運(yùn)用般地使用類似的蝕刻技術(shù)。然而，應(yīng)明 白，就給定的蝕刻化學(xué)而固定的工藝參數(shù)而言，該蝕刻工藝106在該 工藝可控制的情況下可能為重要的，然而該蝕刻時(shí)間沒(méi)有任何終點(diǎn)偵 測(cè)，所以工藝不均勻性可能橫跨該襯底101而直接地造成不同的凹部116、 126的蝕刻深度。再者，該蝕刻工藝106可能對(duì)圖案密度及圖案 結(jié)構(gòu)顯示特定的依賴性，其可能導(dǎo)致在傳統(tǒng)技術(shù)中經(jīng)常藉由對(duì)應(yīng)的蝕 刻掩模覆蓋一個(gè)晶體管組件，而有降低的可控制性。因此，由于避免蝕刻掩模就像用于覆蓋該類型晶體管同時(shí)使另 一類型暴露出來(lái)的傳統(tǒng) 技術(shù)中經(jīng)常遇到的情況，所以可達(dá)到增進(jìn)的圖案均勻性并且進(jìn)而達(dá)到 蝕刻均勻性，藉以增進(jìn)所得凹部116、 126的均勻性。接下來(lái)，可準(zhǔn)備該裝置100以供后繼外延生長(zhǎng)工藝之用，其中可 沉積適當(dāng)?shù)陌雽?dǎo)體化合物以至少在該等晶體管110、 120的一中形成在 個(gè)別柵極電極(例如柵極電極112)以下的受應(yīng)變區(qū)域。由此，可執(zhí)行適 當(dāng)?shù)囊驯唤邮艿那鍧嵐に囈砸瞥摰劝疾?16、 126內(nèi)的暴露硅表面上 的任何污染物。之后，根據(jù)已被接受的調(diào)制法提供適當(dāng)?shù)某练e氣氛， 其中，在一個(gè)實(shí)施例中，該沉積氣氛可經(jīng)設(shè)計(jì)以引發(fā)硅/鍺材料的沉積。 可理解的是，當(dāng)適當(dāng)?shù)膿诫s物材料連同該半導(dǎo)體化合物同時(shí)地被沉積 時(shí)，選擇性外延生長(zhǎng)工藝也可能遇到各種不同負(fù)載效應(yīng)，彼等會(huì)改變 局部的生長(zhǎng)速率以及該局部摻雜物摻入量。相似地對(duì)該蝕刻工藝106 而言，缺乏任何外延生長(zhǎng)掩模，如同傳統(tǒng)策略中經(jīng)常提供的，可顯著 地增進(jìn)該選擇性外延生長(zhǎng)工藝的均勻性。因此，在該外延生長(zhǎng)的期間 也可能達(dá)到增進(jìn)的工藝均勻性。圖ld概略地顯示該選擇性外延生長(zhǎng)工藝完成以便使對(duì)應(yīng)的外延生 長(zhǎng)半導(dǎo)體層117及127分別地沉積在該等凹部116及126中之后的半 導(dǎo)體裝置IOO。在一個(gè)例示性實(shí)施例中，該等半導(dǎo)體層117、 127代表 受壓縮應(yīng)變的半導(dǎo)體材料，例如硅/鍺。例如，可將約10至20原子百 分比的鍺供入該硅/鍺材料中，藉以在該等層117、 127中形成受壓縮應(yīng) 變的晶格，其也將引致該等個(gè)別信道區(qū)中的對(duì)應(yīng)非軸向壓縮應(yīng)變，該 等信道區(qū)以llla與121a來(lái)表示并且位在該等個(gè)別柵極電極112及122 下方。應(yīng)明白硅/鍺的提供關(guān)于PMOS晶體管中提供壓縮應(yīng)變而言可能 非常有益，同時(shí)附帶地被改變的能帶間隙可提供降低的接面電阻率， 而且當(dāng)對(duì)應(yīng)的壓縮應(yīng)變至少部分地被松弛時(shí)，個(gè)別PN接面的二極管泄 漏最后也可能導(dǎo)致NMOS晶體管的增進(jìn)效能，這將在后面作說(shuō)明。然 而，在其它實(shí)施例中，當(dāng)實(shí)質(zhì)上抗張應(yīng)變?nèi)珙A(yù)期時(shí)，就可沉積其它的 半導(dǎo)體化合物，例如硅/碳。圖le概略地顯示在更進(jìn)一步的制造階段中的半導(dǎo)體裝置100，其 中該等間隔物115、 125及對(duì)應(yīng)的頂蓋層114、 124都被移除。最后， 當(dāng)該等間隔物115、 125及該等頂蓋層114、 124實(shí)質(zhì)上包含氮化硅時(shí)，就可執(zhí)行已被接受的高度選擇性蝕刻工藝，例如以熱磷酸為基礎(chǔ)。在 一些實(shí)施例中，可藉由離子注入形成用于后繼漏極與源極延伸區(qū)形成的適當(dāng)偏移間隔物(圖le中未顯示)而繼續(xù)進(jìn)行進(jìn)一步的工藝。為了達(dá) 到此目的，可形成對(duì)應(yīng)的注入掩模(未顯示)，例如覆蓋該晶體管120同時(shí)暴露出該晶體管iio。之后，可移除該注入掩模并且可形成另外的注 入掩模以覆蓋該晶體管110同時(shí)暴露出該晶體管120。圖lf概略地顯示具有覆蓋該晶體管110的對(duì)應(yīng)注入掩模108的半 導(dǎo)體裝置100。然而，應(yīng)明白根據(jù)另一個(gè)例示性實(shí)施例，在此制造階段 中可能未提供任何偏移間隔物，因此該第一晶體管110中可能尚未形 成任何延伸區(qū)并且在圖lf中說(shuō)明此情況。然而，不管是否對(duì)應(yīng)的偏移間隔物已經(jīng)形成并且該晶體管110中可形成對(duì)應(yīng)的延伸區(qū)，都可執(zhí)行 離子注入107以改變形成于該晶體管120中的半導(dǎo)體層127的應(yīng)變。 在一個(gè)例示性實(shí)施例中，該注入107可包含以包含氙、碳及氟其中之 一的離子物種為基礎(chǔ)的注入步驟，其中可選擇對(duì)應(yīng)的注入?yún)?shù)，例如 注入能量及劑量，以有效地改變至少在該半導(dǎo)體層127的有意義部分 內(nèi)的結(jié)晶性結(jié)構(gòu)。為了達(dá)到此目的，可使用已被接受的仿真技術(shù)以決 定用于在該半導(dǎo)體層127內(nèi)產(chǎn)生預(yù)期松弛效應(yīng)的適當(dāng)注入能量值及劑 量值。例如，就大約10至50奈米(nm)的范圍的半導(dǎo)體層127的厚度 而言，在大約20至200千伏特的范圍的注入能量可能適合于以上指定 的離子物種。在有些實(shí)施例中，可設(shè)計(jì)該離子注入107以產(chǎn)生復(fù)數(shù)結(jié) 晶性缺陷，其最后導(dǎo)致顯著的松弛使得該半導(dǎo)體層127，其可包含硅/ 鍺，可代表實(shí)質(zhì)上松弛的晶體，藉以也顯著地降低在該信道區(qū)121a內(nèi) 的任何壓縮應(yīng)變，要不然可能對(duì)于彼內(nèi)的電子移動(dòng)性具有不利的影響。 在另外的例示性實(shí)施例中，當(dāng)尚未提供偏移間隔物時(shí)，該注入工 藝107是經(jīng)設(shè)計(jì)以實(shí)質(zhì)上非晶化(amorphize)至少該半導(dǎo)體層127有意 義的部分，以及該有源區(qū)121的暴露區(qū)域，如圖lf所示。例如，在1015 至1016離子/平方公分范圍內(nèi)的高劑量配合重質(zhì)離子物種，例如氙，可 能導(dǎo)致暴露部分的實(shí)質(zhì)非晶化，藉以實(shí)質(zhì)上完全地移除該信道區(qū)121a 內(nèi)的任何壓縮應(yīng)變。在一個(gè)例示性實(shí)施例中，當(dāng)該柵極電極122的側(cè) 壁上已經(jīng)形成偏移間隔物(未顯示)時(shí)，在該等注入107設(shè)計(jì)成非晶化注 入之后，就可利用經(jīng)預(yù)先非晶化的結(jié)晶性結(jié)構(gòu)引起的顯著降低信道效15應(yīng)非常有效地執(zhí)行用于形成延伸區(qū)的對(duì)應(yīng)注入。在其它的實(shí)施例中， 可對(duì)如圖lf所示的裝置，也就是說(shuō)，該第一晶體管1]0不需經(jīng)歷任何 前述的間隔物形成及/或延伸注入，而進(jìn)行另外的晶體管形成工藝以完 成該第一與第二晶體管110、 120。圖lg概略地顯示更進(jìn)一步的制造階段中的半導(dǎo)體裝置100。因此，該第一晶體管110包含漏極與源極區(qū)119及對(duì)應(yīng)的延伸區(qū)119e，其至 少部分地形成于該受應(yīng)變的半導(dǎo)體層127內(nèi)，藉以在信道區(qū)llla內(nèi)產(chǎn) 生非軸向的壓縮應(yīng)變130。再者，在該柵極電極112的側(cè)壁上形成間隔 物結(jié)構(gòu)118，包含，例如，第一間隔物118a及第二間隔物118b。相似 地，該晶體管120可包含漏極與源極區(qū)129及對(duì)應(yīng)的延伸區(qū)129e，其 實(shí)質(zhì)上在實(shí)質(zhì)上松弛的半導(dǎo)體層127內(nèi)形成。因此，實(shí)質(zhì)上移除該信 道區(qū)121a中的任何壓縮應(yīng)變，例如在該晶體管110中的應(yīng)變130，然 而另一方面，當(dāng)包含硅/鍺時(shí)，該松弛的半導(dǎo)體層127的改變能帶間隙 結(jié)構(gòu)可提供降低的電阻，此外，然而該P(yáng)N接面可提供提高的泄漏電流， 藉以促成操作期間的電荷載體放電與充電以便降低該等晶體管120與 110中的不利浮體效應(yīng)。如圖lg所示的用于形成該半導(dǎo)體裝置100的典型工藝流程可包含 下列工藝。如同以上的解釋，經(jīng)過(guò)該松弛或非晶化注入107之后，就 可移除該掩模108并且可形成該等間隔物118a及128a，除非這些間隔 物已經(jīng)事先形成。為了達(dá)到此目的，可執(zhí)行已被接受的間隔物形成技 術(shù)，該技術(shù)包括適當(dāng)材料及蝕刻阻擋層的沉積，接著適當(dāng)?shù)母飨虍愋?蝕刻工藝。之后，可執(zhí)行經(jīng)適當(dāng)設(shè)計(jì)的注入工藝以形成該等延伸區(qū)119e 及129e，其中可形成對(duì)應(yīng)的注入掩模以便將P-型摻雜物導(dǎo)入該晶體管 110并且將N-型摻雜物導(dǎo)入該晶體管120。之后，可藉由已被接受的技 術(shù)形成一個(gè)或更多個(gè)間隔物，例如間隔物組件118b及128b，接著后繼 的深漏極與源極注入，其中再度地，可運(yùn)用對(duì)應(yīng)的罩蓋制度(regime)以 便一方面提供經(jīng)高度P-摻雜的漏極與源極區(qū)119并且另一方面經(jīng)高度 N-摻雜的漏極與源極區(qū)129。之后，可執(zhí)行適當(dāng)?shù)耐嘶鸸に囈曰罨摰?對(duì)應(yīng)的摻雜物并且再結(jié)晶該等漏極與源極區(qū)及該等對(duì)應(yīng)的延伸區(qū)。應(yīng) 明白，在有些實(shí)施例中，經(jīng)過(guò)該注入107之后，若被設(shè)計(jì)成非晶化注 入，可在用于形成該等漏極與源極區(qū)129及該等對(duì)應(yīng)的延伸區(qū)129e之前，先執(zhí)行對(duì)應(yīng)的退火循環(huán)以便使該半導(dǎo)體層127重新長(zhǎng)成實(shí)質(zhì)上松 弛的半導(dǎo)體層。在其它的具體例中，維持該層127實(shí)質(zhì)上非晶化的結(jié) 構(gòu)并且以實(shí)質(zhì)上非晶化的晶體為基礎(chǔ)執(zhí)行用于形成該等延伸區(qū)129e及 該等漏極與源極區(qū)129可能是有益的，藉以允許任何信道效應(yīng)所引起 的增進(jìn)摻雜物外廓，同時(shí)可在用于活化該等摻雜物的后繼退火循環(huán)期 間達(dá)到改良的再結(jié)晶效應(yīng)。結(jié)果，該半導(dǎo)體裝置100可包含呈PMOS晶體管形式的第一晶體 管110，該P(yáng)MOS晶體管內(nèi)有壓縮應(yīng)變130形成于該信道區(qū)llla中， 藉以顯著地改良該電洞移動(dòng)性，同時(shí)附帶地在可顯示提高的泄漏電流 的有源區(qū)111中產(chǎn)生PN接面，藉以提供用于在該裝置IOO操作期間， 降低主體電位增進(jìn)的有效機(jī)制。相似地，該晶體管120可包含該實(shí)質(zhì) 上應(yīng)變松弛的信道區(qū)121a，然而，同時(shí)由于該等漏極與源極區(qū)及該等 延伸區(qū)129、 129e中降低的硅/鍺的能帶間隙而能達(dá)到顯著降低的電阻， 藉以也增進(jìn)該晶體管120的電流驅(qū)動(dòng)能力。再者，由于該等晶體管110、 120提高的泄漏電流，所以能提供用于降低該不利主體電壓(亦即，該 浮體效應(yīng))的有效機(jī)制。依此方式，可獲得該裝置100的效能的顯著提 升，尤其是當(dāng)以部分耗盡的SOI裝置的形式提供的情況時(shí)。'參照第2a至2c圖，現(xiàn)在將更詳細(xì)地說(shuō)明本發(fā)明另外的例示性實(shí) 施例。圖2a概略地顯示可類似于圖la所示的裝置的半導(dǎo)體裝置200。 也就是說(shuō)，該半導(dǎo)體裝置200可包含彼上面形成絕緣層202的襯底201 ， 該絕緣層202上方可形成半導(dǎo)體的第一有源區(qū)或主體211及半導(dǎo)體的 第二有源區(qū)或第二主體221。有關(guān)該襯底201、該絕緣層202及該個(gè)別 有源區(qū)211及221的特征，適用如先前參照零件IOI、 102、 111及121 所解釋的相同標(biāo)準(zhǔn)。再者，在該第一有源區(qū)211中及上面形成的第一 晶體管210在此制造階段中可包含藉由個(gè)別頂蓋層214覆蓋并且藉由 柵極絕緣層213與該有源區(qū)211分開(kāi)的柵極電極212。相似地，第二晶 體管220可包含形成在柵極電極222上的頂蓋層224并且藉由個(gè)別的 柵極絕緣層223與該有源區(qū)221分開(kāi)的柵極電極222。如圖2a所示的 半導(dǎo)體裝置200可根據(jù)如參照?qǐng)Dla所示的半導(dǎo)體裝置IOO所說(shuō)明的實(shí) 質(zhì)上相同的工藝形成，除了該間隔物層104的形成以外。再者，可對(duì) 該半導(dǎo)體裝置200進(jìn)行注入工藝207，其中可形成對(duì)應(yīng)的注入掩模208以便實(shí)質(zhì)上防止該第一晶體管210受到對(duì)應(yīng)的離子轟擊(bombardment) 所影響，同時(shí)該晶體管220暴露于該注入207。該注入207可以離子物 種為主，例如氙、碳及氟等，并且可利用在該有源區(qū)221內(nèi)提供實(shí)質(zhì) 上完全的非晶化的工藝參數(shù)來(lái)執(zhí)行。該有源區(qū)221的對(duì)應(yīng)實(shí)質(zhì)上非晶 化部分如221a所示，其中該實(shí)質(zhì)上非晶化部分221a的垂直延伸可藉 以適當(dāng)?shù)剡x擇或改變?cè)撟⑷肽芰慷{(diào)整。對(duì)應(yīng)的能量參數(shù)可由已被接 受的仿真計(jì)算輕易地獲得。因此，該注入207可被控制以維持原始結(jié) 晶性有源區(qū)221的至少一部分，其可表示成垂直距離221b，其中應(yīng)明 白，由于離子注入工藝的特定本質(zhì)，非晶化與結(jié)晶區(qū)之間的邊界可能 為非陡峭的邊界而且實(shí)質(zhì)上可能代表連續(xù)的轉(zhuǎn)變。接下來(lái)，可移除該 注入掩模208并且后繼地可保形地沉積間隔物層，例如層104(圖la) 并且可后繼地圖案化以形成對(duì)應(yīng)的間隔物組件。圖2b概略地顯示以上說(shuō)明的工藝完成之后的半導(dǎo)體裝置200，藉 以分別地提供間隔物215及225，以便實(shí)質(zhì)上包覆該等個(gè)別的柵極電極 212及222。接下來(lái)，可執(zhí)行各向異性蝕刻工藝，如206所示，以形成 毗鄰該等個(gè)別的柵極電極212及222的凹部216及226。藉此，由于事 實(shí)上該有源區(qū)221的暴露部分實(shí)質(zhì)上被非晶化，所以在第一晶體管210 與第二晶體管220中的蝕刻速率可不相同，藉以如同在第一晶體管210 中遭遇到的，相對(duì)于實(shí)質(zhì)上結(jié)晶性材料經(jīng)常地提供增進(jìn)的蝕刻速率。 因此，該凹部226相較于該凹部216可具有提高的深度。之后，可在 外延選擇性生長(zhǎng)工藝的前執(zhí)行任何預(yù)清潔工藝，并且之后可沉積適當(dāng) 的半導(dǎo)體化合物，例如用于形成該第一晶體管210的凹部216中的受 應(yīng)變層的硅/鍺。因?yàn)槌练e在該第二晶體管220上的半導(dǎo)體化合物可能 遇到實(shí)質(zhì)上非晶化的半導(dǎo)體材料，所以喪失適當(dāng)?shù)慕Y(jié)晶性模板并且因 此以實(shí)質(zhì)上非晶化或多結(jié)晶的方式沉積該半導(dǎo)體化合物。在另一個(gè)實(shí)施例中，由于預(yù)先非晶化的部分221a的提高的蝕刻速 率，可執(zhí)行先前的非晶化注入207以便在后繼的各向異性蝕刻工藝206 期間實(shí)質(zhì)上完全地移除實(shí)質(zhì)上非晶化的部分221a以保留實(shí)質(zhì)上結(jié)晶性 部分，其相較于該凹部216是顯著地較薄。因此，在該選擇性外延生 長(zhǎng)工藝的期間，該材料可沉積在該凹部226底部的實(shí)質(zhì)上結(jié)晶性材料 上面，其中，相對(duì)于該凹部216，因?yàn)樵摪疾?26剩余的厚度可能相應(yīng)地變形，所以可形成實(shí)質(zhì)上松弛的半導(dǎo)體層，藉以當(dāng)以外延方式生長(zhǎng) 的晶體實(shí)質(zhì)上被松弛時(shí)，該其余的部分中將產(chǎn)生抗張應(yīng)變。圖2C概略地顯示該外延生長(zhǎng)工藝完成之后的半導(dǎo)體裝置200，其中當(dāng)該凹部226形成之后仍留下實(shí)質(zhì)上非晶化的部分時(shí)，就在該柵極 電極212之后形成受應(yīng)變之半導(dǎo)體層217，同時(shí)在該柵極電極222之后 形成實(shí)質(zhì)上非晶化的半導(dǎo)體層227。在以上說(shuō)明的其它例示性實(shí)施例 中，該半導(dǎo)體層227可，至少部分地，包含非晶化部分鄰接該信道區(qū) 221的實(shí)質(zhì)上松弛的半導(dǎo)體晶體。應(yīng)明白，由于該等凹部216及226 的不同深度，所以也可獲得該等層217及227高度的對(duì)應(yīng)差異。之后， 可執(zhí)行退火工藝以有效地再結(jié)晶或進(jìn)一步結(jié)晶化該半導(dǎo)體層227，其中 當(dāng)該層227在先前選擇性外延生長(zhǎng)工藝的期間已經(jīng)依實(shí)質(zhì)上松弛層的 形態(tài)產(chǎn)生時(shí)，該半導(dǎo)體層227可變成實(shí)質(zhì)上松弛或可維持實(shí)質(zhì)上松弛 層的狀態(tài)。在此例中，因?yàn)榭尚纬稍谠搶?27底下的凹部的其余結(jié)晶 性材料而顯示抗張應(yīng)變，所以該信道區(qū)221中也可產(chǎn)生一定程度的抗 張應(yīng)變，藉以增進(jìn)彼內(nèi)的電子移動(dòng)性。之后，可依參照第lf至lg圖說(shuō)明的方式繼續(xù)進(jìn)行進(jìn)一步的工藝， 也就是說(shuō)，可在該等晶體管210及220中形成源極與漏極區(qū)及對(duì)應(yīng)的 延伸區(qū)。在該半導(dǎo)體層227依實(shí)質(zhì)上非晶化層的形態(tài)沉積的一實(shí)施例 中，先前說(shuō)明的退火工藝可能沒(méi)執(zhí)行并且可能延到直到該等晶體管210 及220中形成個(gè)別的漏極與源極區(qū)及延伸區(qū)時(shí)，所以可依普通的退火 工藝完成再結(jié)晶，其對(duì)于有限的熱預(yù)算而言可能是有益的，同樣地鍺 原子傾向在提高的溫度下更輕易地?cái)U(kuò)散，藉以潛在地犧牲該等柵極絕 緣層213及223的特性，及該信道導(dǎo)電性。因此，利用參照第2a至2c圖所說(shuō)明的實(shí)施例，就先前對(duì)照第la 至lg圖所說(shuō)明的工藝來(lái)說(shuō)，可提供增進(jìn)的工藝及設(shè)計(jì)彈性而不會(huì)添加 任何工藝復(fù)雜度。舉例來(lái)說(shuō)，在該選擇性外延生長(zhǎng)工藝之前及該蝕刻 工藝206之前執(zhí)行該松弛或非晶化注入207，可局部地調(diào)整蝕刻速率而 不會(huì)顯著地影響改良的蝕刻均勻性，該改良的蝕刻均勻性是藉由避免 對(duì)應(yīng)的蝕刻掩模而完成。例如，從圖2a所示的裝置開(kāi)始的類似方法中， 可在該晶體管220上面形成注入掩模208以便非晶化該有源區(qū)211至 指定的深度而在后繼蝕刻工藝206的期間提供提高的蝕刻速率。因此，利用減短的蝕刻時(shí)間，該凹部216可獲得實(shí)質(zhì)上相同的深度，然而另 一方面，該對(duì)應(yīng)的凹部226具有顯著降低的厚度。因此，在后繼的選擇性外延生長(zhǎng)工藝中，可形成具有提高高度的對(duì)應(yīng)半導(dǎo)體層227，藉以 顯著地減低后繼執(zhí)行的松弛非晶化注入的局限，因?yàn)閭€(gè)別的信道區(qū)221 中產(chǎn)生顯著較小的應(yīng)變因此可更有效地松弛，同時(shí)可降低任何注入引 發(fā)的損害的產(chǎn)生。再者，藉由局部地改變?cè)撐g刻速率，至可調(diào)整最后 獲得的個(gè)別半導(dǎo)體層217及227的高度差異的特定程度，藉以也可提 供調(diào)整金屬硅化物的高度的可能性，該金屬硅化物經(jīng)常都在該等晶體 管組件210及220完成之后形成。再者，在某些例示性實(shí)施例中，該 選擇性外延生長(zhǎng)工藝可按照摻入特定量的摻雜物(例如，P-型摻雜物) 而執(zhí)行，其中由于依實(shí)質(zhì)上單獨(dú)的方式，選擇性地控制該蝕刻速率進(jìn) 而控制該等對(duì)應(yīng)凹部216、 226的深度的可能性，而能相應(yīng)地設(shè)置清楚 定義的PN接面。例如，可形成適當(dāng)淺凹部226，其中適當(dāng)高度的P-型摻雜不可能過(guò)度地影響該有源區(qū)211內(nèi)更深處形成的對(duì)應(yīng)PN接面， 然而該凹部216中可配置適當(dāng)高度的P-型摻雜以便可獲得，至少部分 地，明確的PN接面。結(jié)果，借著增進(jìn)該P(yáng)MOS晶體管中的電洞移動(dòng)性同時(shí)附帶地在該 NMOS晶體管中提供降低的接面電阻，可達(dá)成PMOS與NMOS晶體管 的增進(jìn)效能。在特定的實(shí)施例中，提供部分耗盡的晶體管裝置，其中 在該裝置操作的期間，該提高的泄漏電流額外地提供用于降低該主體 電壓的有效機(jī)制，藉以顯著地改良部分耗盡的SOI裝置的遲滯性質(zhì)。以上所揭示的特定實(shí)施例僅為例示性，因?yàn)楸景l(fā)明可依獲得本文 教導(dǎo)的助益的熟于此藝者顯而易見(jiàn)的不同但等效的方式變更。例如， 以上說(shuō)明的工藝步驟可依不同的順序而執(zhí)行。再者，除了以下權(quán)利要 求所說(shuō)明的以外，不欲限制本文所示的結(jié)構(gòu)或設(shè)計(jì)的細(xì)節(jié)。因此很顯 然地以上所揭示的特定實(shí)施例可加以改變或修飾，而且所有此等變化 都視為在本發(fā)明的范圍與精神的范疇以內(nèi)。因此，本文尋求保護(hù)的部 分是如以下權(quán)利要求所說(shuō)明。
權(quán)利要求
1、一種方法，包含形成鄰近第一類型的第一晶體管(110、210)的柵極電極(112、212)的第一凹部(116、216)；形成鄰近第二類型的第二晶體管(120、220)的柵極電極(122、222)的第二凹部(126、226)，所述的第二類型與所述的第一類型不相同；在所述的第一與第二凹部(116、216、126、226)中選擇性地形成受應(yīng)變的半導(dǎo)體層(117、217、127、227)；以及選擇性地改變所述第二凹部(126、226)中的所述受應(yīng)變的半導(dǎo)體層(127、227)以降低其中的應(yīng)變。
2、 如權(quán)利要求1所述的方法，其中改變所述的受應(yīng)變的半導(dǎo)體 層(127)包含通過(guò)離子注入(107)而松弛所述第二凹部(126)中的 所述應(yīng)變。
3、 如權(quán)利要求1所述的方法，其中改變所述受應(yīng)變的半導(dǎo)體層 (227)包含非晶化(207)所述第二凹部(226)內(nèi)的所述半導(dǎo)體層(227)以及執(zhí)行退火工藝以用于實(shí)質(zhì)上再結(jié)晶所述的非晶化的半導(dǎo)體層 (227)。
4、 如權(quán)利要求1所述的方法，進(jìn)一步包含在絕緣層(102， 202) 上所形成的半導(dǎo)體的結(jié)晶主體(111、 121、 211、 221)上方形成所述 的第一晶體管(110、 210)的所述的柵極電極(112、 212)及所述的 第二晶體管(120、 220)的所述的柵極電極(122、 222)。
5、 如權(quán)利要求1所述的方法，進(jìn)一步包含在填充所述的第一與 第二凹部(116、 126)的所述的半導(dǎo)體層(117、 127)中至少部分地 形成用于所述的第一與第二晶體管(110、 120)的漏極與源極區(qū)(119、 129)及延伸區(qū)(119E、 129E)。
6、 如權(quán)利要求1所述的方法，進(jìn)一步包含在形成所述的受應(yīng)變的半導(dǎo)體層(227)之前先實(shí)質(zhì)上非晶化部分鄰近所述第二柵極電極 (222)的半導(dǎo)體主體(221A)。
7、 如權(quán)利要求6所述的方法，其中所述第二凹部(226)形成在 所述的非晶化的部分(221A)中。
8、 如權(quán)利要求6所述的方法，其中在形成所述的第一與第二凹 部(216、 226)之后非晶化所述的部分。
9、 如權(quán)利要求6所述的方法，進(jìn)一步包含執(zhí)行退火工藝以實(shí)質(zhì) 上再結(jié)晶所述的部分(221A)及所述的第二半導(dǎo)體層(227)。
10、 如權(quán)利要求1所述的方法，進(jìn)一步包含在形成所述的第一與 第二凹部(116、 126、 216、 226)之前先利用蝕刻阻擋層(114、 115、 l 4、 125、 214、 215、 224、 225)包覆所述第一與第二晶體管的所述 柵極電極(112、 212、 122、 222)。
11、 一種半導(dǎo)體裝置(100、 200)，包含 第一導(dǎo)電性類型的第一晶體管(110、 210)，所述的第一晶體管(110、 210)的延伸區(qū)(119E)及它的源極與漏極區(qū)(119)中包含 指定的半導(dǎo)體材料的受應(yīng)變的層(117、 217);以及第二導(dǎo)電性類型的第二晶體管(120、 220)，所述的第二晶體 管(120、 220)的延伸區(qū)(129E)及它的源極與漏極區(qū)(129)中包含 所述指定的半導(dǎo)體材料的實(shí)質(zhì)上松弛的層(127、 227)。
12、 如權(quán)利要求ll所述的半導(dǎo)體裝置(100、 200)，進(jìn)一步包含 埋入式絕緣層(102， 202)，在所述的埋入式絕緣層(102， 202)上形成所 述的第一與第二晶體管(110、 210、 120、 220)。
13、 如權(quán)利要求12所述的半導(dǎo)體裝置(100、 200)，其中所述的體管(110、 210、 120、 220)代表部分耗盡的晶體^
全文摘要
通過(guò)在PMOS晶體管(110、210)中形成受應(yīng)變的半導(dǎo)體層(strainedsemiconductor layer)(117、217)，可達(dá)到對(duì)應(yīng)的受壓縮應(yīng)變的信道區(qū)(111A)，而另一方面，可松弛(relax)該NMOS晶體管(120、220)中的對(duì)應(yīng)應(yīng)變。由于在該NMOS晶體管中降低的硅/鍺的能帶間隙造成降低的接面電阻，而完成整體的效能增益，其中，特別是在部分耗盡的SOI裝置中，由于該P(yáng)MOS(110、210)及NMOS晶體管(120、220)中的硅/鍺層(117、127、217、227)所產(chǎn)生的提高泄漏電流，使有害的浮體效應(yīng)(floating body effect)也降低了。
文檔編號(hào)H01L27/092GK101253619SQ200680031372
公開(kāi)日2008年8月27日 申請(qǐng)日期2006年8月23日 優(yōu)先權(quán)日2005年8月31日
發(fā)明者A·魏, J·亨奇爾, M·拉布, T·卡姆勒 申請(qǐng)人:先進(jìn)微裝置公司