專利名稱：：形成貫穿晶片互連的方法和由其形成的結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明大體上涉及半導(dǎo)體制造技術(shù)以及在半導(dǎo)體襯底中形成電觸點(diǎn)的方法。更特定來說，本發(fā)明涉及在半導(dǎo)體襯底中形成貫穿晶片互連的方法和由其形成的結(jié)構(gòu)。技術(shù)背景半導(dǎo)體襯底常具有穿過其中延伸的通孔，其中所述通孔被填充有導(dǎo)電材料以形成互連(通常稱為貫穿晶片互連，或"Twr)，其用于(例如)將半導(dǎo)體裝置的一個(gè)表面上的電路連接到其另一表面上的電路，或用于適應(yīng)與外部電路的連接。如本文所使用，"通孔"是指其中具有導(dǎo)電材料或?qū)щ姴考目籽刍蚩?，且其大致延伸穿過襯底(例如，從一個(gè)表面大致到另一相對(duì)表面)。所述通孔可用于適應(yīng)襯底的除已形成接合墊之外的一側(cè)上的半導(dǎo)體裝置、電氣組件或電路的電氣連接。通孔常規(guī)上形成在多種襯底中以用于多種用途。舉例來說，用于單個(gè)電路小片封裝的插入機(jī)構(gòu)、用于多個(gè)電路小片封裝的互連和用于將半導(dǎo)體電路小片臨時(shí)連接到測試設(shè)備的接觸探針卡常在其結(jié)構(gòu)中采用通孔。在更具體的實(shí)例中，測試設(shè)備可經(jīng)配置以用于半導(dǎo)體電路小片的接合墊的臨時(shí)和同時(shí)連接(例如，在整個(gè)或部分晶片測試設(shè)備上)。用作測試插入機(jī)構(gòu)的襯底可包含穿過其中的通孔，從而在插入機(jī)構(gòu)襯底的一側(cè)上提供與半導(dǎo)體電路小片的接合墊圖案匹配的導(dǎo)電互連結(jié)構(gòu)的圖案，以及在插入機(jī)構(gòu)襯底的相對(duì)側(cè)上用于與測試設(shè)備連接的多個(gè)互連結(jié)構(gòu)。因此，插入機(jī)構(gòu)襯底在半導(dǎo)體電路小片(或其它裝置)與測試設(shè)備之間提供電氣互連。在將穿過例如硅的半導(dǎo)電材料形成通孔的情況下，一種用于建構(gòu)通孔的已知方法包含通過所謂的"開孔"工藝形成第一孔眼(有時(shí)稱作"前體孔眼")，其中刳刨機(jī)或鉆孔機(jī)的非常小的鉆錐圍繞縱軸旋轉(zhuǎn)，同時(shí)圍繞所述軸徑向移動(dòng)，以形成前體孔眼。所述前體孔眼的直徑大于完成的通孔的既定直徑。在前體孔眼形成之后，通過借助暴露于氧化氣氛而在孔眼的表面上形成薄氧化硅層，或通過使所述孔眼氧化并接著用絕緣聚合材料涂覆所述孔眼，而在孔眼中形成絕緣(或介電)層。當(dāng)需要聚合絕緣材料涂層時(shí)，例如paryieneTM聚合物的合適聚合物可氣相沉積在襯底上，并進(jìn)入其一側(cè)上的每一前體孔眼中，同時(shí)將負(fù)壓力(例如，真空)施加到孔眼的相對(duì)端。在一些情況中，因?yàn)榻o定聚合物材料與硅的粘附可能相對(duì)較差，所以孔眼的表面可經(jīng)氧化以改進(jìn)聚合物材料的粘附。將絕緣聚合材料引入并填充每一前體孔眼，并使聚合物固化。(例如通過沖擊鉆機(jī)或激光)鉆出通孔，或以另外的方式在硬化的絕緣聚合材料中形成通孔，以便展示比前體孔眼的直徑小的直徑。接著用導(dǎo)電材料(其常規(guī)上包含金屬、金屬合金或含金屬的材料)填充通孔，以在襯底的相對(duì)表面之間提供導(dǎo)電路徑。通過絕緣聚合材料層(一或多層)使通孔的導(dǎo)電材料與襯底本身絕緣。雖然此類方法提供適當(dāng)?shù)慕Y(jié)構(gòu)來實(shí)現(xiàn)襯底的一個(gè)表面與襯底的另一表面的電氣互連，但應(yīng)注意，使用此類方法難以實(shí)現(xiàn)通孔的密集間隔，且難以形成顯示出較高縱橫比(即高度與寬度、或橫截面尺寸的比率)的通孔。在形成通孔的另一現(xiàn)有技術(shù)方法中，硅晶片在兩個(gè)主要的相對(duì)表面上具備薄二氧化硅層。通過使用防止在非通孔區(qū)域中的蝕刻的掩模層，在晶片上形成圖案。將蝕刻劑應(yīng)用于兩個(gè)主要表面以形成在晶片的中間匯合的孔眼或"饋通"。在包含饋通側(cè)壁的晶片表面上形成介電層。在介電層上形成金屬層，且將導(dǎo)電材料放置在饋通中以完成導(dǎo)電通孔。應(yīng)注意，為了隔離每一通孔，金屬層必須經(jīng)配置以僅覆蓋饋通表面，或從通孔和晶片的外表面大致去除。同樣，使用此類常規(guī)方法難以獲得高縱橫比的通孔，且因此難以提供高密度等級(jí)的此類通孔來用于給定應(yīng)用。Tanielian的美國專利5,166,097、Geller等人的美國專利5,063,177和Akram等人的美國專利6,400,172中大體說明了用于形成通孔的其它現(xiàn)有技術(shù)方法。仍需要改進(jìn)用于半導(dǎo)體制造中的制造技術(shù)和工藝。提供一種用于形成貫穿晶片互連的更有效方法將是有利的，其在維持或改進(jìn)TWI結(jié)構(gòu)的可靠性的同時(shí)，實(shí)現(xiàn)較高密度的通孔、使得能制造高縱橫比的TWI結(jié)構(gòu)，且改進(jìn)制造工藝的簡易性。
發(fā)明內(nèi)容本發(fā)明揭示用于在襯底中形成導(dǎo)電通孔(本文中也稱為貫穿晶片互連(TWI))的方法，以及所得的包含TWI結(jié)構(gòu)的半導(dǎo)體裝置、電氣組件和組合件。在一個(gè)實(shí)施例中，一種形成貫穿晶片互連的方法包括在襯底的第一表面中形成孔，在所述孔的內(nèi)表面上沉積第一介電層，在所述第一介電層上沉積導(dǎo)電層，在所述孔的內(nèi)表面上沉積第二介電層，以及通過所述襯底的第二相對(duì)表面暴露所述導(dǎo)電層的一部分。根據(jù)本發(fā)明的另一方面，提供形成貫穿晶片互連結(jié)構(gòu)的另一種方法。所述方法包含在襯底的第一表面中形成孔，在所述孔的內(nèi)表面上沉積第一介電層，在所述第一介電層上沉積導(dǎo)電層，在所述第一表面和所述導(dǎo)電層的至少一部分上沉積第二介電層，以及從所述襯底的第一表面去除所述第二介電層，使得所述第二介電層仍位于所述導(dǎo)電層的至少一部分上。通過所述襯底的第二表面暴露所述第一介電層的一部分，且第三介電層沉積在所述襯底的相對(duì)第二表面和所述第一介電層的所述暴露部分上。去除所述第三介電層的一部分以通過所述第三介電層的剩余部分暴露所述第一介電層的一部分。去除所述第一介電層的所述暴露部分，進(jìn)而通過所述襯底的第二相對(duì)表面和所述第三介電層的所述剩余部分暴露所述導(dǎo)電層的一部分。根據(jù)本發(fā)明的另一方面，提供一種半導(dǎo)體裝置。所述半導(dǎo)體裝置包括具有第一表面和第二相對(duì)表面的襯底，和延伸進(jìn)入所述襯底的所述第一表面中的貫穿晶片互連。所述貫穿晶片互連包含從所述襯底的所述第一表面延伸到所述襯底的所述第二相對(duì)表面的導(dǎo)電材料，其中通過所述襯底的所述第一表面暴露所述導(dǎo)電材料的第一部分，且通過所述襯底的第二相對(duì)表面暴露所述導(dǎo)電材料的第二部分。第一介電材料設(shè)置在所述導(dǎo)電材料與所述襯底之間，且從所述襯底的所述第二相對(duì)表面延伸到所述導(dǎo)電材料的所述第一部分。第二介電材料設(shè)置在所述導(dǎo)電材料的一部分上，且展示出界定從所述第一表面朝向所述第二相對(duì)表面延伸的盲孔的表面。在附圖中，描繪本發(fā)明的各種特征的非限制性實(shí)施例，且其中各種元件并不一定按比例繪制圖l-8說明根據(jù)本發(fā)明的某些方面處于不同制造階段的半導(dǎo)體裝置的橫截面圖，所述制造階段包含形成貫穿晶片互連結(jié)構(gòu)；以及圖9是展示包含根據(jù)本發(fā)明配置的半導(dǎo)體裝置的計(jì)算系統(tǒng)的示意圖。具體實(shí)施方式在本發(fā)明中，其中將形成導(dǎo)電通孔或貫穿晶片互連(TWI)的半導(dǎo)體晶片或其部分、襯底和組件在本文中被看成是"襯底"，而不管TWI的用途或者襯底或TWI的構(gòu)造材料如何。因此，舉例來說，術(shù)語"襯底"可用于指稱半導(dǎo)體晶片、半導(dǎo)體晶片部分、其它塊狀半導(dǎo)體襯底、半導(dǎo)體裝置、插入機(jī)構(gòu)、探針測試卡和類似物。本發(fā)明被描述為通常應(yīng)用于半導(dǎo)體襯底的構(gòu)造。描述了在半導(dǎo)體裝置中制造TWI的方法以及如此制造所得的結(jié)構(gòu)、組件和組合件。形成TWI的方法和所得結(jié)構(gòu)受益于使用比常規(guī)方法低的溫度工藝，因?yàn)楸疚乃沂镜囊恍┓椒ㄊ褂迷诃h(huán)境溫度下使用的聚合物。此外，一些形成本發(fā)明的TWI的方法因?yàn)椴恍枰噶咸畛涔に?，所以不需要為熱焊料工藝通風(fēng)，且不需要助熔劑清潔。另外，本文所描述的方法使得能制造可能或可能不填充有導(dǎo)電材料的高縱橫比的TWI。現(xiàn)在參看圖1-8，揭示根據(jù)本發(fā)明的實(shí)施例的方法和結(jié)構(gòu)。圖l說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的實(shí)例具有第一表面12和相對(duì)的第二表面14的半導(dǎo)體裝置10的橫截面。半導(dǎo)體裝置IO包括半導(dǎo)體襯底16(即，硅襯底)，且視情況可包含介電層(未圖示)，鈍化層17或包含可與內(nèi)部電路(未圖示)耦合的接合墊18的導(dǎo)電元件，如所屬領(lǐng)域的一般技術(shù)人員將了解。襯底16可包括(不限于)塊狀半導(dǎo)體襯底(例如，半導(dǎo)體材料(例如，硅、砷化鎵、磷化銦、多晶硅)的整個(gè)或部分晶片)、絕緣體上硅(SOI)型襯底(例如，陶瓷上硅(SOC)、玻璃上硅(SOG)、藍(lán)寶石上硅(SOS))、或適用于半導(dǎo)體制造的聚合材料等，其可包含多個(gè)半導(dǎo)體電路小片或形成在其中的其它半導(dǎo)體裝置。如果襯底16是晶片，那么襯底16還可為從賣主接收得的全厚度晶片，或已在制造半導(dǎo)體裝置IO之后變薄(例如，進(jìn)而界定第二表面14)的晶片。雖然沒有具體說明，半導(dǎo)體裝置10可進(jìn)一步包含，或經(jīng)進(jìn)一步處理以包含各種導(dǎo)電元件、活性區(qū)域或區(qū)、晶體管、電容器、再分配線或用于生產(chǎn)集成電路的其它結(jié)構(gòu)?？稍诎雽?dǎo)體電路小片級(jí)或在晶片(或其它塊狀襯底)級(jí)形成本發(fā)明的TWI，其取決于制造工藝的特定需要。因此，雖然圖l-8說明制造與單個(gè)接合墊18(在附圖中展示為兩個(gè)橫截面部分)相關(guān)聯(lián)的單個(gè)TWI，但應(yīng)了解，半導(dǎo)體裝置IO可經(jīng)建構(gòu)以包含多個(gè)TWI，且此類TWI可與內(nèi)部電路(未圖示)相關(guān)聯(lián)，或可形成在襯底16的"死區(qū)(deadspace)"中。此外，如圖1中所說明，且依據(jù)用于將接合墊18放置在半導(dǎo)體裝置IO上的工藝類型，接合墊18可部分被鈍化層17覆蓋。如所屬領(lǐng)域的一般技術(shù)人員將了解，鈍化層17可包含適當(dāng)?shù)慕^緣或介電材料層，其設(shè)置在襯底的表面上以防止半導(dǎo)電材料的氧化。如圖1中所示，在當(dāng)前揭示的實(shí)施例中形成為盲孔的孔20形成在半導(dǎo)體裝置10的第一表面12中。在一個(gè)實(shí)施例中，孔20經(jīng)圖案化，且被蝕刻穿過接合墊18并進(jìn)入襯底16中?？赏ㄟ^適當(dāng)?shù)匮诒尾D案化光致抗蝕劑或其它材料(例如，氧化物硬掩模)，并進(jìn)行濕式或干式蝕刻以將孔20形成到適于形成TWI(例如，深硅蝕刻的通孔)的預(yù)定深度，而形成孔20。一種合適的"濕式"金屬蝕刻采用硝酸和氫氟(HF)酸在去離子(DI)水中的混合物。"干式"蝕刻也可稱為反應(yīng)性離子蝕刻(RIE)。濕式或干式蝕刻劑都可用于形成孔20以及蝕刻穿過接合墊18(和襯底16上方的其它材料，如果有的話)。此外，如果襯底16是由硅制成，那么在蝕刻襯底16的下伏硅之前可能需要去除二氧化硅原生氧化物，且HF蝕刻劑可用于此目的。在其它實(shí)施例中，可例如通過激光鉆孔、激光燒蝕或機(jī)械鉆孔來形成孔20。在形成后，孔20可經(jīng)受清潔工藝以去除在孔形成工藝期間形成的任何不需要的反應(yīng)物或雜質(zhì)。在形成孔20之后，可在接合墊18的一部分上形成金屬化或其它導(dǎo)電層22。導(dǎo)電層22可在接合墊18與例如金屬襯墊或材料鍍層的隨后的導(dǎo)電材料之間提供增加的材料粘附。舉例來說，如果接合墊由例如鋁的材料形成，且如果隨后的材料的導(dǎo)電層包括鎳，那么導(dǎo)電層22可設(shè)置在接合墊18上以確保鎳鍍層的粘附。仍參看圖1，絕緣層24應(yīng)用于孔20的內(nèi)表面。絕緣層24可包括介電材料，例如低硅烷氧化物(LSO)的脈沖沉積層(PDL)、例如可從CooksonElectronics的SpecialtyCoatingSystems分部購得的ParyleneTM聚合物、二氧化硅(Si02)、氧化鋁(A1203)、適用于鈍化目的的有機(jī)聚合材料(例如，聚苯并噁唑(PBO)或苯并環(huán)丁烯(BCB))，或其任何組合。可用作絕緣層24的其它介電材料包含原硅酸四乙酯(TEOS)、旋涂玻璃、熱氧化物、包括富鋁氧化物的脈沖沉積層、氮化硅、氧氮化硅、玻璃(即，硼磷硅玻璃(BPSG)、磷硅玻璃、硼硅玻璃)，或此項(xiàng)技術(shù)中已知的任何其它合適的介電材料。所屬領(lǐng)域的一般技術(shù)人員已知沉積絕緣層24的方法，且所述方法可依據(jù)用于絕緣層24的材料類型而變化。導(dǎo)電層26沉積在絕緣層24上，且可以限定孔20的方式部分設(shè)置在半導(dǎo)體裝置10的第一表面12上。導(dǎo)電層26包括至少一層導(dǎo)電材料(例如鎳(N))。在一個(gè)實(shí)施例中，導(dǎo)電層26可包含例如鍍敷吸附涂層(PAC)的另一層，或放置在絕緣層24上以增強(qiáng)導(dǎo)電層26的沉積的某種類型的種子層。舉例來說，可使用化學(xué)氣相沉積(CVD)技術(shù)將氮化鈦(TiN)放置在絕緣層24上充當(dāng)PAC，以用于隨后用鍍敷工藝(例如，無電鍍敷或電解鍍敷)沉積種子層以形成導(dǎo)電層26。可用于形成導(dǎo)電層26的其它導(dǎo)電材料包含(不限于)鈦(Ti)、多晶硅、鈀(Pd)、錫(Sn)、鉭(Ta)、鴇(W)、鈷(Co)、銅(Cu)、銀(Ag)、鋁(Al)、銥、金(Au)、鉬(Mo)、鉑(Pt)、鎳-磷(NIP)、鈀-磷(Pd-P)、鈷-磷(Co-P)、Co-W-P合金、任何前述金屬的其它合金、導(dǎo)電性聚合物或夾帶在聚合物中的導(dǎo)電材料(即，導(dǎo)電性或?qū)w填充的環(huán)氧樹脂)及其任何混合物?？捎糜诔练e導(dǎo)電層26的各個(gè)層的其它沉積工藝包含有機(jī)金屬化學(xué)氣相沉積(MOCVD)、物理氣相沉積(PVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、真空蒸鍍和濺鍍。所屬領(lǐng)域的一般技術(shù)人員將了解，各個(gè)層的材料或用于導(dǎo)電層26的材料的類型和厚度以及用于沉積導(dǎo)電層26的各層的沉積工藝將依據(jù)(例如)電氣要求和用于形成TWI的所需材料的類型以及TWI的既定用途而變化?，F(xiàn)在參看圖2，第二絕緣層28放置在半導(dǎo)體裝置10的第一表面12和孔20的內(nèi)表面上。在一個(gè)實(shí)施例中，第二絕緣層28可包含ParyleneTM聚合物，但在其它實(shí)施例中，第二絕緣層28可包含另一介電材料，例如本文參考圖1的絕緣層24所論述的那些介電材料。因此，第二絕緣層28提供非可軟焊層，其保形地涂覆孔20的內(nèi)表面，且因此，并不與形成TWI結(jié)構(gòu)的現(xiàn)有技術(shù)一樣需要助熔劑清潔、熱焊料工藝和通風(fēng)。使用例如采用反應(yīng)性離子(干式)蝕刻的隔離物蝕刻的工藝去除第二絕緣層28的上覆于半導(dǎo)體裝置10的導(dǎo)電層26和第一表面12上的部分。這導(dǎo)致圖3中所示的半導(dǎo)體裝置10結(jié)構(gòu)。在其它實(shí)施例中，可使用其它工藝去除第二絕緣層28的所述部分，所述工藝包含(但不限于)化學(xué)機(jī)械平面化(CMP)、機(jī)械剝離、連同濕式或干式蝕刻一起進(jìn)行的對(duì)光致抗蝕劑的合適的掩蔽和圖案化，或其它已知工藝。在一個(gè)實(shí)施例中，當(dāng)?shù)诙^緣層28包括ParyleneTM聚合物時(shí)，第二絕緣層28可經(jīng)掩蔽、圖案化和蝕刻，以去除第二絕緣層28的所需部分，并暴露導(dǎo)電層26的上部部分(在本文稱作互連墊29)，如圖3中所說明。現(xiàn)在參看圖4，將半導(dǎo)體裝置描繪為已相對(duì)于圖1-3的半導(dǎo)體裝置圍繞水平線被顛倒，以便于描述隨后的工藝動(dòng)作和所得的特征。通過從半導(dǎo)體裝置IO的第二表面14去除襯底16的一部分從而產(chǎn)生新界定的第二表面14'而使半導(dǎo)體裝置10變薄。半導(dǎo)體裝置10變薄暴露最初沿著孔20的表面形成的絕緣層24，使得其部分延伸穿過半導(dǎo)體裝置IO的第二表面14，?？墒褂萌魏魏线m的工藝來使襯底16變薄，所述工藝可包含(不限于)例如CMP或常規(guī)背部研磨的磨蝕技術(shù)、使用化學(xué)物選擇性地蝕刻襯底16、或合適地掩蔽、圖案化并蝕刻第二表面14(圖1-3),例如經(jīng)圖案化的光致抗蝕劑，隨后進(jìn)行濕式或干式蝕刻以去除襯底16。現(xiàn)在參看圖5，第三絕緣層30沉積在半導(dǎo)體裝置10的第二表面14上，和絕緣層24的暴露部分上。在一個(gè)實(shí)施例中，第三絕緣層30包括聚合物，例如ParyleneTM聚合物、玻璃增強(qiáng)聚酰亞胺聚合物(也稱為PI-2611聚合物，可從DuPont購得)、聚苯并噁唑(PBO)、苯并環(huán)丁烯(BCB)、絕緣環(huán)氧樹脂、LSO的PDL、二氧化硅(Si02)、氧化鋁(A1203)、或用于形成本文參考圖l所描述的絕緣層24的材料中的任一者。如圖6中所示，去除第三絕緣層30的一部分，且再次暴露絕緣層24的小部分。用于去除第三絕緣層30的上覆于絕緣層24的部分的工藝適于用作第三絕緣層30的材料類型。舉例來說，在ParyleneTM聚合物或玻璃增強(qiáng)聚酰亞胺聚合物用作第三絕緣層30的實(shí)施例中，用于去除第三絕緣層30的工藝可包含在第三絕緣層30上掩蔽光致抗蝕劑并圖案化所述光致抗蝕劑，且干式蝕刻穿過所述第三絕緣層30的暴露部分，接著剝離光致抗蝕劑。在其它實(shí)施例中，如.果使用絕緣環(huán)氧樹脂，那么抗蝕劑可用于制定環(huán)氧樹脂圖案，施加環(huán)氧樹脂，并接著去除抗蝕劑，留下被覆蓋的第二表面14，和暴露的絕緣層24。在另一實(shí)施例中，當(dāng)PBO用作第三絕緣層30時(shí)，可選擇性地暴露、顯影并烘焙PBO，以留下暴露的突出的絕緣層24。在又一實(shí)施例中，立體光刻工藝(即，例如來自JapanScienceTechnologyAgency(JST))可用于在第二表面14'上選擇性地提供第三絕緣層30，并留下暴露的突出的絕緣層24。在其它實(shí)施例中，可使用來自O(shè)bjetGeometries的PolyJetTM技術(shù)在第三絕緣層30上以一圖案散布聚合物，以留下暴露的絕緣層24。在另一實(shí)施例中，當(dāng)LSO或PDL用作第三絕緣層30時(shí)，CMP可用于去除第三絕緣層30的所述部分，并暴露突出的絕緣層24。當(dāng)然，其它技術(shù)，或此類技術(shù)的各種組合也可用于選擇性地去除第三絕緣層30的若干部分，如所屬領(lǐng)域的一般技術(shù)人員將了解?，F(xiàn)在參看圖7，去除絕緣層24的突出部分，進(jìn)而暴露下伏的導(dǎo)電層26的一部分，其可被稱作互連墊31。依據(jù)用于絕緣層24的材料類型，可使用任何合適的工藝去除絕緣層24的突出部分。舉例來說，可以機(jī)械方式去除絕緣層24的突出部分，例如通過機(jī)械磨蝕或研磨、CMP、使用對(duì)絕緣層24具有選擇性的蝕刻劑來蝕刻掉絕緣層24，或可使用合適的光刻工藝。通過暴露導(dǎo)電層26的所述部分，形成TWI結(jié)構(gòu)，其中互連墊29和31彼此電連通，且進(jìn)一步與半導(dǎo)體裝置10的接合墊18電連接。如先前所論述，接合墊18可與形成在襯底16中或上的電路電連通。在其它實(shí)施例中，所得的TWI結(jié)構(gòu)可能不連接到與襯底相關(guān)聯(lián)的任何電路，而是可簡單地提供位于襯底16的相對(duì)側(cè)的各種外部電氣組件的電互連。應(yīng)注意，在本發(fā)明的一些實(shí)施例中，可在相同動(dòng)作期間實(shí)現(xiàn)第三絕緣層30的去除和絕緣層24的原本突出部分的去除。然而，依據(jù)用于形成導(dǎo)電層26的下伏材料，可能需要在單獨(dú)的動(dòng)作中去除第三絕緣層30的一部分并暴露導(dǎo)電層的互連墊31。舉例來說，如果導(dǎo)電層26由鎳形成，且CMP工藝用于去除第三絕緣層30的所述部分，那么此類工藝可能不會(huì)在鎳互連墊31上產(chǎn)生均一表面。因此，可能需要相對(duì)于圖6和圖7所描述的單獨(dú)動(dòng)作來暴露互連墊31?，F(xiàn)在參看圖8，在一個(gè)實(shí)施例中，導(dǎo)電層26的暴露部分(或互連墊31)可包含例如金屬蓋32的導(dǎo)電材料的一個(gè)或一個(gè)以上層。金屬蓋32可包括(例如)鎳(Ni)、金(Au)、其組合，或與導(dǎo)電層26兼容的任何其它導(dǎo)電材料，包含本文先前參考導(dǎo)電層26所描述的那些導(dǎo)電材料。舉例來說，依據(jù)用于金屬蓋32的導(dǎo)電材料的類型，可用鍍敷工藝或其它合適的工藝沉積金屬蓋32。在又一實(shí)施例中，孔20可被填充有導(dǎo)電性填充物材料。舉例來說，孔20可被填充有錫(Sn)、銀(Ag)、銅(Cu)、可用于先前在本文描述的導(dǎo)電層26的材料中的一者、其任何組合，或者用于填充通孔或用于形成此項(xiàng)技術(shù)中巳知的固態(tài)導(dǎo)電通孔的其它材料。其它填充物材料包含金屬粉末、金屬或合金粉末、焊料(例如，Pb/Sn或Ag/Sn)、可流動(dòng)的導(dǎo)電性光敏聚合物、熱塑導(dǎo)電性樹脂、或樹脂覆蓋的顆粒狀金屬材料。另外，可使用各種工藝來使用導(dǎo)電材料填充孔20，所述工藝包含(例如)波焊技術(shù)、真空回焊技術(shù)、或使用可從德國Nauen的PacTechGmbH購得的激光球體技術(shù)將焊料球沉積在孔20中。在孔20被填充有導(dǎo)電性填充物材料的實(shí)施例中，可使用合適的工藝去除絕緣層24的一部分34，使得填充物材料與導(dǎo)電層26電連接。另外，填充物材料可經(jīng)配置以與例如導(dǎo)電層26的在本文中已界定為互連墊29的若干部分接觸。進(jìn)一步注意到，當(dāng)使用導(dǎo)電性填充物時(shí)，可使襯底變薄到允許通過襯底的第二表面14'暴露填充物的程度，但由于存在在第二表面14'上提供互連墊31的導(dǎo)電層26，所以這并沒有必要。表1列舉為根據(jù)當(dāng)前揭示的發(fā)明所生產(chǎn)的各種貫穿晶片互連(TWI)獲得的數(shù)據(jù)。在一個(gè)實(shí)施例中，各種TWI的絕緣層24包括PDL，且導(dǎo)電層26包含Ta或W的PAC、Cu的種子層，和具有所示橫截面厚度的Ni的襯墊。表1.<table>tableseeoriginaldocumentpage12</column></row><table>本文相對(duì)于圖1-8描述的方法可用于在各種半導(dǎo)體裝置中形成TWI。所述TWI可具有常規(guī)尺寸，例如約15pm或更大的直徑和150pm或更長的長度，以及適用于增強(qiáng)未來半導(dǎo)體裝置的微型化的較小的TWI。當(dāng)然，通過選擇用于襯底材料的適當(dāng)?shù)奈g刻化學(xué)物，較小直徑的TWI可形成在較薄的襯底中，且可實(shí)現(xiàn)TWI的所需縱橫比。其它考慮因素(例如襯底在變薄時(shí)其物理強(qiáng)度，以及集成電路延伸到襯底材料中的深度)在可根據(jù)本發(fā)明而不是本發(fā)明本身的工藝形成的TWI的深度和寬度方面可能是較顯著的因素。半導(dǎo)體裝置可進(jìn)一步經(jīng)配置而具有包括跡線的再分配層和(視情況)在其上形成的例如焊料塊、導(dǎo)電性環(huán)氧樹脂或?qū)w填充的環(huán)氧樹脂的相關(guān)聯(lián)的離散外部導(dǎo)電元件，所述離散外部導(dǎo)電元件可通過所屬領(lǐng)域的一般技術(shù)人員己知的技術(shù)而設(shè)置在或形成在半導(dǎo)體裝置的表面中的一者上，并通過跡線與TWI電互連，或直接設(shè)置在導(dǎo)電層26或金屬蓋32上的TWI上。如果需要，根據(jù)本發(fā)明生產(chǎn)的TWI還可用于后續(xù)的與集成電路的連接。舉例來說，較高級(jí)的封裝系統(tǒng)可包含具有根據(jù)本發(fā)明的方法生產(chǎn)的TWI的半導(dǎo)體裝置。舉例來說，具有第一半導(dǎo)體裝置和第二半導(dǎo)體裝置的PC板可利用本發(fā)明的TWI結(jié)構(gòu)放置成堆疊的布置。進(jìn)一步注意到，上述半導(dǎo)體裝置IO或并入有一個(gè)或一個(gè)以上本發(fā)明的TWI結(jié)構(gòu)的其它組件可用于計(jì)算機(jī)環(huán)境中。舉例來說，參看圖9，半導(dǎo)體裝置可并入到計(jì)算系統(tǒng)100中，所述計(jì)算系統(tǒng)100可包含(例如)存儲(chǔ)器裝置102(其可包含多種隨機(jī)存取存儲(chǔ)器裝置、快閃存儲(chǔ)器或其它類型存儲(chǔ)器裝置中的任一者)和可操作地與存儲(chǔ)器裝置102耦合的處理器裝置104(例如，中央處理單元或其它邏輯裝置)。存儲(chǔ)器裝置102或處理器裝置中的任一者可經(jīng)配置而具有根據(jù)本發(fā)明的TWI結(jié)構(gòu)。處理器裝置104還可與一個(gè)或一個(gè)以上適當(dāng)?shù)妮斎胙b置106(例如，鼠標(biāo)、鍵盤、硬盤驅(qū)動(dòng)器、麥克風(fēng)等)和一個(gè)或一個(gè)以上輸出裝置108(例如，監(jiān)視器、打印機(jī)、揚(yáng)聲器等)耦合。盡管上文的描述含有許多細(xì)節(jié)，但這些不應(yīng)解釋為限制本發(fā)明的范圍，而是僅提供某些示范性實(shí)施例。類似地，可設(shè)計(jì)出不脫離本發(fā)明的精神或范圍的本發(fā)明的其它實(shí)施例。因此，本發(fā)明的范圍僅由所附權(quán)利要求書及其法定等效物指示和限制，而不是由上文的描述指示和限制。本發(fā)明涵蓋落入權(quán)利要求書的含義和范圍內(nèi)的如本文所揭示的對(duì)本發(fā)明的所有添加、刪除和修改。權(quán)利要求1.一種形成貫穿晶片互連的方法，所述方法包括在襯底的第一表面中形成盲孔；將第一介電層沉積在所述孔的內(nèi)表面上；將導(dǎo)電層沉積在所述第一介電層上；將第二介電層沉積在所述導(dǎo)電層上；以及通過所述襯底的第二相對(duì)表面暴露所述導(dǎo)電層的一部分。2.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括在通過所述襯底的所述第二相對(duì)表面暴露所述導(dǎo)電層之前，通過所述襯底的第二表面暴露所述第一介電層，且將第三介電層放置在所述襯底的所述相對(duì)第二表面和所述暴露的第一介電層上。3.根據(jù)權(quán)利要求2所述的方法，其進(jìn)一步包括在暴露所述導(dǎo)電層的一部分之前，通過所述襯底的所述第二相對(duì)表面暴露所述第一介電層的一部分。4.根據(jù)權(quán)利要求2所述的方法，其中通過所述襯底的所述第二表面暴露所述第一介電層的一部分包括去除所述襯底的一部分。5.根據(jù)權(quán)利要求2所述的方法，其中通過所述襯底的所述第二相對(duì)表面暴露所述導(dǎo)電層進(jìn)一步包括去除所述第三介電層的一部分和所述第一介電層的一部分。6.根據(jù)權(quán)利要求1所述的方法，其中在所述襯底的所述第一表面中形成所述孔包括穿過所述襯底的所述第一表面上的接合墊形成所述孔。7.根據(jù)權(quán)利要求1所述的方法，其中在所述導(dǎo)電層上沉積所述第二介電層進(jìn)一步包括將所述第二介電層沉積在所述襯底的所述第一表面和所述孔的包含所述導(dǎo)電層的內(nèi)表面上，且其中所述方法進(jìn)一步包含至少從所述襯底的所述第一表面去除所述第二介電層。8.根據(jù)權(quán)利要求7所述的方法，其中至少從所述襯底的所述第一表面去除所述第二介電層包括隔離物蝕刻。9.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括將導(dǎo)電材料設(shè)置在所述導(dǎo)電層的通過所述襯底的所述第二相對(duì)表面暴露的所述部分上。10.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括用填充物材料填充所述孔。11.根據(jù)權(quán)利要求1所述的方法，其中沉積所述導(dǎo)電層包括在所述第一介電層上沉積至少一個(gè)金屬層。12.—種在襯底中形成貫穿晶片互連的方法，所述方法包括在所述襯底的第一表面中形成盲孔；將第一介電層沉積在所述孔的內(nèi)表面上；將導(dǎo)電層沉積在所述第一介電層上；將第二介電層沉積在所述襯底的所述第一表面上和所述導(dǎo)電層上；從所述襯底的所述第一表面去除所述第二介電層，使得所述第二介電層仍然位于所述導(dǎo)電層的至少一部分上；通過所述襯底的第二表面暴露所述第一介電層的一部分；將第三介電層放置在所述襯底的所述相對(duì)第二表面和所述第一介電層的所述暴露部分上；去除所述第三介電層的一部分以通過所述第三介電層的剩余部分暴露所述第一介電層的一部分；以及去除所述第一介電層的所述暴露部分，并通過所述襯底的所述第二相對(duì)表面和所述第三介電層的所述剩余部分暴露所述導(dǎo)電層的一部分。13.—種半導(dǎo)體裝置，其包括襯底，其具有第一表面和第二相對(duì)表面；貫穿晶片互連結(jié)構(gòu)，其從所述第一表面延伸到所述第二相對(duì)表面，所述貫穿晶片互連包括導(dǎo)電材料，其從所述襯底的所述第一表面延伸到所述襯底的所述第二相對(duì)表面，其中通過所述襯底的所述第一表面暴露所述導(dǎo)電材料的第一部分，且通過所述襯底的所述第二相對(duì)表面暴露所述導(dǎo)電材料的第二部分；第一介電材料，其設(shè)置在所述導(dǎo)電材料與所述襯底之間，且從所述襯底的所述第二相對(duì)表面延伸到所述導(dǎo)電材料的所述第一部分；以及第二介電材料，其設(shè)置在所述導(dǎo)電材料的一部分上，且展示出界定從所述第一表面朝向所述第二相對(duì)表面延伸的盲孔的表面。14.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其進(jìn)一步包括覆蓋所述襯底的所述第二相對(duì)表面的至少一部分的介電層。15.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其中覆蓋所述第二相對(duì)表面的至少一部分的所述介電層包括ParyleneTM聚合物、玻璃增強(qiáng)聚酰亞胺聚合物、PBO、BCB、介電環(huán)氧樹脂、低硅垸氧化物、二氧化硅和氧化鋁中的至少一者。16.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其進(jìn)一步包括設(shè)置在所述導(dǎo)電材料的所述第二部分上的第二導(dǎo)電材料。17.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其中所述第二導(dǎo)電材料包括選自由以下各物組成的群組的材料鎳、氮化鈦、鈦、多晶硅、鈀、錫、鉭、鎢、鈷、銅、銀、鋁、銥、金、鉬、鉑、鎳-磷、鈀-磷、鈷-磷及其任何組合。18.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其進(jìn)一步包括設(shè)置在由所述第二介電材料的所述表面界定的所述盲孔中的填充物材料。19.根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置，其中所述填充物材料選自由以下各物組成的群組鎳、氮化鈦、鈦、氮化硅、多晶硅、鈀、錫、鉛、鉅、鎢、鈷、銅、銀、鋁、銥、金、鉬、鉑、鎳-磷、鈀-磷、鈷-磷及其任何組合。20.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其中所述導(dǎo)電材料包括選自由以下各物組成的群組的材料鎳、氮化鈦、鈦、氮化硅、多晶硅、鈀、錫、鉭、鎢、鈷、銅、銀、鋁、銥、金、鉬、鉑、鎳-磷、鈀-磷、鈷-磷、導(dǎo)電性聚合物及其任何組合。21.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其中所述第一介電材料包括選自由以下各物組成的群組的材料低硅垸氧化物、ParyleneTM聚合物、PBO、BCB、二氧化硅、氧化鋁、原硅酸四乙酯、旋涂玻璃、熱氧化物、富鋁氧化物、氮化硅、氧氮化硅、磷硅玻璃、硼硅玻璃、硼磷硅玻璃及其任何組合。22.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其中所述第二介電材料包括選自由以下各物組成的群組的材料低硅烷氧化物、ParyleneTM聚合物、PBO、BCB、二氧化硅、氧化鋁、原硅酸四乙酯、旋涂玻璃、熱氧化物、富鋁氧化物、氮化硅、氧氮化硅、磷硅玻璃、硼硅玻璃、硼磷硅玻璃及其任何組合。23.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其中所述襯底包括選自由以下各物組成的群組的材料硅、砷化鎵、磷化銦、多晶硅、絕緣體上硅、陶瓷上硅、玻璃上硅、藍(lán)寶石上硅、聚合物及其任何組合。24.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其中所述貫穿晶片互連具有約150pm或更大的貫穿襯底長度。25.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其中所述貫穿晶片互連具有約15nm或更大的橫截面寬度。全文摘要本發(fā)明揭示用于在半導(dǎo)體襯底中形成導(dǎo)電通孔或貫穿晶片互連的方法以及所得的貫穿晶片互連結(jié)構(gòu)。在本發(fā)明的一個(gè)實(shí)施例中，形成貫穿晶片互連結(jié)構(gòu)的方法包含以下動(dòng)作在襯底的第一表面中形成孔，在所述孔的內(nèi)表面上沉積第一絕緣或介電層，在所述第一介電層上沉積導(dǎo)電層，在所述導(dǎo)電材料上在所述孔的所述內(nèi)表面上沉積第二絕緣或介電層，以及通過所述襯底的第二相對(duì)表面暴露所述導(dǎo)電層的一部分。還描述包含使用本發(fā)明的方法生產(chǎn)的貫穿晶片互連的半導(dǎo)體裝置。文檔編號(hào)H01L21/768GK101238572SQ200680029207公開日2008年8月6日申請(qǐng)日期2006年8月2日優(yōu)先權(quán)日2005年8月5日發(fā)明者沃倫·M·弗蘭沃斯,艾倫·G·伍德申請(qǐng)人:美光科技公司