專利名稱：具有凹入型控制柵電極的半導體存儲器及其制造方法
技術領域：
本發(fā)明涉及一種半導體存儲器及其制造方法，且更具體而言涉及具有凹入型控制柵電極的半導體存儲器及其制造方法。
背景技術：
符合減小半導體產品的尺寸并提高操作速度的當前趨勢，用于半導體產品的半導體存儲器可以進一步被集成以獲得高的操作速度。因此，引入了具有三維結構而不是常規(guī)平面型結構的半導體存儲器。具有三維結構的半導體存儲器可以具有延伸到半導體襯底內的凹入型控制柵電極。
具有三維結構的半導體存儲器具有比具有平面型結構的半導體存儲器寬的溝道區(qū)，并因此具有更快操作速度。然而，在具有三維結構的半導體存儲器中，單元是按單元位操作而且占據(jù)大的面積。
因此，三維半導體存儲器的進一步集成受到限制。此外，源區(qū)和漏區(qū)在具有三維結構的半導體存儲器中仍占據(jù)寬的面積。尤其，即使在適合集成的NAND型半導體存儲器中，源區(qū)和漏區(qū)交替設置從而占據(jù)更大的面積，這限制了集成度的增加。
發(fā)明內容
本發(fā)明提供了一種適合高操作速度和高集成度的半導體存儲器。
本發(fā)明還提供了一種制造該半導體存儲器的經濟的方法。
根據(jù)本發(fā)明的一個方面，提供了包括半導體襯底的半導體存儲器?？刂茤烹姌O凹入到該半導體襯底內，且存儲節(jié)點層設置在控制柵電極側壁與半導體襯底之間。隧穿絕緣層設置在存儲節(jié)點層與半導體襯底之間，且阻擋絕緣層形成在存儲節(jié)點層與控制柵電極之間。第一和第二溝道區(qū)在隧穿絕緣層下面的半導體襯底的表面周圍形成，從而圍繞該控制柵電極，并被一對相對的分隔絕緣層分開。
在此情形，控制柵電極可以具有圓柱、橢圓或多邊形形狀。而且，存儲節(jié)點層、隧穿絕緣層和阻擋絕緣層沿控制柵電極的側壁形成。
半導體存儲器還包括設置在控制柵電極底部與半導體襯底之間且比隧穿絕緣層厚的掩埋絕緣層。
根據(jù)本發(fā)明的另一方面，提供了一種包括半導體襯底的半導體存儲器。多個控制柵電極分別凹入到半導體襯底內，且多個存儲節(jié)點層均設置在多個控制柵電極的側壁與半導體襯底之間。多個隧穿絕緣層均設置在多個存儲節(jié)點層與半導體襯底之間，且多個存儲節(jié)點層的相鄰對彼此接觸，以將半導體襯底分隔為第一和第二區(qū)。多個阻擋絕緣層均設置在多個存儲節(jié)點層與多個控制柵電極之間。而且，連續(xù)的第一溝道區(qū)在半導體襯底的第一區(qū)表面周圍圍繞多個控制柵電極側壁的部分。連續(xù)的第二溝道區(qū)在半導體襯底的第二區(qū)表面周圍圍繞多個控制柵電極側壁的其他部分。
根據(jù)本發(fā)明的再一方面，提供了一種制造半導體存儲器的方法，其包括蝕刻半導體襯底以形成多個孔。通過使多個隧穿絕緣層的相鄰對彼此接觸從而將半導體襯底分隔為第一和第二區(qū)，多個隧穿絕緣層形成在多個孔側壁的半導體襯底部分上。當在多個隧穿絕緣層上形成多個存儲節(jié)點層之后，阻擋絕緣層形成在存儲節(jié)點層上。而且，控制柵電極形成在阻擋絕緣層上以填充到多個孔中并凹入到半導體襯底內。
在此情形，該方法還包括通過使用氫氣氛退火具有多個孔的所述半導體襯底。
通過參考詳細描述示范性實施例的附圖，本發(fā)明的上述和其他特點和優(yōu)點將變得更為明顯，在附圖中圖1是示出根據(jù)本發(fā)明第一實施例的半導體存儲器的平面圖；圖2是示出根據(jù)本發(fā)明第一實施例的半導體存儲器的局部剖面透視圖；圖3是示出根據(jù)本發(fā)明第二實施例的半導體存儲器的平面圖；圖4是示出根據(jù)本發(fā)明第二實施例的半導體存儲器的局部剖面透視圖；圖5是示出根據(jù)本發(fā)明第三實施例的半導體存儲器的平面圖；圖6是示出根據(jù)本發(fā)明第三實施例的半導體存儲器的局部剖面透視圖；圖7是示出根據(jù)本發(fā)明第四實施例的半導體存儲器的平面圖；圖8是示出根據(jù)本發(fā)明第五實施例的半導體存儲器的平面圖；
圖9是示出根據(jù)本發(fā)明第五實施例的半導體存儲器的局圖剖面透視圖；圖10是示出根據(jù)本發(fā)明第六實施例的半導體存儲器的平面圖；圖11到18是用于示出根據(jù)本發(fā)明實施例的半導體存儲器的制造方法的平面圖和剖面圖；圖19示出在圖1的半導體存儲器中的電流密度分布的模擬結果；且圖20示出在圖5的半導體存儲器中的電流密度分布的模擬結果。
具體實施例方式
將參考示出了本發(fā)明示范性實施例的附圖詳細描述本發(fā)明。然而，本發(fā)明可以實施為許多不同形式且不應理解為限于這里給出的實施例；而是相反，提供這些實施例使得本公開充分和完整，并將向本領域技術人員充分傳達本發(fā)明概念。在附圖中，為了清楚而夸大了層和區(qū)域的厚度。
結構根據(jù)本發(fā)明實施例的半導體存儲器具有三維結構。例如，在該半導體存儲器中，控制柵電極延伸到半導體襯底內?？刂茤烹姌O可以是凹入型或溝槽形，但本發(fā)明的范圍不限于此結構。
根據(jù)本發(fā)明實施例的半導體存儲器可以是非易失存儲器，例如閃存或SONOS存儲器。
圖1是示出根據(jù)本發(fā)明第一實施例的半導體存儲器的平面圖，圖2是示出圖1的半導體存儲器的局部剖面透視圖。
參考圖1和2，半導體存儲器使用半導體襯底105形成，并包括第一和第二溝道區(qū)110a和110b、隧穿絕緣層130、存儲節(jié)點層140、阻擋絕緣層150和控制柵電極160。半導體存儲器使用單個控制柵電極160共同控制成對的第一和第二溝道區(qū)110a和110b。然而，該對第一和第二溝道區(qū)110a和110b由成對的分隔絕緣層125a和125b分開?？蛇x地，半導體存儲器還可以包括掩埋絕緣層120。
更具體而言，半導體襯底105可以包括體半導體晶片，例如硅晶片、鍺晶片或硅-鍺晶片。作為另一示例，半導體襯底105還可以包括在體半導體晶片上的外延層。
控制柵電極160凹入到半導體襯底105內?？刂茤烹姌O160是圓柱形，因此可以減小徑向電場?？刂茤烹姌O160可以關于連接分隔絕緣層125a和125b的線對稱形成。然而，不考慮圖1和2，控制柵電極160可以具有橢圓條形。
存儲節(jié)點層140設置在控制柵電極160的側壁與半導體襯底105之間。存儲節(jié)點層140用作電荷存儲介質。例如，存儲節(jié)點層140可以包括多晶硅層、氮化硅層、金屬或硅點、或金屬或硅納米晶體。尤其，氮化硅層、金屬或硅點或金屬或硅納米晶體可以用作局部電荷俘獲層。
隧穿絕緣層130設置在存儲節(jié)點層140與半導體襯底105之間。隧穿絕緣層130用作電荷的隧穿路徑，并具有根據(jù)操作電壓的適當厚度。例如，隧穿絕緣層130可以包括氧化物層、氮化物層或高k介電層。阻擋絕緣層150通過設置在存儲節(jié)點層140與控制柵電極160之間而將它們隔離。例如，阻擋絕緣層150可以包括氧化物層、氮化物層或高k介電層。
隧穿絕緣層130、存儲節(jié)點層140和阻擋絕緣層150可以沿控制柵電極160的側壁形成。即，阻擋絕緣層150圍繞控制柵電極160，存儲節(jié)點層140圍繞阻擋絕緣層150，且隧穿絕緣層130圍繞存儲節(jié)點層140。因此，隧穿絕緣層130、存儲節(jié)點層140和阻擋絕緣層150可以具有中空圓柱形狀。
該成對的第一和第二溝道區(qū)110a和110b在隧穿絕緣層130下面的半導體襯底105表面周圍形成，從而圍繞控制柵電極160的側壁。第一和第二溝道區(qū)110a和110b被彼此面對的成對的分隔絕緣層125a和125b分開。例如，第一溝道區(qū)110a設置在分隔絕緣層125a和125b下面，且第二溝道區(qū)110b設置在分隔絕緣層125a和125b上。例如，分隔絕緣層125a和125b連接到隧穿絕緣層130，并包括氧化物層、氮化物層或高k介電層。
掩埋絕緣層120設置在控制柵電極160底部與半導體襯底105之間。掩埋絕緣層120可以厚于隧穿絕緣層130從而不在半導體襯底105底部區(qū)中形成溝道。因此，第一和第二溝道區(qū)110a和110b即使在半導體襯底105底部區(qū)中也不連接。
半導體存儲器使用第一和第二溝道區(qū)110a和110b作為單獨的位線，且將控制柵電極160用作公共字線。在此情形，第一和第二溝道區(qū)110a和110b的四個角部可以用作I/O輸入。即，允許第一電流I1通過第一溝道區(qū)110a的流動，且允許第二電流I2通過第二溝道區(qū)10b的流動。
圖19中示出的關于電流密度進行的模擬支持上述操作結果。在圖19中，色調分布顯示電流密度分布。而且，圖1的控制柵電極160被提供有1V的電壓(Vg＝1)，且圖1的第二溝道區(qū)110b的兩端被提供有0.01V的電壓(Vd＝0.01)。參考圖19，可以注意，與圖1和圖2的第一和第二溝道區(qū)110a和110b類似地形成高電流密度區(qū)。模擬的結果顯示第一和第二電流I1和I2的流動可以引入到溝道區(qū)110a和110b中。
同時，存儲節(jié)點層140是環(huán)形，但面對第一和第二溝道區(qū)110a和110b的部分可以分別是局部電荷存儲層。因此，即使在單級操作中，半導體存儲器可以處理2位數(shù)據(jù)處理。此外，通過調整垂直深度，溝道區(qū)110a和110b可以具有大面積，這因此提高了半導體存儲器的操作速度。
圖3是示出根據(jù)本發(fā)明的第二實施例的半導體存儲器的平面圖，且圖4是示出圖3的半導體存儲器的局部剖面透視圖。圖3和4所示的半導體存儲器僅具有與圖1和2所示不同的形狀。因此，將不給出元件的重復描述。
參考圖3和4，控制柵電極260具有矩形條形并凹入到半導體襯底205內。然而，控制柵電極260可以具有其他多邊形狀。阻擋絕緣層250、存儲節(jié)點層240、和隧穿絕緣層230沿矩形條形的控制柵電極260形成。
成對的溝道區(qū)210a和210b圍繞矩形條形控制柵電極260，并被成對的分隔絕緣層225a和225b彼此分開。例如，成對的分隔絕緣層225a和225b可以與矩形條形控制柵電極260的相對角相鄰。通過使用比隧穿絕緣層230厚的掩埋絕緣層220，控制柵電極260的底部可以與半導體襯底205隔離。
圖5是示出根據(jù)本發(fā)明第三實施例的半導體存儲器的平面圖，且圖6是示出圖5的半導體存儲器的局部剖面透視圖。根據(jù)圖5和6所示的第三實施例的半導體存儲器采用圖1和2所示的半導體存儲器作為單元，且多個這樣的單元被NAND型連接。圖1和2中的相同參考標號代表相同元件，且因此不重復它們的描述。
參考圖5和6，多個控制柵電極160、多個阻擋絕緣層150和多個存儲節(jié)點層140分別分離地形成在多個單元中。然而，形成多個隧穿絕緣層130使得相鄰對彼此接觸。即，多個單元的隧穿絕緣層130的端部彼此連接，因此形成連續(xù)形狀。因此，半導體襯底105可以分成位于多個隧穿絕緣層130上的上部區(qū)和位于多個隧穿絕緣層下面的下部區(qū)。
即使在圖5和6中相鄰單元的隧穿絕緣層130彼此直接接觸或交疊分隔絕緣層125a和125b可以如圖1和2所示設置?；蛘?，可以理解相鄰單元的多個隧穿絕緣層130的接觸部分相應于圖1和2的分隔絕緣層125a和125b。
由于單元的多個隧穿絕緣層130的端部彼此連接，在半導體襯底105下部區(qū)中的單元的第一溝道區(qū)110a彼此連接。類似地，在半導體襯底105上部區(qū)中的單元的第二溝道區(qū)110b彼此連續(xù)連接。因此，單元的第一溝道區(qū)110a可以彼此連接，而不是單獨需要源區(qū)和漏區(qū)，并允許第二電流I2的流動。類似地，單元的第二溝道區(qū)110b可以彼此連接，而不是單獨需要源區(qū)和漏區(qū)，并允許第二電流I2流動。
因為多個控制柵電極160產生徑向電場，單元的溝道區(qū)110a和110b可以相互連接，而不需要源區(qū)和漏區(qū)。圖20所示的對于電流密度的模擬結果支持這樣的事實。參考圖20，在半導體襯底105內形成形狀類似于圖5和6中的溝道區(qū)110a和110b的高電流密度區(qū)。因此，通過使用徑向電場，可以形成連續(xù)的溝道區(qū)110a和110b而沒有源區(qū)和漏區(qū)。
雖然在圖5和6中示出四個單元，但本發(fā)明不限于此。因此，半導體存儲器可以是單NAND型串，且單個串中的單元數(shù)目可以適當選擇。
根據(jù)本實施例的半導體存儲器具有NAND結構，其不具有源區(qū)和漏區(qū)，因此與常規(guī)NAND結構相比，所占據(jù)的面積可以大大減小。因此，半導體存儲器可以具有顯著高的集成度。此外，即使在單級操作的情況，半導體存儲器可以處理2位數(shù)據(jù)，因此可以實現(xiàn)高操作速度。
圖7是示出根據(jù)本發(fā)明第四實施例的半導體存儲器的平面圖。圖7所示的第四實施例使用圖5所示的半導體存儲器作為一串，且兩串排列為矩陣。因此，圖5和7中相似的參考標號代表相似元件，且因此將不提供重復描述。
參考圖7，兩串被器件隔離層107隔離。兩對溝道區(qū)110a和110b可以用作四條位線。在兩串中，相同列的控制柵電極160可以連接到字線170。因此，通過適當選擇字線170和位線，可以操作各個單元。
雖然在圖7中示出兩串，但本發(fā)明的范圍不限于此。此外，顯然各個串內的單元數(shù)目可以適當選擇。
圖8是示出根據(jù)本發(fā)明第五實施例的半導體存儲器的平面圖，且圖9是示出圖8的半導體存儲器的局部剖面透視圖。根據(jù)圖8和9的實施例的半導體存儲器可以使用根據(jù)圖3和4所示的第二實施例的半導體存儲器作為單元，且多個這樣的單元可以被NAND型連接。在第五和第二實施例中相似的參考標號代表相似元件，且因此將不重復它們的描述。
參考圖8和9，多個控制柵電極260、多個阻擋絕緣層250和多個存儲節(jié)點層240分別形成在多個單元中。然而，形成多個隧穿絕緣層230使得相鄰對彼此接觸。即，單元的多個隧穿絕緣層230通過各個角連接，因此形成單個連續(xù)形式。因此，半導體襯底205可以分成在隧穿絕緣層230上的上部分和和在隧穿絕緣層230下的下部分。
雖然在圖8和9中相鄰單元的隧穿絕緣層230彼此直接接觸或者交疊，分隔絕緣層225a和225b可以如圖3和4所示設置。或者，可以理解相鄰單元的隧穿絕緣層230的接觸部分相應于圖3和4的分隔絕緣層225a和225b。
由于單元的隧穿絕緣層230的角彼此連接，在半導體襯底205下部區(qū)中的單元的第一溝道區(qū)210a彼此連接。類似地，在半導體襯底205上部區(qū)中的單元的第二溝道區(qū)210b彼此連續(xù)連接。因此，單元的第一溝道區(qū)210a可以彼此連接而不單獨需要源區(qū)和漏區(qū)，并允許第一電流I1流動。類似地，單元的第二溝道區(qū)210b可以彼此連接而無源區(qū)和漏區(qū)，并允許第二電流I2流動。
雖然在圖8和9中示出四個單元，但本發(fā)明的范圍不限于此。因此，半導體存儲器可以是單NAND型串，且單串內的單元數(shù)目可以適當選擇。
根據(jù)本實施例的半導體存儲器的操作可以從圖5和6中理解。
圖10是示出根據(jù)本發(fā)明第六實施例的半導體存儲器的平面圖。本實施例示出排列成矩陣的兩串，使用圖8所示的半導體存儲器作為單串。圖8和10中相似的參考標號代表相似元件，且因此將不重復它們的描述。
參考圖10，兩串可以被器件隔離層207電隔離。兩對溝道區(qū)210a和210b可以用作四條位線。在兩串中，相同列的控制單電極260可以連接到字線270。因此，通過適當選擇字線270和位線，可以操作各個單元。
雖然在圖10中示出兩串，但本發(fā)明的范圍不限于此。此外，顯然可以適當選擇各個串內的單元數(shù)目。
制造方法圖11到18是示出根據(jù)本發(fā)明的實施例制造半導體存儲器的方法的平面圖和剖面圖。在此情形，半導體存儲器可以相應于圖5和6所示的半導體存儲器。
參考圖11和12，半導體襯底105被蝕刻以形成多個孔115。多個孔115可以通過例如光刻和蝕刻來形成。雖然這些孔115具有圖11和12所示的圓形，但它們可以具有其他形狀例如橢圓形或多邊形。
在蝕刻之后，可以通過在氫氣氛中退火半導體襯底105而將多個孔115擴大并倒圓。退火在高溫下進行以產生半導體襯底105例如硅襯底的硅擴散，因此倒圓孔115。
參考圖13和14，多個隧穿絕緣層130形成在孔115側壁的半導體襯底105的部分上，從而多個隧穿絕緣層130的相鄰對彼此接觸。因此，半導體襯底105可以分成位于隧穿絕緣層130上的上部區(qū)和位于隧穿絕緣層130下的下部區(qū)。例如，隧穿絕緣層130可以通過熱氧化由孔115暴露的半導體襯底105的側壁部分而形成。在此情形，在相鄰孔115邊界部分上的半導體襯底部分的所有部分都被氧化，因此將隧穿絕緣層130彼此連接。
在形成隧穿絕緣層130之前或之后，掩埋絕緣層120可以選擇性地形成在孔115的半導體襯底105部分上。例如，掩埋絕緣層120可以使用化學氣相沉積(CVD)和蝕刻形成。
參考圖15和16，多個存儲節(jié)點層140形成在隧穿絕緣層130上。例如，多晶硅層、氮化硅層、金屬或硅點、或金屬或硅納米晶體使用CVD形成，且預定部分被選擇性地除去，因此形成存儲節(jié)點層140。
然后，阻擋絕緣層150形成在存儲節(jié)點層140上。例如，氧化物層、氮化物層或高k介電層使用CVD形成，且預定部分被選擇性地除去，因此形成阻擋絕緣層150。
參考圖17和18，控制柵電極160形成在阻擋絕緣層150上以填充進孔115并凹入到半導體襯底105內。例如，在導電層填充進孔115并隨后被平面化之后，形成控制柵電極160。
此后，根據(jù)本領域技術人員公知的方法完成半導體存儲器。在本實施例中，半導體存儲器可以使用典型體半導體晶片經濟地制造。
雖然圖5和6所示的制造半導體存儲器的方法作為本實施例的示例而描述，但對本領域的技術人員顯然本方法可以容易地改進并應用于制造另一半導體存儲器。
雖然參考其示范性實施例具體示出并描述了本發(fā)明，但本領域的技術人員應該理解，可以對本發(fā)明進行形式和細節(jié)的各種變化，而不脫離由權利要求所限定的本發(fā)明精神和范疇。
權利要求
1.一種半導體存儲器，包括半導體襯底；控制柵電極，凹入到所述半導體襯底內；存儲節(jié)點層，設置在所述控制柵電極側壁與半導體襯底之間；隧穿絕緣層，設置在所述存儲節(jié)點層與半導體襯底之間；阻擋絕緣層，設置在所述存儲節(jié)點層與控制柵電極之間；和第一和第二溝道區(qū)，圍繞所述隧穿絕緣層下面的所述半導體襯底的表面形成，以圍繞所述控制柵電極，并被一對彼此面對的分隔絕緣層所分開。
2.根據(jù)權利要求1所述的半導體存儲器，其中所述控制柵電極具有圓柱、橢圓或多邊形的形狀。
3.根據(jù)權利要求2所述的半導體存儲器，其中所述存儲節(jié)點層、所述隧穿絕緣層和所述阻擋絕緣層沿所述控制柵電極的側壁形成。
4.根據(jù)權利要求2所述的半導體存儲器，其中所述控制柵電極關于連接該對分隔絕緣層的線對稱形成。
5.根據(jù)權利要求1所述的半導體存儲器，還包括設置在所述控制柵電極底部與所述半導體襯底之間的掩埋絕緣層，且比所述隧穿絕緣層厚。
6.根據(jù)權利要求1所述的半導體襯底，其中所述存儲節(jié)點層包括多晶硅層、氮化硅層、金屬或硅點、或金屬或硅納米晶體。
7.一種半導體存儲器，包括半導體襯底；多個控制柵電極，分別凹入到所述半導體襯底內；多個存儲節(jié)點層，分別設置在所述多個控制柵電極的側壁與所述半導體襯底之間；多個隧穿絕緣層，分別設置在所述多個存儲節(jié)點層和半導體襯底之間，且所述多個存儲節(jié)點層中相鄰的一對彼此接觸從而將所述半導體襯底分隔為第一和第二區(qū)；多個阻擋絕緣層，分別設置在所述多個存儲節(jié)點層和多個控制柵電極之間；連續(xù)的第一溝道區(qū)，在所述半導體襯底的第一區(qū)表面周圍圍繞所述多個控制柵電極側壁的部分；和連續(xù)的第二溝道區(qū)，在所述半導體襯底的第二區(qū)表面周圍圍繞所述多個控制柵電極側壁的其他部分。
8.根據(jù)權利要求7所述的半導體存儲器，其中所述多個控制柵電極具有圓柱、橢圓或多邊形的形狀。
9.根據(jù)權利要求8所述的半導體存儲器，其中所述多個存儲節(jié)點層、多個隧穿絕緣層和多個阻擋絕緣層沿所述多個控制柵電極的側壁形成。
10.根據(jù)權利要求9所述的半導體存儲器，其中所述多個控制柵電極是多邊條形，且所述多個隧穿絕緣層中相鄰對的邊角彼此接觸。
11.根據(jù)權利要求7所述的半導體存儲器，其中所述第一溝道區(qū)和第二溝道區(qū)對稱地形成。
12.根據(jù)權利要求7所述的半導體存儲器，還包括多個掩埋絕緣層，分別設置在所述多個控制柵電極的底部與半導體襯底之間，且比所述多個隧穿絕緣層厚。
13.根據(jù)權利要求7所述的半導體存儲器，其中所述多個存儲節(jié)點層包括多晶硅層、氮化硅層、金屬或硅點、或金屬或硅納米晶體。
14.根據(jù)權利要求7所述的半導體存儲器，其中所述第一溝道區(qū)和第二溝道區(qū)用作獨立位線。
15.一種制造半導體存儲器的方法，包括蝕刻半導體襯底以形成多個孔；在所述多個孔側壁的半導體襯底部分上形成多個隧穿絕緣層，從而多個隧穿絕緣層的相鄰對彼此接觸，以將所述半導體襯底分隔為第一和第二區(qū)；在所述多個隧穿絕緣層上形成多個存儲節(jié)點層；在所述存儲節(jié)點層上形成阻擋絕緣層；和在所述阻擋絕緣層上形成控制柵電極，以被填充到所述多個孔中并凹入到所述半導體襯底內。
16.根據(jù)權利要求15所述的方法，還包括使用氫氣氛退火具有所述多個孔的所述半導體襯底。
17.根據(jù)權利要求15所述的方法，還包括在所述多個孔底部的半導體襯底上形成多個掩埋絕緣層，所述掩埋絕緣層厚于所述隧穿絕緣層。
18.根據(jù)權利要求15所述的方法，其中所述多個控制柵電極具有圓柱、橢圓或多邊形形狀。
19.根據(jù)權利要求18所述的方法，其中所述多個控制柵電極具有多邊條形，且所述多個隧穿絕緣層的相鄰對的邊角彼此接觸。
20.根據(jù)權利要求15所述的方法，其中所述多個存儲節(jié)點層每個都包括多晶硅層、氮化硅層、金屬或硅點、或金屬或硅納米晶體。
21.根據(jù)權利要求15的方法，其中形成所述多個隧穿絕緣層通過由所述多個孔暴露的半導體襯底側壁的熱氧化而實現(xiàn)。
全文摘要
本發(fā)明提供了一種具有高操作速度并獲得高集成度的半導體存儲器，以及制造其的經濟方法。該器件包括半導體襯底和凹入到半導體襯底內的控制柵電極。存儲節(jié)點層設置在控制柵電極的側壁與半導體襯底之間，且隧穿絕緣層設置在存儲節(jié)點層與半導體襯底之間。阻擋絕緣層設置在存儲節(jié)點層與控制柵電極之間。第一和第二溝道區(qū)隧穿絕緣層下面的半導體襯底的表面周圍形成，從而圍繞控制柵電極，并被一對相對的分隔絕緣層分開。
文檔編號H01L21/336GK101079444SQ20061016930
公開日2007年11月28日 申請日期2006年12月13日 優(yōu)先權日2006年5月26日
發(fā)明者樸允童, 具俊謨, 趙慶來 申請人:三星電子株式會社